JPH0555837A - スルーイング速度向上回路 - Google Patents

スルーイング速度向上回路

Info

Publication number
JPH0555837A
JPH0555837A JP3270871A JP27087191A JPH0555837A JP H0555837 A JPH0555837 A JP H0555837A JP 3270871 A JP3270871 A JP 3270871A JP 27087191 A JP27087191 A JP 27087191A JP H0555837 A JPH0555837 A JP H0555837A
Authority
JP
Japan
Prior art keywords
pull
output terminal
auxiliary
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3270871A
Other languages
English (en)
Other versions
JPH0738538B2 (ja
Inventor
Bang-Won Lee
リー バン−ウオン
Kyoung-Un Hwang
ホワン キヨウン−ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0555837A publication Critical patent/JPH0555837A/ja
Publication of JPH0738538B2 publication Critical patent/JPH0738538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 演算増幅器や比較器等のスルーイング速度
を、電力消耗を増加させることなく改善する回路を提供
する。 【構成】 差動増幅器の出力端にゲートが連結され電源
供給端と補助出力端との間にチャネルが連結された補助
プルアップトランジスタと、補助出力端と主出力端との
間に連結され、共通電流通路及びプルアップ電流通路及
びプルダウン電流通路を有する電流調節手段と、補助出
力端と接地電圧端との間にチャネルが連結された補助プ
ルダウントランジスタとから構成され、主出力端に流入
する電流及び主出力端から流出する電流を増加させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は演算増幅器又は比較器に
関するもので、特に出力側に容量性負荷をもっている演
算増幅器等のスルーイング速度（入力信号に対する出力
信号の応答速度）を向上させる回路に関するものであ
る。
【０００２】
【従来の技術】大部分の電子回路においては、反転端及
び非反転端に入力される信号を加算、減算又は差動増幅
して出力する演算増幅器や比較器を広く使用している。
このような演算増幅器等においては、なによりも入力信
号に対する出力信号のスルーイング速度が問題とされ、
回路の性能と信頼性に多大な影響を及ぼす。特に半導体
メモリー装置等で使用される比較器においては、スルー
イング速度が遅い場合メモリーのデータアクセスタイム
が遅くなるのは勿論のこと、高速で動作するメモリー装
置の誤動作まで誘発してしまう。
【０００３】図３は従来使用されてきた比較器（または
演算増幅器）を示す。図示のように、この比較器はＮチ
ャネル入力型の差動増幅器と同じ構成である。第１入力
端２１が第２入力端子２２より高い電位である場合、Ｐ
形ＭＯＳトランジスタ４、５とＮ形トランジスタ７、１
１のターンオンによって出力端２４の電位を降下させ
る。反対に、第２入力端２２の電位が第１入力端２１の
電位より高い場合にはＰ形ＭＯＳトランジスタ１０を通
じて電源電圧ＶDDが出力端２４に出力される。
【０００４】ここで、差動増幅器の出力端２３の電圧利
得は、 ＡVOL1＝ｇｍ2 ／ｇｍ6 （ｇｍ2 及びｇｍ6 はＮ形ＭＯＳトランジスタ２、６の
トランスコンダクタンスである）で表され、出力端２４
の電圧利得は、 ＡVOL2＝｛ｇｍ1 （Ｓ10／Ｓ6 ）｝／（ｇｄｓ10＋ｇｄｓ11） （ｇｄｓはチャネルコンダクタンス、Ｓはトランジスタ
のチャネル寸法比）で表せる。出力端２４からのスルー
イング速度ＳＲは、出力電圧ＶOUT が正に増加する場
合、出力端２４からＮ形ＭＯＳトランジスタ１１を通じ
て接地電圧端ＶSSに流れるプルダウン電流Ｉ11が“０”
であるとき最大になり、出力電圧ＶOUT が負に増加する
場合、電源電圧端ＶDDからＰ形ＭＯＳトランジスタ１０
を通じて出力端２４に流れるプルアップ電流Ｉ10が
“０”であるとき最大になる。
【０００５】ところで、出力端２４にはキャパシタ１５
による負荷容量ＣLが存在し、これによる負荷電流ｉL
が流れる。この負荷容量ＣL と負荷電流ｉL は出力端２
４の電位が“ロウ”から“ハイ”、または“ハイ”から
“ロウ”状態に変化する過程でスルーイング速度ＳＲに
多大な影響を及ぼす。即ち、スルーイング速度ＳＲは出
力電圧ＶOUT の時間的な変化率で示すことができ、負荷
電流ｉL はプルアップ電流Ｉ10からプルダウン電流Ｉ11
を減算した値で示すことができるので、 ＳＲ＝｜ｄＶOUT ／ｄｔ｜＝｜ｉL ／ＣL ｜＝｜Ｉ10−Ｉ11／ＣL ｜ が成立する。この式から理解することができるように、
スルーイング速度ＳＲを速くするためには（又は入力信
号に対する出力信号の応答速度を迅速にするために
は）、負荷容量ＣL を小くするか、負荷電流ｉL を大き
くしなければならない。この負荷容量ＣL の値は回路構
成上必要な値に定められており、変更不能であるが、負
荷電流ｉL はＮ形ＭＯＳトランジスタ１０、１１の大き
さを増加させることによって増加可能である。しかし、
Ｎ形ＭＯＳトランジスタ１０、１１の大きさを増加させ
ると回路の電力消耗も増加してしまい、望ましい解決方
案であるということはできない。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は演算増幅器や比較器等において、電力消耗を増加
させないで、スルーイング速度を向上させることができ
る回路を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明は、一つの差動増幅器と、この差動増幅
器の出力端にゲートが連結されたプルアップトランジス
タとを具備する演算増幅器等のスルーイング速度を向上
するための回路であって、補助出力端と、差動増幅器の
出力端にゲートが連結され電源電圧端と補助出力端との
間にチャネルが連結された補助プルアップトランジスタ
と、プルアップトランジスタのチャネルの一端に連結さ
れた主出力端と、補助出力端と主出力端との間に連結さ
れ、一つの共通電流通路及び一つのプルアップ電流通路
及び一つのプルダウン電流通路を有する電流調節手段
と、補助出力端と接地電圧端との間にチャネルが連結さ
れた補助プルダウントランジスタと、主出力端と接地電
圧端との間にチャネルが連結されたプルダウントランジ
スタとから成るスルーイング速度向上回路を提供する。
【０００８】
【作用】上記のような構成とすることで、ＭＯＳトラン
ジスタの大きさを変えることなく主出力端へ流れる電流
を増幅することができ、また、主出力端から接地電圧端
へ流れる電流も同様に増幅できるようになる。
【０００９】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。図１は本発明に係る比較器（または演算増幅
器）の一実施例を示す。尚、図１中で図３と同じ構成要
所は図３の符号と同じものを使用している。
【００１０】Ｐ形ＭＯＳトランジスタから成る補助プル
アップトランジスタ９は、ゲートが差動増幅器の出力端
２３に接続されており、電源電圧端ＶDDと補助出力端２
５との間にチャネルが連結されている。Ｎ形ＭＯＳトラ
ンジスタから成る補助プルダウントランジスタ８は、ゲ
ートがＮ形ＭＯＳトランジスタ７のゲートに接続され、
補助出力端２５と接地電圧端ＶSSとの間にチャネルが連
結されている。補助出力端２５と主出力端２６（図３に
おける出力端２４に該当する）との間には、Ｎ形ＭＯＳ
トランジスタから成るプルアップ電流通路１２及びＰ形
ＭＯＳトランジスタから成るプルダウン電流通路１３及
び抵抗で構成される共通電流通路１４を有する電流調節
回路３０が連結されている。プルアップ電流通路１２は
補助出力端２５にゲートが接続され、電源電圧端ＶDDと
主出力端２６との間にチャネルが連結されている。プル
ダウン電流通路１３は補助出力端２５にゲートが接続さ
れ、主出力端２６と接地電圧端ＶSSとの間にチャネルが
連結されている。共通電流通路１４は補助出力端２５と
主出力端２６を連結する。
【００１１】ここで、プルアップトランジスタ１０と補
助プルアップトランジスタ９の大きさは同じであり、ま
た、プルダウントランジスタ１１と補助プルダウントラ
ンジスタ８の大きさも同じであることに留意しなければ
ならない。
【００１２】図２に示す波形図においては入力電圧波形
３１、補助出力端２５における電圧波形３２及び主出力
端２６における電圧波形３３が図示されている。説明の
便宜上、第１入力端２１にはロジックロウレベルの入力
信号（“第１入力信号”という）が印加され、第２入力
端２２には図２の入力電圧波形３１のような信号（“第
２入力信号”という）が印加されると仮定する。
【００１３】第２入力信号の電位が第１入力信号の電位
より高いので差動増幅器の出力端２３の電位は低くな
る。これにより、補助プルアップトランジスタ９及びプ
ルアップトランジスタ１０が導通して補助出力端２５及
び主出力端２６には電源電圧レベルＶDDが出力される。
この場合、主出力端２６にキャパシタ１５がないと、補
助出力端２５と主出力端２６の電圧は同じになり、補助
出力端２５と主出力端２６との間には電流が流れないこ
とは明白である。しかし、前述のように、主出力端２６
におけるキャパシタ１５による負荷容量ＣL の存在は不
可避であるので、補助出力端２５には負荷容量ＣL によ
って図２の電圧波形３２のような電圧が形成され、そし
て、主出力端２６には図２の電圧波形３３のような電圧
が形成される。
【００１４】主出力端２６における電圧波形３３が補助
出力端２５の電圧波形３２より緩慢な傾斜度、即ちスル
ーイング速度をもつのは、負荷容量ＣL の充電時間のた
めである。結果的に、時刻ｔ１を基準とすると、補助出
力端２５の電位が主出力端２６の電位よりΔＶ高い状態
にある。この電位差ΔＶがプルアップ電流通路１２のし
きい電圧より高いと、プルアップ電流通路１２が導通し
て両出力端２５、２６の電位が同じになるまで電流ｉX
を主出力端２６に流す。これに加えて、共通電流通路１
４も両出力端２５、２６間の電位差に因る電流ｉR を主
出力端２６に流す。したがって、主出力端２６に流入す
る電流は（Ｉ10−Ｉ11）＋ｉX ＋ｉR程の量になる。こ
れは図３の従来の回路の場合よりｉX ＋ｉR 程増加して
いる。この増加した出力電流に因って、キャパシタ１５
の充電時間もそれだけ短かくできるので、スルーイング
速度が向上する。
【００１５】同様に、第２入力信号の電位が、ロジック
ロウレベルである第１入力信号の電位より低い方に変化
する場合、接地電圧端ＶSSの方に流れる電流は、プルダ
ウン電流通路１３を通じて流れる電流ｉY と、共通電流
通路１４を通じて補助出力端２５の方に流れる電流（前
記電流ｉR とは反対方向）と、プルダウン電流Ｉ11との
合計になるので、負荷容量ＣL の放電時間がそれだけ短
くなり、したがって、スルーイング速度が向上すること
も理解できる。
【００１６】要するに、主出力端２６における電圧波形
３３が図２の矢印方向にシフトすることとなり、入力波
形３１に対する応答速度（又はスルーイング速度）が向
上するのである。
【００１７】尚、上記本発明の実施例においては、Ｎチ
ャネル入力型の比較器に対して説明したが、Ｐチャネル
入力型である場合にも同一な作用を期待でき、また、第
２入力信号をロジックロウレベルに置いて第１入力信号
を図２の入力波形３１のような信号として入力しても同
様であることをこの分野で通常の技術知識をもつものな
らよく理解することができるであろう。
【００１８】
【発明の効果】上述のように、本発明は演算増幅器や比
較器等における回路の待機状態(standby)での電力消耗
を増加させることなく、出力信号のスルーイング速度を
改善できる効果がある。
【図面の簡単な説明】
【図１】本発明に係る回路を示す回路図である。
【図２】本発明に係る回路の動作を説明する電圧波形図
である。
【図３】従来の回路を示す回路図である。
【符号の説明】
８ 補助プルダウントランジスタ ９ 補助プルアップトランジスタ １０ プルアップトランジスタ １１ プルダウントランジスタ １２ プルアップ電流通路 １３ プルダウン電流通路 １４ 共通電流通路 １５ キャパシタ ２５ 補助出力端 ２６ 主出力端
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キヨウン−ウン ホワン 大韓民国 インチエオン−シテイ ナムド ン−グ カンセオク−１−ドン （番地な し） ケウグドン アパート ６−305

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 一つの差動増幅器と、この差動増幅器の
    出力端にゲートが連結されたプルアップトランジスタと
    を具備した演算増幅器等のスルーイング速度を向上させ
    るための回路であって、 補助出力端と、 差動増幅器の出力端にゲートが連結され、電源電圧端と
    補助出力端との間にチャネルが連結された補助プルアッ
    プトランジスタと、 プルアップトランジスタのチャネルの一端に連結された
    主出力端と、 補助出力端と主出力端との間に連結され、一つの共通電
    流通路及び一つのプルアップ電流通路及び一つのプルダ
    ウン電流通路を有する電流調節手段と、 主出力端と接地電圧端との間にチャネルが連結されたプ
    ルダウントランジスタと、 補助出力端と接地電圧端との間にチャネルが連結された
    補助プルダウントランジスタとから成るスルーイング速
    度向上回路。
  2. 【請求項２】 電流調節手段の共通電流通路上の電流方
    向が、補助出力端と主出力端との間の電位関係により決
    定される請求項１記載のスルーイング速度向上回路。
  3. 【請求項３】 電流調節手段のプルアップ電流通路が、
    補助出力端にゲートが連結されたＭＯＳトランジスタの
    チャネルである請求項１記載のスルーイング速度向上回
    路。
  4. 【請求項４】 電流調節手段のプルダウン電流通路が、
    補助出力端にゲートが連結されたＭＯＳトランジスタの
    チャネルである請求項１記載のスルーイング速度向上回
    路。
  5. 【請求項５】 プルアップトランジスタ及び補助プルア
    ップトランジスタと電流調節手段のプルダウン電流通路
    の導電形が、プルダウントランジスタ及び補助プルダウ
    ントランジスタと電流調節手段のプルアップ電流通路の
    導電形と反対である請求項１、３または４記載のスルー
    イング速度向上回路。
  6. 【請求項６】 一つの差動増幅器を有する演算増幅器等
    のスルーイング速度を向上させるための回路であって、 補助出力端及び主出力端と、 差動増幅器の出力端にゲートが連結され、電源電圧端と
    主出力端との間にチャネルが連結されたプルアップトラ
    ンジスタと、 差動増幅器の出力端にゲートが連結され、電源電圧端と
    補助出力端との間にチャネルが連結された補助プルアッ
    プトランジスタと、 主出力端と接地電圧端との間にチャネルが連結されたプ
    ルダウントランジスタと、 補助出力端と接地電圧端との間にチャネルが連結された
    補助プルダウントランジスタと、 補助出力端にゲートが連結され、電源電圧端と主出力端
    との間にチャネルが連結された電流調節プルアップトラ
    ンジスタと、 補助出力端にゲートが連結され、主出力端と接地電圧端
    との間にチャネルが連結された電流調節プルダウントラ
    ンジスタと、 補助出力端と主出力端との間に連結された抵抗とより成
    るスルーイング速度向上回路。
  7. 【請求項７】 プルアップトランジスタ及び補助プルア
    ップトランジスタと電流調節手段のプルダウン電流通路
    の導電形が、プルダウントランジスタ及び補助プルダウ
    ントランジスタと電流調節手段のプルアップ電流通路の
    導電形と反対である請求項６記載のスルーイング速度向
    上回路。
JP3270871A 1991-07-26 1991-10-18 スルーイング速度向上回路 Expired - Fee Related JPH0738538B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910012922A KR940001816B1 (ko) 1991-07-26 1991-07-26 슬루우레이트 스피드엎 회로
KR12922/1991 1991-07-26

Publications (2)

Publication Number Publication Date
JPH0555837A true JPH0555837A (ja) 1993-03-05
JPH0738538B2 JPH0738538B2 (ja) 1995-04-26

Family

ID=19317878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3270871A Expired - Fee Related JPH0738538B2 (ja) 1991-07-26 1991-10-18 スルーイング速度向上回路

Country Status (6)

Country Link
US (1) US5223753A (ja)
JP (1) JPH0738538B2 (ja)
KR (1) KR940001816B1 (ja)
CN (1) CN1028824C (ja)
GB (1) GB2258107B (ja)
TW (1) TW209323B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057744A (ja) * 2003-07-23 2005-03-03 Nec Corp 差動増幅器及びデータドライバと表示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05312850A (ja) * 1992-05-12 1993-11-26 Nec Ic Microcomput Syst Ltd 半導体集積回路
DE4222170C1 (ja) * 1992-07-06 1993-09-23 Siemens Ag, 80333 Muenchen, De
US5278467A (en) * 1992-07-14 1994-01-11 Intel Corporation Self-biasing input stage for high-speed low-voltage communication
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
JP3754070B2 (ja) * 1994-02-15 2006-03-08 ラムバス・インコーポレーテッド 遅延ロック・ループ
CN1055845C (zh) * 1995-06-05 2000-08-30 金纪前 跌打活血散
US5614852A (en) * 1995-08-08 1997-03-25 Harris Corp. Wide common mode range comparator and method
SG54327A1 (en) * 1996-04-27 1998-11-16 Motorola Inc Monolithic high voltage driver circuit
US5754131A (en) * 1996-07-01 1998-05-19 General Electric Company Low power delta sigma converter
KR100414264B1 (ko) * 1996-12-20 2004-04-03 엘지전자 주식회사 슬루율가변연산증폭기
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
KR19990081272A (ko) * 1998-04-28 1999-11-15 윤종용 액정표시장치 소스 드라이버의 출력 구동회로
US5939870A (en) * 1998-09-17 1999-08-17 Intel Corporation Voltage regulator
US6323683B1 (en) * 1999-08-27 2001-11-27 Cypress Semiconductor Corp. Low distortion logic level translator
US6326819B1 (en) * 1999-11-15 2001-12-04 General Motors Corporation Current buffer for gate drive
US7012465B2 (en) * 2001-08-07 2006-03-14 Qualcomm Incorporated Low-voltage class-AB output stage amplifier
US6414552B1 (en) 2001-11-16 2002-07-02 Dialog Semiconductor Gmbh Operational transconductance amplifier with a non-linear current mirror for improved slew rate
AU2003250452A1 (en) * 2002-08-08 2004-02-25 Koninklijke Philips Electronics N.V. Circuit and method for controlling the threshold voltage of transistors
US7301370B1 (en) * 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
KR100753151B1 (ko) 2005-04-22 2007-08-30 삼성전자주식회사 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
CN101005273B (zh) * 2006-01-20 2010-06-23 深圳赛意法微电子有限公司 具有改善的转换速率的差分放大器
KR100792432B1 (ko) * 2006-10-31 2008-01-10 주식회사 하이닉스반도체 출력이 안정적인 연산증폭기.
US7771115B2 (en) * 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
CN102384999B (zh) * 2010-08-30 2015-08-19 深圳艾科创新微电子有限公司 一种高速传输事件检测方法及电路
CN103472882B (zh) * 2013-09-30 2015-04-15 电子科技大学 集成摆率增强电路的低压差线性稳压器
US20170163226A1 (en) * 2015-12-08 2017-06-08 Skyworks Solutions, Inc. Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits
CN108259007B (zh) * 2017-12-29 2021-06-04 思瑞浦微电子科技（苏州）股份有限公司 应用于运放转换速率的增强电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070806A (ja) * 1983-09-28 1985-04-22 Hitachi Ltd 差動増幅回路
JPS6121607A (ja) * 1984-07-10 1986-01-30 Nec Corp 相補型ｍｉｓｆｅｔを用いた演算増幅回路
JPS62125705A (ja) * 1985-11-26 1987-06-08 Nec Corp 演算増幅回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464588A (en) * 1982-04-01 1984-08-07 National Semiconductor Corporation Temperature stable CMOS voltage reference
US4614882A (en) * 1983-11-22 1986-09-30 Digital Equipment Corporation Bus transceiver including compensation circuit for variations in electrical characteristics of components
US4636665A (en) * 1985-12-02 1987-01-13 Motorola, Inc. BIMOS memory sense amplifier
JP2543872B2 (ja) * 1986-08-13 1996-10-16 株式会社東芝 増幅回路
JPH01138813A (ja) * 1987-11-26 1989-05-31 Toshiba Corp Ｅｃｌ―ｃｍｏｓレベル変換回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070806A (ja) * 1983-09-28 1985-04-22 Hitachi Ltd 差動増幅回路
JPS6121607A (ja) * 1984-07-10 1986-01-30 Nec Corp 相補型ｍｉｓｆｅｔを用いた演算増幅回路
JPS62125705A (ja) * 1985-11-26 1987-06-08 Nec Corp 演算増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057744A (ja) * 2003-07-23 2005-03-03 Nec Corp 差動増幅器及びデータドライバと表示装置

Also Published As

Publication number Publication date
GB2258107B (en) 1995-04-19
CN1028824C (zh) 1995-06-07
KR940001816B1 (ko) 1994-03-09
JPH0738538B2 (ja) 1995-04-26
GB2258107A (en) 1993-01-27
CN1069152A (zh) 1993-02-17
KR930003522A (ko) 1993-02-24
US5223753A (en) 1993-06-29
GB9122286D0 (en) 1991-12-04
TW209323B (ja) 1993-07-11

Similar Documents

Publication Publication Date Title
JPH0555837A (ja) スルーイング速度向上回路
US7439775B2 (en) Sense amplifier circuit and sense amplifier-based flip-flop having the same
US4584492A (en) Temperature and process stable MOS input buffer
JPH0529995B2 (ja)
JPS6153799B2 (ja)
US4346310A (en) Voltage booster circuit
JP3779341B2 (ja) 半導体メモリ装置
US6777985B2 (en) Input/output buffer having reduced skew and methods of operation
JPS6137709B2 (ja)
US6414521B1 (en) Sense amplifier systems and methods
US5710516A (en) Input logic signal buffer circuits
JPH03158018A (ja) 入力回路
JP2872058B2 (ja) 出力バッファ回路
JPS6021605A (ja) 正帰還を利用するｃｍｏｓ高利得増幅器
JP2758735B2 (ja) 論理回路
JPH0344692B2 (ja)
JPH04154207A (ja) シュミットトリガー回路
JP3052039B2 (ja) 入力アンプ回路
JP2845665B2 (ja) 出力バッファ回路
JPH04306915A (ja) レベル変換回路
JP3457392B2 (ja) 半導体集積回路
JPH05227003A (ja) 出力回路装置
JP2808913B2 (ja) 半導体集積回路間の接続回路
JPH0347012B2 (ja)
JPH05191258A (ja) Ｃｍｏｓ出力回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees