JPH0555914A - シンセサイザー回路 - Google Patents

シンセサイザー回路

Info

Publication number
JPH0555914A
JPH0555914A JP3235648A JP23564891A JPH0555914A JP H0555914 A JPH0555914 A JP H0555914A JP 3235648 A JP3235648 A JP 3235648A JP 23564891 A JP23564891 A JP 23564891A JP H0555914 A JPH0555914 A JP H0555914A
Authority
JP
Japan
Prior art keywords
frequency
output
vco
dividers
divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3235648A
Other languages
English (en)
Other versions
JP2979773B2 (ja
Inventor
Masujiro Sato
益次郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3235648A priority Critical patent/JP2979773B2/ja
Priority to US07/932,941 priority patent/US5278521A/en
Priority to GB9217818A priority patent/GB2258960B/en
Publication of JPH0555914A publication Critical patent/JPH0555914A/ja
Application granted granted Critical
Publication of JP2979773B2 publication Critical patent/JP2979773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
    • H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • H04W52/0283—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks with sequential power up or power down of successive circuit blocks, e.g. switching on the local oscillator before RF or mixer stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【目的】 電圧制御発振器の出力を目的の周波数とする
までの制御時間を短縮し、かつ消費電力の低減を図った
シンセサイザー回路を得る。 【構成】 ＶＣＯ１１と、このＶＣＯの出力を分周する
第１の分周器１２と、基準発振器１５と、この基準発振
器の出力を分周する第２の分周器１４と、第１及び第２
の分周器の出力の周波数差を検出し、この周波数差に基
づいてＶＣＯの発振周波数を制御するＣＰＵ１３とで構
成される。ＣＰＵは第１及び第２の分周器のリセット及
びリセット解除を同時に行い、このリセット解除後の各
分周器の出力変化の時間比較を行って周波数差を求め、
これに応じてＶＣＯの発振周波数を制御し、かつ同時に
第１及び第２の分周器の動作を一時停止させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシンセサイザー回路に関
し、特に低消費電力を図ったシンセサイザー回路に関す
る。
【０００２】
【従来の技術】従来のシンセサイザー回路は、図２のブ
ロック図に示すように、外部出力を持つ電圧制御発振器
（以下、ＶＣＯと略す）２１と、ＶＣＯ２１からの出力
を任意の分周数で周波数を分周する可変分周器２２と、
基準となる周波数を出力する基準発振器２５と、基準発
振器２５の出力を一定の周波数に分周する固定分周器２
４と、可変分周器２２と固定分周器２４の位相を比較し
て位相誤差を出力する位相比較器２３と、位相比較器２
３からの位相誤差信号を平滑してＶＣＯ２１の制御端子
に制御電圧を出力する低域ろ波器２６とで構成される。
【０００３】このシンセサイザー回路において、ＶＣＯ
２１の制御端子に加わる電圧が高くなると周波数が上が
るＶＣＯの場合には、分周器２２と２４の各出力の位相
を比較して分周器２２からの出力の位相が進んでいる
間、位相比較器２３の出力はＶＣＯ２１の制御端子にグ
ランド電位を出力し、結果として、ＶＣＯ２１の制御端
子の電圧は下がり周波数は上がる。逆の場合、位相比較
器２３の出力は電源電位を与えるため、ＶＣＯ２１の周
波数は下がる。こうして複数回の制御の後、位相が合う
と位相比較器２３の出力はなくなり安定する。
【０００４】
【発明が解決しようとする課題】この従来のシンセサイ
ザー回路では、シンセサイザー回路の電源を入れて周波
数が安定するまでに、前述したような複数回の制御が必
要とされるため、周波数が安定するまで時間がかかると
いう問題がある。このため、従来では電源を断する際に
低域ろ波器２６の出力を保持させ、次に電源を入れると
きにその出力でＶＣＯ２１の出力周波数を制御するよう
にした回路が提案されている。しかしながら、この回路
においても、ある程度の時間、電源が切っておくとＶＣ
Ｏ２１と基準発振器２５の周波数に僅かな相違が生じ、
電源を入れた時に周波数は殆ど同じであるが位相がずれ
る状態が生じ、最悪の場合は 180°の位相ずれを起こす
事もある。この事は判定があくまでも位相比較器２３で
行われるため、最大の出力を行ってしまい、結果として
ＶＣＯ２１の周波数が大きく動き、制御にまた長時間か
かるという問題となる。
【０００５】又、シンセサイザー回路においては電力消
費の点では特に高い周波数を分周する分周器の割合が多
い。このため、低消費電力を目指したシンセサイザー回
路においては、回路の立ち上げを早くすると共に、周波
数がほぼ安定した時には動作を停止したいという要求が
ある。しかしながら従来の位相比較器では、周波数のわ
ずかなずれも検出してしまうため、動作中は分周回路を
停止させる事は困難であった。本発明の目的は、目的の
周波数に制御するまでの時間を短縮し、かつ消費電力の
低減を図ったシンセサイザー回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明のシンセサイザー
回路は、ＶＣＯと、このＶＣＯの出力を分周する第１の
分周器と、基準発振器と、この基準発振器の出力を分周
する第２の分周器と、第１及び第２の分周器の出力の周
波数差を検出し、この周波数差に基づいて前記ＶＣＯの
発振周波数を制御するＣＰＵとで構成される。ここで、
ＣＰＵは、前記第１及び第２の分周器のリセット及びリ
セット解除を同時に行い、かつ第１及び第２の分周器の
リセット解除後の出力変化の時間比較を行って周波数差
を求め、この周波数差に応じてＶＣＯの発振周波数を制
御し、これと同時に第１及び第２の分周器の動作を一時
停止させるように機能する。
【０００７】
【作用】本発明によれば、第１及び第２の分周器の出力
の周波数差に基づいてＶＣＯを制御するため、短い時間
で周波数差を検出し、ＶＣＯの制御が可能となる。又、
ＶＣＯの制御と同時に第１及び第２の分周器の動作を一
時停止させるため、消費電力を低減させる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。外部
に出力を持つＶＣＯ１１と、ＶＣＯ１１の出力を受けて
任意の分周数を選定でき、かつリセット端子を持つ可変
分周器（第１の分周器）１２と、基準となる周波数を出
力する基準発振器１５と、基準発振器の出力を分周する
分周器（第２の分周器）１４と、時間計測と分周器１
２，１４へのリセット及びＶＣＯ１１への出力電圧を制
御し、分周器１２，１４の動作を指令するＣＰＵ１３
と、ＣＰＵ１３のデジタル信号をアナログに変換しＶＣ
Ｏ１１の制御端子へ制御電圧を加えるＤ／Ａコンバータ
１６とで構成されている。
【０００９】この構成において、ＣＰＵ１３に対してシ
ンセサイザー回路の動作命令を出すと、ＣＰＵ２１は可
変分周器１２と分周器１４のリセットを解除した上で、
各分周器１２，１４の出力の変化点を同時に検出する。
そして、各分周器１２，１４の出力の変化点が表れた間
の時間を計測し、各分周器１２，１４をリセットして分
周器の動作を停止させる。このとき、計測した時間に基
づいて演算を行えば、この値が各分周器１２，１４の出
力の周波数差となるため、その値に伴って制御電圧をＤ
／Ａコンバータ１６を通してＶＣＯ１１の制御端子に印
加する。
【００１０】ここで、相互の周波数のズレが許容範囲に
入ればシンセサイザー回路の動作、特に分周器の動作を
一定時間停止させる。もちろん、逆の場合は即動作さ
せ、許容範囲に入るまで続ける事となる。したがって、
ＣＰＵ１３は各分周器１２，１４のリセットを解除した
後の出力の変化点を検出することで、各分周器１２，１
４の周波数差を求めることができ、この周波数差に基づ
いてＶＣＯ１１を制御することになる。このため、分周
器１２，１４の動作時間を短縮でき、電力消費を低減す
ることが可能となる。
【００１１】
【発明の効果】以上説明したように本発明は、ＣＰＵが
第１及び第２の分周器の出力の変化点の時間計測を行っ
て周波数差を検出し、この周波数差に基づいてＶＣＯの
発振周波数を制御するため、短い時間で周波数差を検出
でき、ＶＣＯの制御を短時間で行うことができる。又、
ＶＣＯの制御と同時に第１及び第２の分周器の動作を一
時停止させるため、消費電力の低減を達成することがで
きる効果がある。
【図面の簡単な説明】
【図１】本発明のシンセサイザー回路の一実施例のブロ
ック図である。
【図２】従来のシンセサイザー回路のブロック図であ
る。
【符号の説明】
１１ ＶＣＯ（電圧制御発振器） １２ 可変分周器（第１の分周器） １３ ＣＰＵ １４ 分周器（第２の分周器） １５ 基準発振器 １６ Ｄ／Ａコンバータ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器と、この電圧制御発振器
    の出力を分周する第１の分周器と、基準発振器と、この
    基準発振器の出力を分周する第２の分周器と、前記第１
    及び第２の分周器の出力の周波数差を検出し、この周波
    数差に基づいて前記電圧制御発振器の発振周波数を制御
    するＣＰＵとを備えることを特徴とするシンセサイザー
    回路。
  2. 【請求項２】 ＣＰＵは、前記第１及び第２の分周器の
    リセット及びリセット解除を同時に行い、かつ第１及び
    第２の分周器のリセット解除後の出力変化の時間比較を
    行って周波数差を求め、この周波数差に応じて前記電圧
    制御発振器の発振周波数を制御し、これと同時に前記第
    １及び第２の分周器の動作を一時停止させる請求項１の
    シンセサイザー回路。
JP3235648A 1991-08-23 1991-08-23 シンセサイザー回路 Expired - Fee Related JP2979773B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3235648A JP2979773B2 (ja) 1991-08-23 1991-08-23 シンセサイザー回路
US07/932,941 US5278521A (en) 1991-08-23 1992-08-21 Power saving frequency synthesizer with fast pull-in feature
GB9217818A GB2258960B (en) 1991-08-23 1992-08-21 Frequency synthesizer, and radio pager incorporating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3235648A JP2979773B2 (ja) 1991-08-23 1991-08-23 シンセサイザー回路

Publications (2)

Publication Number Publication Date
JPH0555914A true JPH0555914A (ja) 1993-03-05
JP2979773B2 JP2979773B2 (ja) 1999-11-15

Family

ID=16989132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3235648A Expired - Fee Related JP2979773B2 (ja) 1991-08-23 1991-08-23 シンセサイザー回路

Country Status (3)

Country Link
US (1) US5278521A (ja)
JP (1) JP2979773B2 (ja)
GB (1) GB2258960B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654907A1 (en) * 1993-11-23 1995-05-24 Matra Mhs Clock recovery circuit with matched oscillators
US6963992B1 (en) * 2000-09-28 2005-11-08 Cypress Semiconductor Corp. Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08505755A (ja) * 1993-11-09 1996-06-18 モトローラ・インコーポレイテッド 位相ロック・ループの要素を動作可能にする装置および方法
US5488332A (en) * 1994-06-10 1996-01-30 Oki Telecom Reversed phase-locked loop
US5678227A (en) * 1994-07-29 1997-10-14 Motorola, Inc. Apparatus and method for minimizing the turn on time for a receiver operating in a discontinuous receive mode
US5748103A (en) * 1995-11-13 1998-05-05 Vitalcom, Inc. Two-way TDMA telemetry system with power conservation features
US5944659A (en) 1995-11-13 1999-08-31 Vitalcom Inc. Architecture for TDMA medical telemetry system
US6236863B1 (en) 1997-03-31 2001-05-22 Oki Telecom, Inc. Comprehensive transmitter power control system for radio telephones
JPH10308667A (ja) * 1997-05-02 1998-11-17 Nec Corp Ｐｌｌ周波数シンセサイザ
US6356538B1 (en) 1998-03-30 2002-03-12 Oki Telecom, Inc. Partial sleep system for power savings in CDMA wireless telephone devices
FR2794310A1 (fr) * 1999-05-28 2000-12-01 St Microelectronics Sa Dispositif de verrouillage de phase a consommation electrique reduite
US7027796B1 (en) * 2001-06-22 2006-04-11 Rfmd Wpan, Inc. Method and apparatus for automatic fast locking power conserving synthesizer
ES2426483T3 (es) 2006-07-05 2013-10-23 Elcam Medical Agricultural Cooperative Association Ltd. Sistema de monitorización médica inalámbrico

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258529A (ja) * 1985-05-13 1986-11-15 Nec Corp 周波数シンセサイザ
US4841255A (en) * 1987-06-24 1989-06-20 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
GB2229332A (en) * 1989-03-15 1990-09-19 Multitone Electronics Plc Frequency synthesisers
GB2236922B (en) * 1989-08-31 1993-02-24 Multitone Electronics Plc Frequency synthesisers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654907A1 (en) * 1993-11-23 1995-05-24 Matra Mhs Clock recovery circuit with matched oscillators
FR2713034A1 (fr) * 1993-11-23 1995-06-02 Matra Mhs Circuit de récupération d'horloge à oscillateurs appariés.
US6963992B1 (en) * 2000-09-28 2005-11-08 Cypress Semiconductor Corp. Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL

Also Published As

Publication number Publication date
US5278521A (en) 1994-01-11
GB9217818D0 (en) 1992-10-07
GB2258960B (en) 1995-07-05
JP2979773B2 (ja) 1999-11-15
GB2258960A (en) 1993-02-24

Similar Documents

Publication Publication Date Title
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
JP2979773B2 (ja) シンセサイザー回路
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
JPS61258529A (ja) 周波数シンセサイザ
JPH0556691B2 (ja)
JPH042218A (ja) Ｐｌｌ周波数シンセサイザ
US10826505B1 (en) All digital phase locked loop (ADPLL) with frequency locked loop
JP2006518151A (ja) ２パイ・スリップ検出を用いて位相同期ループ（ｐｌｌ）シンセサイザを粗調整するためのシステムおよび方法
CN104753525B (zh) 一种Bang-Bang数字锁相环快速锁定的方法
US9240794B2 (en) Apparatus and methods for phase-locked loop startup operation
US10693475B1 (en) Gradual frequency transition with a frequency step
CN116781011A (zh) 控制具有温度补偿的数字控制振荡器的频率的系统和方法
JP2001094416A (ja) Ｐｌｌ回路
JP2885662B2 (ja) Ｐｌｌ回路
GB2361119A (en) Phase locked loop synthesisers
JP2021170739A (ja) 発振装置およびシンセサイザシステム
JP2745060B2 (ja) Ｐｌｌ周波数シンセサイザー
JP2003347931A (ja) Ｐｌｌを搭載した半導体集積回路
JPH04100412A (ja) 位相同期ループ回路
CN121263958A (zh) 带有具有干扰响应的锁相环的电路
JPS6397016A (ja) 位相同期発振回路
JPH0244918A (ja) Ｐｌｌ発振器
JPH0361371B2 (ja)
JPH0563565A (ja) 周波数シンセサイザ
JPH10341156A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees