JPH0556302A

JPH0556302A - 同期安定化回路

Info

Publication number: JPH0556302A
Application number: JP3210849A
Authority: JP
Inventors: Kazuya Uryu; 和也瓜生; Yoshihiro Ozawa; 義裕小澤; Kuniaki Ishitani; 普朗石谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-08-22
Filing date: 1991-08-22
Publication date: 1993-03-05

Abstract

(57)【要約】【目的】弱電界やゴースト等の受信障害が存在する状
況下において、不安定な同期信号を強化し、信頼性の高
い同期信号が得られる同期安定化回路を得ること。【構成】同期信号のパルス幅チェック回路と、このパ
ルス幅チェックを通過した信号のうち、正規の同期パル
スに対して所定の位相範囲内にある信号だけを通す位相
選択回路につづいて、この位相選択回路を通過して入力
される信号が所定回数連続して欠落した場合には上記位
相選択回路の位相選択基準をゆるめて入力同期信号を通
過させるようにし、こののち、最初に通過した信号があ
ったときは、その信号と同位相の信号のみが通過できる
ように上記位相選択回路を作動させ、所定回数連続して
当該位相選択回路を通過したときその信号のタイミング
で基準パルスを分周した強化同期信号を出力するように
した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ゴーストやフェージ
ング等の受信障害が原因で発生する同期信号の乱れによ
るテレビジョン画像の歪みなどの不安定性を、同期信号
を安定化することによって改善する同期安定化回路に関
する。

【０００２】

【従来の技術】図１８は、テレビジョン受信機の内部構
成を示すブロツク回路図である。図において、１は受信
アンテナ、２はチューナで、受信アンテナ１で受信した
信号からチヤンネルを選択し、検波してベースバンドの
映像信号２ａを出力する。３は信号処理回路で、２から
供給される複合映像信号２ａを表示デバイス７に適した
形となるように処理する。４は同期分離回路で、チュー
ナ２から供給される複合映像信号２ａから同期信号だけ
を取り出す。

【０００３】５は同期化安定回路で、同期分離回路４か
ら供給される同期信号４ａを強化して安定な同期信号５
ａを得る。６は走査回路で、同期安定化回路５から供給
される強化同期信号５ａをもとに、走査信号６ａを作り
だす。７は表示デバイスで、信号処理回路３から供給さ
れる映像信号３ａと走査回路６から供給される走査信号
６ａをもとに映像を表示する。

【０００４】図１９は、従来の同期安定化回路５の構成
例のブロツク回路図である。図において、８はパルス幅
チェック回路で、同期分離回路４から供給される同期信
号４ａのパルス幅をチェックする。９は位相選択回路
で、パルス幅チェック回路８から供給される信号８ａか
ら、所定の位相の信号を選択する。１０は出力回路で、
位相選択回路９から供給される信号９ａで位相を修正し
て同期信号と同じ周期で分周を繰り返し、強化同期信号
５ａを出力する。１１は水晶発振器で、パルス幅チェッ
ク回路８、位相選択回路９、分周回路１０に基準クロッ
ク１１ａを供給する。

【０００５】図２０は、パルス幅チェック回路８のブロ
ツク回路図である。図において、１２は前縁検出回路
で、同期信号の前縁を検出回する。１３はカウンタで、
前縁検出回路１２から供給される前縁検出信号１２ａで
ロードをかけて基準クロック１１ａでカウントする。１
４はデータ設定スイッチで、カウンタ１３が前縁検出回
路１２から供給される信号１２ａでロードをかけるとき
に引き込むデータ値を設定する。１５は第２の前縁検出
回路で、カウンタ１３のリップルキャリ（ＲＳ）出力１
３ａの前縁を検出する。１６はＡＮＤゲートで、前縁検
出回路１５の出力１５ａと、同期信号４ａのＡＮＤ信号
８ａを出力する。

【０００６】次に、パルス幅チェック回路８の動作につ
いて説明する。同期信号４ａは、前縁検出回路１２とＡ
ＮＤゲート１６に供給される。前縁検出回路１２は、同
期信号４ａの前縁を検出してカウンタ１３に前縁検出信
号１２ａを供給する。カウンタ１３は、前縁検出信号１
２ａでロードをかけて基準クロック１１ａでカウントを
行い、ＲＣ出力１３ａを前縁検出回路１５に供給する。

【０００７】データ設定スイッチ１４は、カウンタ１３
が前縁検出信号１２ａでロードをかけるときに引き込む
データ値の設定を行い、カウンタ１３は、ロードされた
値から基準クロック１１ａでカウントアップし、各桁が
一杯になるとＲＣ出力１３ａを“Ｈ”としてストップす
る。前縁検出回路１５は、ＲＣ出力１３ａの前縁を検出
して、その前縁検出信号１５ａをＡＮＤゲート１６に供
給する。ＡＮＤゲート１６は、同期信号４ａと信号１５
ａのＡＮＤ信号をパルス幅チェック信号８ａとして出力
する。

【０００８】図２１は、このパルス幅チェック回路８の
動作を説明するためのタイミング図で、同期信号４ａが
図２１（ａ）のような信号であった場合、前縁検出信号
１２ａは図２１（ｂ）のように、同期信号４ａの立上り
の位相のパルス信号となり、これは正規の同期信号でも
ノイズでも同様に出力される。この前縁検出信号１２ａ
がカウンタ１３に供給されると、カウンタ１３のＲＣ出
力１３ａは図２１（ｃ）のように“Ｈ”から“Ｌ”に落
ち、データ設定スイッチ１４によって設定された数値だ
け基準クロック１１ａでカウントしている期間“Ｌ”状
態が続き、カウントが終了すると“Ｈ”になり、再び前
縁検出信号１２ａでロードがかかるまでは状態は変わら
ない。

【０００９】ＲＣ出力１３ａが“Ｌ”の期間は、データ
設定スイッチ１４の設定によって定まるので、ノイズの
直後にノイズまたは正規の信号があるような場合以外
は、図２１（ｃ）に示すように一定である。このような
ＲＣ出力１３ａが前縁検出回路１５に供給されると、そ
の前縁検出信号１５ａは、図２１（ｄ）のようにＲＣ出
力１３ａの立上りの位相のパルス信号になる。

【００１０】ＡＮＤゲート１６は、この前縁検出信号１
５ａと同期信号４ａを受け取るが、ノイズのようにパル
ス幅が短い信号は、カウンタ１３がカウントしている期
間（ＲＣ出力１３ａが“Ｌ”の期間）よりもそのパルス
幅が短いので、ＡＮＤゲート１６を通過することができ
ずにカットされてしまい、出力８ａには、図２１（ｅ）
のように正規の同期信号パルスだけが現れることにな
る。

【００１１】このように、図２０に示したパルス幅チェ
ック回路８を備えた従来の同期安定化回路は、パルス幅
チェック回路８内のカウンタ１３のカウント数を増すほ
ど、幅の広いノイズ等をカットできる反面、ゴースト等
の影響で正規の同期信号の幅が短くなったときに全ての
信号がカットされてしまい、パルス幅チェック回路８を
通過する信号がなくなってしまうので同期の安定性が低
下するという問題点があった。

【００１２】図２２は、従来の他の同期安定化回路５の
内部構成を示すブロツク回路図である。図において、１
７はＯＲゲートで、同期信号８ａをチェックする信号１
７ａを出力する。１８はＡＮＤゲートで、ＯＲ出力１７
ａによって入力された同期信号４ａの位相をチェックす
る。１９は分周回路で、ＡＮＤ出力１８ａでタイミング
を合わせて、基準クロック１１ａをある一定数だけ分周
する。

【００１３】２０は位相選択用ウインドー生成回路で、
分周データ１９ａをもとに、同期信号８ａ位相をチェッ
クするためのウインドー信号２０ａを生成する。２１は
フルオープン制御回路で、ＡＮＤ信号１８ａをモニタし
ながら、ＡＮＤゲート１８を制御する。１０は出力回路
で、分周回路１９からの信号１９ｂにより適当なタイミ
ングで強化同期信号５ａを出力する。

【００１４】図２３は、分周回路１９と、位相選択用ウ
インドー生成回路２０と、出力回路１０の内部構成を示
すブロツク回路図である。図において、２２はカウンタ
で、基準クロック１１ａをカウントする。２３はデータ
設定スイッチで、カウンタ２２の分周比を設定する。２
４はＯＲゲートで、カウンタ２２のリップルキャリーア
ウト信号（以下、「ＲＣＯ信号」という）と、ＡＮＤ出
力１８ａの両方を、カウンタ２２のロード入力として供
給する。

【００１５】２５，２６，２８，２９はコンパレータ
で、カウンタ２２のカウントコード出力信号（以下、
「Ｑ出力信号」という）を受け取り、それぞれの設定値
と比較する。２７，３０はＲＳフリップフロップ（以
下、「Ｆ／Ｆ」という）でＦ／Ｆ２７はコンパレータ２
５，２６の出力信号をそれぞれリセット信号，セット信
号として受け取り、Ｆ／Ｆ３０は、コンパレータ２８，
２９の出力信号をそれぞれリセット信号，セット信号と
して受け取る。

【００１６】次に、図２２に示した位相選択回路９の、
動作について説明する。図において、同期信号８ａは、
２入力ＡＮＤゲート１８の一方に加えられ、このＡＮＤ
ゲート１８の他方には、ＯＲゲート１７の出力１７ａが
加えられる。このＯＲ出力１７ａは、位相選択用ウイン
ドー生成回路２０から出力されるウインドー信号２０ａ
とフルオープン制御回路２１の出力信号（以下、「フル
オープン信号」という）２１ａのＯＲ出力である。した
がって、ウインドー信号２０ａ，またはフルオープン信
号２１ａのどちらかがハイ状態（以下、「“Ｈ”」とい
う）のとき、同期信号８ａがＡＮＤ出力１８ａとして現
れることになる。

【００１７】このＡＮＤ出力１８ａは、分周回路１９と
フルオープン制御回路２１に供給され、分周回路１９で
はＡＮＤ出力１８ａをもとに、基準クロック１１ａを一
定数の分周（同期信号周期）を繰り返し、位相選択用ウ
インドー生成回路２０と出力回路１０にデータ１９ａ，
１９ｂを供給する。他方、位相選択用ウインドー生成回
路２０は、分周回路１９から受け取った分周データ１９
ａをもとにウインドー信号２０ａを作成し、フルオープ
ン制御回路２１とＯＲゲート１７に供給する。

【００１８】フルオープン制御回路２１は、受け取った
ウインドー信号２０ａをもとに、ＡＮＤ出力１８ａのモ
ニタを行い、ウインドー信号２０ａが“Ｈ”の期間内に
ｍ回連続して、ＡＮＤ出力１８ａが無かった場合に、フ
ルオープン信号２１ａを“Ｈ”にしてＯＲゲート１７に
供給する。この場合のＯＲ出力１７ａは、他方の入力信
号であるウインドー信号２０ａの状態に関係なく“Ｈ”
になるので、同期信号８ａは、無条件でＡＮＤゲート１
８を通過することになる。

【００１９】そして、最初にＡＮＤゲート１８を通過し
たＡＮＤ出力１８ａがフルオープン制御回路２１に供給
されると、フルオープン制御回路２１は、フルオープン
信号２１ａをロー（以下、「“Ｌ”」という）状態に
し、再びウインドー信号２１ａが“Ｈ”状態の時だけＯ
Ｒ出力１７ａが“Ｈ”となり、ＡＮＤゲート１８で位相
チェックが行われることになる。また、このとき、ＡＮ
Ｄ出力１８ａは分周回路１９にも供給されているので、
位相選択用ウインドー生成回路２０で作られるウインド
ー信号２０ａの位相も新たな位相に修正される。

【００２０】出力回路１０では、位相選択用ウインドー
生成回路２０と同様に、分周回路１９からの分周データ
１９ｂをもとに、あるタイミングで強化同期信号５ａを
作成する。なお、強化同期信号５ａの位相の修正は、位
相選択用ウインドー生成回路２０のウインドー信号２０
ａの修正と同様である。

【００２１】次に、分周回路１９と位相選択用ウインド
ー生成回路２０および出力回路１０の内部動作について
説明する。図２３において、ＡＮＤゲート１８の位相チ
ェックをパスしたＡＮＤ出力１８ａが分周回路１９内の
ＯＲゲート２４に供給されると、このＯＲゲート２４の
ＯＲ出力２４ａは、カウンタ２２にロード入力として供
給され、カウンタ２２は、ＯＲ出力２４ａを受け取る
と、データ設定スイッチ２３で設定した値をロードし
て、基準クロック１１ａによってカウントを開始し、カ
ウント値が一杯になると、カウンタ２２のＲＣＯ信号を
ＯＲゲート２４に供給する。

【００２２】正常状態では、このＯＲゲート２４の２つ
の入力が同位相となるように、カウンタ２２のデータが
設定スイッチ２３で設定されている（正常な同期信号の
周期に設定されている）が、同期信号４ａが欠落してＡ
ＮＤ出力１８ａが入力されなかった場合には、カウンタ
２２のＲＣＯ信号がＯＲゲート２４を通過してロード入
力信号となり、次にＡＮＤ出力１８ａが現れるまで、同
様のカウント動作を繰り返すことになる。

【００２３】また、カウンタ２２のＱ出力は、位相選択
用ウインドー生成回路２０と出力回路１０のコンパレー
タ２５，２６，２８，２９にそれぞれ供給され、コンパ
レータ２５，２６は、受け取った信号と、あらかじめ各
コンパレータ２５，２６に設定されていた値を比較し
て、Ｆ／Ｆ２７に、リセット信号とセット信号を出力す
る。分周回路１９の内部のカウンタ２２は、一定周期
（同期信号周期）でカウントを繰り返しているので、Ｑ
出力も同じ周期で繰り返され、結果としてＦ／Ｆ２７
は、同周期でリセット信号とセット信号を受け取り、同
期信号を中心に前後数μｓ期間“Ｈ”状態であるウイン
ドー信号２０ａを作成することになる。

【００２４】出力回路１０の動作も、位相選択用ウイン
ドー生成回路２０と同様であって、コンパレータ２８，
２９は、受け取った信号と、あらかじめ各コンパレータ
２８，２９に設定されていた値を比較して、Ｆ／Ｆ３０
のリセット信号とセット信号を一定周期で出力し、Ｆ／
Ｆ３０は、同周期で強化同期信号５ａを出力することに
なる。

【００２５】図２４は、位相選択回路９の動作を説明す
るためのタイミング図で、いま、図２４（ａ）に示すよ
うに、正規の同期信号が欠落したり、ノイズが混入して
いる同期信号８ａが供給されている場合の各信号のタイ
ミングを示している。図において、入力された同期信号
４ａの最初のパルスは、ウインドー信号２０ａが“Ｈ”
期間であるので、ＡＮＤゲート１８を通過して分周回路
１９とフルオープン制御回路２１に供給され、正常な強
化同期信号５ａが出力される。

【００２６】同期信号８ａの次のパルスは、欠落してい
るため、ウインドー信号２０ａが“Ｈ”である期間にＡ
ＮＤゲート１８を通過するパルスは無いが、前述のとお
り、自己ループで分周回路１９が一定数だけ分周してい
るので、強化同期信号５ａの位相は変わらずに出力され
る。

【００２７】同期信号８ａの次の欠落パルスについても
同様であるが、その次の欠落パルスのときは、３回連続
（ｍ＝３）の欠落であるため、ウインドー信号２０ａが
“Ｌ”になり、同時に、フルオープン制御回路１４が現
在のウインドー信号２０ａの位相が誤っていると判断し
て、図２４（ｃ）に示すようにフルオープン信号２１ａ
を“Ｈ”にして新たな位相の入力パルスを探しはじめ
る。

【００２８】すなわち、ウインドー信号２０ａが“Ｈ”
のとき、連続ｍ回信号不在で新たな同期信号を探す動作
を行う。そして、最初に現れたパルスを正しい位相とみ
なして、今までと同じ動作を繰り返す。このように、３
回連続して同期信号８ａのパルスが欠落したのち、ノイ
ズを捕らえてしまったため、ＡＮＤゲート１８をノイズ
が通過して分周回路１９に供給されてしまい、ウインド
ー信号２０ａの位相はもとより、強化信号（図２４
（ｆ））の位相までもが狂ってしまっている。

【００２９】この場合、途中でウインドー信号２０ａの
“Ｈ”期間にノイズが混入してしまっているため、誤っ
た位相のウインドー信号２０ａが５回連続で出力されて
いる。その後、再びフルオープン信号２１ａが“Ｈ”に
なり、今度は正しい位相の同期信号８ａを捕らえて、フ
ルオープン信号２１ａは“Ｌ”に落ちると同時に、正し
い位相の同期信号８ａのパルスが分周回路１９に供給さ
れるので、ウインドー信号２０ａは修正され、強化同期
信号５ａの位相も修正されることになる。

【００３０】このように、図２２および図２３に示した
従来の同期安定化回路では、現在位相チェックを行って
いる位相が誤りであると判断して、全ての位相の同期信
号を探したときに、誤ってノイズ等を捕らえてしまった
場合、その誤りが同期強力出力に直接現れてしまい、画
面が誤った位置で表示されてしまうという問題点があっ
た。

【００３１】

【発明が解決しようとする課題】従来の同期安定化回路
は、フェージングやゴースト、弱電界などの受信状態が
悪い場合でもある程度の改善はできたが、極めて受信状
態が悪いときは不充分で、画面の安定が損なわれること
があった。この出願に係る発明は、上記のような課題を
解消するためになされたもので、受信状態が悪いときで
あってもノイズやジッタの影響を受けることが少なく、
また、受信チヤンネルを切り換えたとき、速やかに画面
が安定する同期安定化回路を得ることを目的とする。

【００３２】

【課題を解決するための手段】請求項１の発明に係る同
期安定化回路は、パルス幅チェック出力をモニタし、そ
の状態に応じてパルス幅チェックの判定基準を切り換え
られるようにしたものである。

【００３３】請求項２の発明は、同期信号の位相をチェ
ックする手段と、この位相チェックをパスした信号につ
いて、周期性をチェックする手段とを備えた点を特徴と
する。

【００３４】請求項３の発明は、請求項２の同期信号の
位相をチェックする手段の位相のチェックを行う期間を
定めるウインドー信号の信号幅を、チェック結果により
変更する手段を備えた点を特徴とする。

【００３５】請求項４および５の発明に係る同期安定化
回路は、受信状態を検知し、その状態に応じて、位相チ
ェックと周期チェックの判定基準を変えるようにしたも
のである。

【００３６】請求項６および７の発明は、同期信号の位
相をチェックする手段と、位相チェックをパスしたｎ個
の信号の位相の平均を求める平均位相修正回路とを設
け、この求めた平均位相の信号を基準として強化同期信
号として出力するようにしたものである。

【００３７】請求項８の発明は、同期信号の平均位相を
求める回路において求めた位相の平均値を四捨五入する
手段を付加した点を特徴とする。

【００３８】

【作用】請求項１の発明におけるパルス幅チェックは、
チェック通過信号の間隔をモニタすることにより、正規
の同期信号の幅が短い状態を検出できる。上記状態検出
の結果により、パルス幅チェックの基準を切り換えるこ
とにより、ゴースト時でも弱電界時でも適当なパルス幅
チェックが行え、安定性を向上できる。

【００３９】請求項２の発明における位相をチェックす
る手段は、位相チェックをパスする信号がｍ回連続して
欠落した場合は、チェックする位相を見直し、周期をチ
ェックする手段は、位相チェックをｎ回以上連続してパ
スし続けている信号の位相のみをパスさせるので、位相
の合った周期性のある同期信号だけが強化同期信号とし
て出力される。

【００４０】請求項３の発明におけるウインドー信号の
信号幅を変更する手段は、ノイズの多いときはチェック
を厳しくし、チェックを通過する信号の欠落が多いとき
はチェックを緩めることにより、信頼性の高い信号が得
られる。

【００４１】請求項４の発明における同期安定化回路
は、受信状態が良好のときは判定基準を緩め、受信状態
が不良のときは判定基準を締めるように受信状態に応じ
ててチェックの判定基準を変える。

【００４２】請求項５の発明における平均位相修正回路
は、いくつかの同期信号の位相を平均することにより、
各同期信号の位相の変動を平均化した位相の信号を出力
するので、安定した強化同期信号が得られる。

【００４３】請求項６の発明における同期信号の位相の
平均値を四捨五入する手段は、算出される平均値の誤差
が半クロック周期以内となるので、より安定な強化同期
信号が得られる。

【００４４】

【実施例】請求項１の発明の一実施例を図について説明
する。図１において、３１はカウンタ１３にデータを供
給するセレクタ、３２はこのセレクタ３１の一方のデー
タを設定するデータＡ設定スイッチ、３３はセレクタ３
１のもう一方のデータを設定するデータＢ設定スイッ
チ、３４は信号８ａでロードをかけて基準クロック１１
ａでカウントを行うカウンタ、３５はこのカウンタ３４
がカウントする期間を設定するデータ設定スイッチ、３
６はカウント３４のＲＣ出力３４ａの立上りを検出する
立上り検出回路である。

【００４５】３７はカウンタ３４のＲＣ出力３４ａの立
下りを検出する立下り検出回路、３８はこの立下り検出
回路３７の出力３７ａでロードをかけて基準クロック１
１ａでカウントするカウンタ、３９はカウンタ３８がカ
ウントする期間を設定するデータ設定スイッチ、４０は
カウンタ３８のＲＣ出力３８ａの立上りを検出する立上
り検出回路である。

【００４６】４１はこの立上り検出回路４０の出力４０
ａでセットをかけて、立上り検出回路３６の出力３６ａ
でリセットをかけるＲＳフリップフロップ（Ｆ／Ｆ）
で、Ｆ／Ｆ４１のＱ出力４１ａはセレクタ３１の選択入
力（Ｓ入力）に供給され、カウンタ３４のＲＣ出力３４
ａは、カウンタ３８のリセット入力に供給されている。
その他の部分は、図１９の従来例と同様であるので、説
明を省略する。

【００４７】次に、動作について説明する。図１におい
て、前縁検出回路１２，カウンタ１３，前縁検出回路１
５，ＡＮＤゲート１６の動作については、カウンタ１３
のカウント期間の設定がセレクタ３によって設定される
以外は図１９の従来例と同じなので省略する。

【００４８】カウンタ３４は、ＡＮＤ出力８ａでロード
をかけてデータ設定スイッチ３５で設定した数だけカウ
ントする。正規の同期信号の周期はあらかじめ分かって
いるので、データ設定スイッチ３５で数ライン分の同期
信号をカウントするように設定しておけば、カウント中
に再びロードがかかる。

【００４９】再ロードがかからずに、カウンタ３４のＲ
Ｃ出力３４ａが立上った場合は、立上り検出回路３６に
よって検出され、その出力３６ａによってＦ／Ｆ４１は
リセットをかけてＱ出力４１ａをセレクタ３１に供給す
る。

【００５０】セレクタ３１は、Ｑ信号４１ａの状態によ
ってデータＡ設定スイッチ３２で設定されるデータＡ
と、データＢ設定スイッチ３３で設定されるデータＢと
を切り換えて、カウンタ１３のカウント数を設定する。
Ｑ信号４１ａが“Ｌ”のとき、カウンタ３４のＲＣ出力
３４ａが立上ったことになり、これは、ＡＮＤ出力８ａ
が数ラインの期間に何も存在しないことを意味するの
で、パルス幅チェックの判定基準を緩める（カウンタ１
３のカウント期間を短くする）方のデータを選択する
（たとえば、Ａ＜ＢならばＡを選択する）。

【００５１】他方、ＡＮＤ出力８ａが存在している場合
（比較的幅の広いノイズも含めて）は、カウント３４の
ＲＣ出力３４ａが立上る前にＡＮＤ出力８ａによってロ
ードがかかるので、ＲＣ出力３４ａは常に“Ｌ”であ
る。最初にカウンタ３４のロードがかかると、ＲＣ出力
３４ａは“Ｈ”から“Ｌ”に立下るので、立下り検出回
路３７によって検出され、カウンタ３８に供給される。
カウンタ３８は、立下り検出信号３７ａでロードをかけ
て、データ設定スイッチ３９で設定された期間だけカウ
ントしてＲＣ出力３８ａを立上げる。

【００５２】カウンタ３８は、カウンタ３４のＲＣ出力
３４ａが“Ｌ”の期間をカウントしており、ある一定期
間以上“Ｌ”ならばＲＣ出力３８ａは立上り、立上り検
出回路４０によって検知されてＦ／Ｆ４１に出力４０ａ
が供給される。カウンタ３４のＲＣ出力３４ａが“Ｌ”
である期間というのは、ＡＮＤ出力８ａがある程度存在
している期間なので、カウンタ３８はＡＮＤ出力８ａが
存在している期間をカウントしていることになる。

【００５３】カウンタ３４のＲＣ出力３４ａが“Ｈ”に
なった場合にはカウンタ３８のリセットがかかり、カウ
ンタ３８のカウントは停止して再びカウンタ３４のＲＣ
出力３４ａが“Ｌ”に落ちるまでカウンタ３８がカウン
トすることはない。カウンタ３８のＲＣ出力３８ａが立
上り、立上り検出回路４０の出力４０ａによってＦ／Ｆ
４１がセットがかけられてＱ出力４１ａが“Ｈ”になる
と、ＡＮＤ出力８ａが適当に存在している期間がある程
度続いていると判断できるので、セレクタ３１はパルス
幅チェックの判定基準を締める（カウンタ１３のカウン
ト期間を長くする）方のデータを選択する（例えば、Ａ
＜ＢならばＢを選択する）。

【００５４】この実施例によれば、パルス幅チェック回
路８を通過する信号の間隔に応じてパルス幅チェックの
判定基準を切り換えるように構成したので、受信状況に
応じたパルス幅のチェックができるため同期の安定性が
向上する。

【００５５】図２は、請求項２の発明の一実施例のブロ
ツク回路図で、図２１に示した従来例と同一の部分に
は、それぞれ同一符号を付して説明を省略する。図にお
いて、４２はフルオープン制御回路、４３はＡＮＤゲー
ト、４４は分周回路で、周期チェック回路１１０を構成
している。図３は分周回路４４と出力回路１０のブロツ
ク回路図で、４５はＯＲゲート、４６はカウンタ、４７
はデータ設定スイッチである。

【００５６】次に、図２１に示した従来例と異なる部分
の動作について説明する。図２において、分周回路１９
からのデータ１９ａを受け取った位相選択用ウインドー
生成回路２０は、適当なタイミングでウインドー信号２
０ａを作り、ＯＲゲート１７とフルオープン制御回路４
２に供給する。フルオープン制御回路４２は、ウインド
ー信号２０ａでＡＮＤ出力１８ａをモニタしながら、Ｏ
Ｒゲート１７をフルオープン信号４２ａで、また、ＡＮ
Ｄゲート４３を信号４２ｂで制御する。

【００５７】通常フルオープン信号４２ａは“Ｌ”であ
り、ＯＲ出力１７ａには、ウインドー信号４２ａがその
まま現れる。ウインドー信号２０ａは、一定周期で
“Ｈ”と“Ｌ”の状態を取る信号で、その周期は分周回
路１９の分周比で決まるので、その分周比を適当な値に
設定すれば、ウインドー信号２０ａの周期を同期信号４
ａの周期と一致させることができ、“Ｈ”の期間の中心
に同期信号がくるように設定することができる。

【００５８】このとき、ＡＮＤゲート１８の２つの入力
８ａと７ａは同周期となり、ウインドー信号２０ａが
“Ｈ”の期間に同期信号８ａのパルスが存在すれば、そ
のパルスはＡＮＤゲート１８を通過できる。フルオープ
ン制御回路４２はこの様子をモニタし、ウインドー信号
２０ａが“Ｈ”の期間にｍ回連続してＡＮＤゲート１８
を通過するパルス１８ａが無ければ、フルオープン信号
４２ａを“Ｈ”にして新たな位相の同期信号８ａのパル
スを探しはじめ、パルス１８ａが１つ見つかればフルオ
ープン信号４２ａは再び“Ｌ”になり、分周回路１９は
新たなタイミングで分周しはじめる。

【００５９】その結果、位相選択用ウインドー生成回路
２０は、新たに捕らえた同期信号８ａのパルスにタイミ
ングを合わせて、ウインドー信号２０ａを作りはじめる
ところまでは従来例と同様である。ＡＮＤ出力１８ａ
は、ＡＮＤゲート４３にも供給されるが、その信号１８
ａは無条件では出力段には供給されず、フルオープン制
御回路４２からの信号４２ｂによって制御される。

【００６０】通常は、この信号４２ａは“Ｈ”であり、
ＡＮＤ出力１８ａはＡＮＤ出力４３ａとして現れるが、
ウインドー信号２０ａの“Ｈ”の期間にｍ回連続してＡ
ＮＤ出力１８ａがなかったときは信号４２ｂは“Ｌ”に
なり、ＡＮＤ出力４３ａにＡＮＤ出力１８ａが現れなく
なる。

【００６１】もし、新たな位相の同期信号８ａを捕らた
場合は、その位相でＮ回連続してＡＮＤ出力１８ａが存
在すれば信号４２ｂは“Ｈ”となり、ＡＮＤ出力１８ａ
がＡＮＤ出力４３ａとして現れ、分周回路４４に供給さ
れる。

【００６２】分周回路４４は、ＡＮＤ出力４３ａでタイ
ミングを合わせて、基準クロック１１ａの分周をはじ
め、データ４４ａを出力回路１０に供給する。出力回路
１０は、このデータ４４ａをもとに適当なタイミングで
強化同期信号５ａを出力する。

【００６３】分周回路１９と位相選択用ウインドー生成
回路２０の内部動作は、従来例と全く同じなので説明は
省略する。また、分周回路４４と出力回路１０の動作も
基本的に同じであるので、説明は省略する。

【００６４】図４は、従来例で示したものと同じ同期信
号８ａが供給された場合の図２の実施例のタイミング図
で、同期信号８ａに対するウインドー信号２０ａ、フル
オープン信号４２ａ、ＡＮＤ出力１８ａの変化は、従来
例と全く同じである。ＡＮＤ出力１８ａ（図４（ｄ））
は全部で６つのパルスを持つが、これらのパルスは順に
正規パルス，ノイズ，ノイズ，正規パルス，正規パル
ス，正規パルスとなっており、このＡＮＤ出力１８ａが
ＡＮＤゲート４３に供給される。

【００６５】フルオープン制御回路４２は、ウインドー
信号２０ａでＡＮＤ出力１８ａをモニタし、ＡＮＤ出力
１８ａの中に一定周期（正常な同期信号の周期と同じ周
期）のパルスがｎ回連続して存在した場合、信号４２ｂ
を“Ｈ”にして、ｎ番目の信号からＡＮＤゲート４３を
通過できるように制御しており、図４では、同期信号４
ａが１度欠落するのと同時に信号４２ｂは“Ｌ”にな
り、ＡＮＤ出力１８ａが正常な同期信号の周期で３回連
続して存在した場合の３番目のパルスのときに“Ｈ”に
なってＡＮＤゲート４３を通過させ、分周回路４４に供
給している。

【００６６】この結果、ＡＮＤ出力１８ａのうち、ノイ
ズはＡＮＤゲート４３を通過できず、分周回路４４は内
部のカウンタ４５のＲＣＯ信号をロード入力信号４５ａ
として使用しているため、出力段にはノイズの影響が現
れない。また、３回（ｎ回）連続した正規パルスは３つ
目からＡＮＤゲート４３を通過して、周期性のある信頼
の高い信号だけが出力段に現れている。

【００６７】以上のように、この実施例によれば、同期
信号の位相チェックの他に周期チェックも行うので、周
期性のある信頼性の高い強化同期信号が得られ、画像表
示の安定性が向上する。

【００６８】請求項３の発明の一実施例について説明す
る。図５において、４８はウインドー制御回路で、ウイ
ンドー信号４９ａと信号１８ａを受け取り、ウインドー
制御信号４８ａを出力する。４９は可変位相選択用ウイ
ンドー生成回路で、ウインドー制御信号４８ａによりウ
インドー信号４９ａの信号幅を変える。その他の構成
は、図２と同様であるので説明を省略する。

【００６９】図６は、ウインドー制御回路４８の内部構
成を示す図である。図において、５０はウインドー信号
４９ａの立上りを検出する立上り検出回路、５１はウイ
ンドー信号４９ａの立下りを検出する立下り検出回路、
５２はＡＮＤ出力１８ａをクロックとしてカウントを行
うカウンタ、５３は立上り検出回路５０の出力５０ａを
クロックとしてカウントを行うカウンタである。

【００７０】５４はカウンタ５２のＱ出力５２ａとカウ
ンタ５３のＱ出力５３ａの値を比較するコンパレータ、
５５は立下り検出回路５１の出力５１ａをクロックとし
て受け取り、コンパレータ５４のＡ＞Ｂ出力５４ａをデ
ータとして受け取るＦ／Ｆ、５６は出力５１ａをクロッ
クとして受け取り、コンパレータ５４のＡ＜Ｂ出力５４
ｂをデータとして受け取るＦ／Ｆ、５７はＦ／Ｆ５５の
Ｑ出力５５ａでセットをかけ、Ｆ／Ｆ５６のＱ出力５６
ａでリセットをかけてウインドー制御信号４８ａを出力
するＦ／Ｆである。なお、出力５１ａはカウンタ５２，
５３のリセットメカ端子にそれぞれ供給されている。

【００７１】図７は可変位相選択用ウインドー生成回路
４９と分周回路１９の内部構成を示す図である。図にお
いて、６１はコンパレータ５８に基準となるデータを供
給するセレクタ、６２はこのセレクタ６１に一つのデー
タを供給するデータＡ設定スイッチ、６３はセレクタ６
１に一つのデータを供給するデータＢ設定スイッチであ
る。

【００７２】６４はコンパレータ５９に基準となるデー
タを供給するセレクタ、６５はこのセレクタ６４に一つ
のデータを供給するデータＣ設定スイッチ、６６はセレ
クタ６４に一つのデータを供給するデータＤ設定スイッ
チで、ウインドー制御信号４８ａはセレクタ６１，６４
のセレクト入力に供給されている。その他の構成につい
ては、図２２と同様であるので説明を省略する。

【００７３】次に、図２に示した実施例と異なる部分の
動作について説明する。図５において、ウインドー制御
回路４８は、ウインドー信号４９ａとＡＮＤ出力１８ａ
を受け取り、ウインドー制御信号４８ａを可変位相選択
用ウインドー生成回路４９に供給する。可変位相選択用
ウインドー生成回路４９は、ウインドー制御信号４８ａ
の状態に応じて信号幅の違うウインドー信号４９ａを出
力する。

【００７４】次に、ウインドー制御回路４８の動作につ
いて説明する。図６において、立上り検出回路５０は、
ウインドー信号４９ａの立上りを検出し、出力５０ａを
カウンタ５３に供給し、立下り検出回路５１はウインド
ー信号４９ａの立下りを検出し、出力５１ａを出力す
る。

【００７５】カウンタ５２は、ＡＮＤ出力１８ａの個数
をカウントし、カウンタ５３は、ウインドー信号４９ａ
の立上り、すなわち前縁をクロックとしてカウントす
る。カウンタ５２はそのＱ出力５２ａをコンパレータ５
４のＡ入力端子に供給し、カウンタ５３はそのＱ出力５
３ａをコンパレータ５４のＢ入力端子に供給する。

【００７６】コンパレータ５４は、カウンタ５２から供
給されるデータＡとカウンタ５３から供給されるデータ
Ｂを比較し、Ａ＞Ｂの場合は、Ａ＞Ｂ出力５４ａを
“Ｈ”にし、Ａ＜Ｂの場合は、Ａ＜Ｂ出力５４ｂを
“Ｈ”にする。正常な状態であれば、ウインドー信号４
９ａとＡＮＤ出力１８ａの数は同数であり、出力５４ａ
および出力５４ｂは共に“Ｌ”である。

【００７７】ウインドー信号４９ａは欠落しないので、
ＡＮＤ出力１８ａが欠落した場合には出力５４ｂが
“Ｈ”になり、ノイズ等の多い状況では、ウインドー内
に正規の同期信号の外にノイズが混入すると出力５４ａ
が“Ｈ”になる。そして、出力５４ａはＦ／Ｆ５５に、
出力５４ｂはＦ／Ｆ５６にそれぞれ供給される。また、
ウインドー信号４９ａの立下り、すなわち後縁検出出力
５１ａでカウンタ５２および５３はリセットされる。

【００７８】Ｆ／Ｆ５５および５６は、出力５１ａでそ
れぞれのデータ出力５４ａ，５４ｂをラッチし、Ｆ／Ｆ
５５はそのＱ出力５５ａをＦ／Ｆ５７のセット端子に、
また、Ｆ／Ｆ５６はそのＱ出力をＦ／Ｆ５７のリセット
端子に供給する。Ｆ／Ｆ５７は、Ｑ出力５５ａでセット
をかけ、Ｑ出力５６ａでリセットをかけてウインドー制
御信号４８ａを出力する。

【００７９】次に、可変位相選択用ウインドー生成回路
４９の動作について説明する。図７において、セレクタ
６１は、ウインドー制御信号４８ａの状態によって、デ
ータＡ設定スイッチ６２から供給されるデータＡと、デ
ータＢ設定スイッチ６３から供給されるデータＢのどち
らかを選択し、Ｑ出力をコンパレータ５８のα入力端子
に供給する。

【００８０】セレクタ６４は、ウインドー制御信号４８
ａの状態によって、データＣ設定スイッチ６５から供給
されるデータＣと、データＤ設定スイッチ６６から供給
されるデータＤのどちらかを選択し、Ｑ出力をコンパレ
ータ５９のα入力端子に供給する。

【００８１】ウインドー制御信号４８ａが“Ｌ”のとき
はＡＮＤ出力１８ａが欠落している状態なので、セレク
タ６１，６４でウインドー信号４９ａの信号幅が広くな
るデータを選び、ウインドー制御信号４８ａが“Ｈ”の
ときはノイズが混入している状態なので、セレクタ６
１，６４でウインドー信号４９ａの信号幅が狭くなるデ
ータを選ぶように、データＡ設定スイッチ６２，データ
Ｂ設定スイッチ６３，データＣ設定スイッチ６５，デー
タＤ設定スイッチ６６を設定する。

【００８２】なお、図６に示した実施例では、ウインド
ー信号４９ａの後縁を検出した出力５１ａで直接カウン
タ５２，５３のリセットをかけるとともに、Ｆ／Ｆ５
５，５６にクロックとして供給したが、図８に示すよう
に、立下り検出回路５１の後段にカウンタ６７を設け、
データ設定スイッチ６８で設定したライン数毎に１回Ｒ
Ｃ出力６７ａを出力し、数ラインに１回ウインドー制御
信号４８ａを出力してウインドー信号４９ａの信号幅を
変えるようにしてもよい。

【００８３】以上のように、この実施例によれば、位相
チェックにおけるチェック通過信号の個数をモニタする
ことにより、現在のチェック信号の信号幅が適当である
かどうかを判断することができ、この判断結果にもとづ
いて、ウインドー信号の信号幅を変えて適切な位相選択
をすることによって、同期の安定性を向上することがで
きる。

【００８４】次に、請求項４の発明の一実施例を説明す
る。図９はこの実施例の位相選択回路９および周期チェ
ック回路１１０の構成を示すブロツク回路図で、１８は
ＡＮＤゲートで、パルス幅チェック回路８から供給され
る信号８ａの位相を選択する。１９は分周回路で、ＡＮ
Ｄ出力１８ａで分周カウントの位相を修正し、基準クロ
ック１１ａで同期信号の周期に合わせた分周カウントを
重ねる。６９は位相選択用ウインドー生成回路で、分周
回路１９から供給される信号１９ａをもとに、信号８ａ
の位相を選択するウインドー信号６９ａを作成する。

【００８５】７０は第１の立上り検出回路で、位相選択
用ウインドー生成回路６９から供給される負極性のウイ
ンドー信号６９ｂの立上りを検出する。７１はＦ／Ｆ
で、ＡＮＤ出力１８ａでリセットをかけ、立上り検出回
路７０の出力７０ａでセットをかける。７２はエラーカ
ウンタで、Ｆ／Ｆ７１のＱ出力７１ａをロード入力とし
て受け取り、負極性のウインドー信号６９ｂをクロック
入力として受け取る。

【００８６】７３は立上り検出回路で、エラーカウンタ
７２のＲＣ出力７２ａの立上りを検出する。７４はＦ／
Ｆで、ＡＮＤ出力１８ａでリセットをかけ、立上り検出
回路７３の出力７３ｂでセットをかける。１７はＯＲゲ
ートで、Ｆ／Ｆ７４のＱ出力７４ａと正極性のウインド
ー信号６９ａのＯＲを出力する。

【００８７】７５は立上り検出回路で、位相選択用ウイ
ンドー生成回路６９から供給される正極性のウインドー
信号６９ａの立上りを検出する。７６はＦ／Ｆで、立上
り検出回路７５の出力７５ａでリセットをかけ、ＡＮＤ
出力１８ａでセットをかける。７７はサクセスカウンタ
で、Ｆ／Ｆ７６から供給されるＱ出力７６ａをロード入
力として受け取り、正極性のウインドー信号６９ａをク
ロック入力として受け取る。

【００８８】７８はＡＮＤゲートで、サクセスカウンタ
７７のＲＣ出力７７ａとＡＮＤ出力１８ａのＡＮＤを出
力する。７９は立上り検出回路で、サクセスカウンタ７
７のＲＣ出力７７ａの立上りを検出する。８０はＦ／Ｆ
で、立上り検出出力７９ａでリセットをかけ、立上り検
出出力７３ａでセットをかける。

【００８９】８１はセレクタで、Ｆ／Ｆ８０のＱ出力で
２つのデータから１つのデータを選択する。８２はセレ
クタ８１の一方のデータ値を設定するデータＡ設定スイ
ッチ、８３はセレクタ８１の他方のデータ値を設定する
データＢ設定スイッチ、８４はセレクタで、８０のＱ出
力８０ａで２つのデータから１つのデータを選択する。
８５はセレクタ８４の一方のデータ値を設定するデータ
Ｃ設定スイッチ、８６はセレクタ８４の他方のデータ値
を設定するデータＤ設定スイッチである。

【００９０】次に、この実施例の周期チェック回路９の
動作について説明する。パルス幅チェック回路８から供
給された同期信号８ａは、ＡＮＤゲート１８に入力さ
れ、Ｆ／Ｆ７４のＱ出力７４ａが“Ｌ”のとき、ＯＲ出
力１７ａにはウインドー信号６９ａが現れる。このウイ
ンドー信号６９ａは、図１０（ｂ）に示すように、短期
間だけ“Ｈ”で長期間“Ｌ”の状態が正規の同期信号と
同周期で繰り返され、全く正常な状態であれば“Ｈ”の
期間の中心に同期信号８ａが現れるように設定された信
号である。

【００９１】したがって、ウインドー信号６９ａの
“Ｈ”期間にＡＮＤゲート１８に入力される同期信号８
ａはＡＮＤ出力１８ａとして現れる。ＡＮＤ出力１８ａ
は、分周回路１９とＦ／Ｆ７１，７４，７６に供給さ
れ、分周回路１９は、前述のように分周データ１９ａを
位相選択用ウインドー生成回路６９に供給する。

【００９２】位相選択用ウインドー生成回路６９は、分
周データ１９ａをもとに、ＡＮＤゲート１８に供給され
る正規の同期パルスが中心にくるような正極性のウイン
ドー信号６９ａと負極性のウインドー信号６９ｂを作成
し、正極性のウインドー信号６９ａをＯＲゲート１７と
立上り検出回路７５とサクセスカウンタ７７に供給し、
負極性のウインドー信号６９ｂを立上り検出回路７０と
エラーカウンタ７２に供給する。

【００９３】立上り検出回路７０は、負極性のウインド
ー信号６９ｂの立上りを検出してＦ／Ｆ７１に供給し、
Ｆ／Ｆ７１は、ＡＮＤ出力１８ａをリセットに、立上り
検出出力７０ａをセットに取り込んで、Ｑ出力７１ａを
エラーカウンタ７２のロード入力に供給する。

【００９４】エラーカウンタ７２は、Ｆ／Ｆ７１のＱ出
力７１ａでロードをかけて、セレクタ８１のデータ出力
をデータとして取り込み、負極性のウインドー信号６９
ｂをクロックとしてカウントするが、ＡＮＤゲート１８
において、位相選択を行っているとき（Ｑ信号７４ａが
“Ｌ”のとき）、ＡＮＤゲート１８を通過する信号１８
ａが存在する場合は、エラーカウンタ７２のロードがか
かり続けて、カウントされることはない。

【００９５】しかし、ＡＮＤゲート１８を通過する信号
１８ａが存在しない場合は、Ｆ／Ｆ７１のリセットがか
からないため、エラーカウンタ７２のロードがかから
ず、負極性のウインドー信号６９ｂの立上りでカウント
されてしまう。つまり、ＡＮＤゲート１８における位相
選択をパスする信号が存在しない回数をカウントしてい
ることになり、その回数がセレクタ８１に設定された値
だけ連続した場合、エラーカウンタ７２のＲＣ出力が
“Ｌ”から“Ｈ”になる。

【００９６】立上り検出回路７３は、エラーカウンタ７
２のＲＣ出力７２ａの立上りを検出してＦ／Ｆ７４に供
給する。Ｆ／Ｆ７４は、ＡＮＤ出力１８ａでリセットを
かけ、立上り検出出力７３ｂでセットをかけてＱ出力７
４ａをＯＲゲート１７に供給する。Ｆ／Ｆ７４にセット
がかかるのは、エラーカウンタ７２のＲＣ出力７２ａが
立上ったときだけで、言い換えると、ＡＮＤゲート１８
における位相選択で、ｍ回（ｍはセレクタ８１で設定さ
れた値）連続して通過信号１８ａが存在しなかったとき
である。

【００９７】Ｑ出力７４ａが“Ｈ”になると、ＯＲ出力
１７ａは常に“Ｈ”になるので、それまでチェックを行
っていた位相に関係なく、全ての位相の入力信号８ａが
ＡＮＤ出力１８ａに現れ、何か１つ信号１８ａが現れる
と、その信号でＦ／Ｆ７４のリセットがかかつてＱ出力
７４ａは“Ｌ”になり、新しい位相で再び位相チェック
が行われることになる。

【００９８】立上り検出回路７５は、正極性のウインド
ー信号６９ａの立上りを検出してＦ／Ｆ７６に供給す
る。Ｆ／Ｆ７６は、立上り検出出力７５ｂでリセットを
かけ、ＡＮＤ出力１８ａでセットをかけて、Ｑ出力７６
ａをサクセスカウンタ７７のロード入力に供給する。

【００９９】サクセスカウンタ７７は、Ｆ／Ｆ７６のＱ
出力７６ａでロードをかけて、セレクタ８４に設定され
た値をデータとして取り込み、正極性のウインドー信号
６９ａをクロックとしてカウントするが、ＡＮＤゲート
１８における位相選択をパスした信号１８ａが存在する
場合は、サクセスカウンタ７７のロードがかからず、セ
レクタ８４で設定された値以上連続して信号１８ａが存
在すればＲＣ出力７５ａは“Ｈ”になりっぱなしであ
る。しかし、１度でも信号１８ａが欠落するとロードが
かかつてＲＣ出力７５ａは“Ｌ”となり、再びｎ回（ｎ
はセレクタ８４で設定された値）連続して信号１８ａが
存在するまで“Ｈ”にはならない。

【０１００】立上り検出回路７９は、サクセスカウンタ
７７のＲＣ出力７７ａの立上りを検出し、Ｆ／Ｆ８０に
供給する。Ｆ／Ｆ８０は状態判別用のＦ／Ｆであり、立
上り検出回路７９の出力７９ａでリセットをかけ、立上
り検出回路７３の出力７３ａでセットをかけて、そのＱ
出力８０ａをセレクタ８１とセレクタ８４に供給する。
したがって、Ｆ／Ｆ８０の出力８０ａは、１度良状態と
なると、再び悪状態とならない限り“Ｌ”となり、逆に
１度悪状態となると、再び良状態とならない限り“Ｈ”
となる。

【０１０１】セレクタ８１は、Ｆ／Ｆ８０のＱ出力８０
ａを受け取り、その状態に応じて、データＡ設定スイッ
チ８２により設定されるデータ値Ａと、データ値Ｂ設定
スイッチ８３により設定されるデータ値Ｂ（ただし、Ａ
＜Ｂ）のうち、Ｑ出力８０ａが“Ｈ”ならＡを、“Ｌ”
ならＢを選択する。

【０１０２】セレクタ８４は、Ｆ／Ｆ８０のＱ出力８０
ａが“Ｈ”ならデータＤ設定スイッチ８６で設定された
データ値Ｄを、“Ｌ”ならデータＣ設定スイッチ８５で
設定されたデータ値Ｃ（ただし、Ｃ＜Ｄ）を選択する。
そして、セレクタ８１とセレクタ８４は、それぞれ、エ
ラーカウンタ７２とサクセスカウンタ７７に選択したデ
ータ値を供給する。

【０１０３】上記動作は、エラーカウンタ７２のＲＣ出
力７２ａが立上った場合、受信状態が不良であると判断
して少ないカウントでエラーカウンタ７２のＲＣ出力７
２ａが立上るように、また、サクセスカウンタ７７が多
いカウントで立上るようにし、逆に、サクセスカウンタ
７７のＲＣ出力７７ａが立上った場合、受信状態が比較
的良好であると判断して、サクセスカウンタ７７のＲＣ
出力７７ａが少ないカウントで立上るように、また、エ
ラーカウンタ７２が多いカウントで立上るように設定す
るものである。

【０１０４】ＡＮＤゲート７８は、サクセスカウンタ７
７のＲＣ出力７７ａとＡＮＤゲート１８を通過した信号
１８ａを受け取って、そのＡＮＤをとって出力する。サ
クセスカウンタ７７のＲＣ出力７７ａは、ＡＮＤ出力１
８ａがｎ回以上連続して存在するときだけ“Ｈ”となる
ので、結果として周期的なＡＮＤ出力１８ａだけがＡＮ
Ｄ出力９ａとして現れることになる。

【０１０５】図１０に、データＡ＞２，Ｂ＞Ａ，Ｃ＝
２，Ｄ＞２の場合の各信号のタイムチャートを示す。ま
た、図１１に、データＡ＝１，Ｂ＝３，Ｃ＜３，Ｄ＝３
の場合の各信号のタイムチャートを示す。

【０１０６】上記のように、適応的に判定基準を可変す
ることにより、１度良状態と判定されれば、かなり良い
状態にならない限り、周期チェックをパスしない為、誤
判定が少なく、かつ、フリーラン（出力分周回路の位相
が全く修正されない状態）状態も低減できる効果があ
る。

【０１０７】以上のように、この実施例によれば位相選
択と周期チェックの判定基準を、受信状態の良いときは
基準を緩めて、現在の（選択）位相に着目し続け、その
位相の信号を出力し易くし（連続存在数が少で出力）、
受信状態の悪いときは基準を締めて、現在の位相から新
たな位相に移り易くし、その新たな位相の信号は出力し
にくくした（連続存在数が多で出力）ので、状態に応じ
た信号が得られ、それぞれの状況において画像の安定性
を向上できる効果がある。

【０１０８】次に、請求項６および７の発明の一実施例
を説明する。図１２はこの実施例のブロツク回路図で、
図２１の従来例と同一構成部分には同一符号を付して説
明を省略する。図において、８４は平均位相修正回路
で、ＡＮＤゲート１８の出力１８ａの位相の平均を計算
して、その平均位相の出力パルス（以下、「平均化パル
ス」という）８４ａを出力する。

【０１０９】８５はＡＮＤゲートで、同期信号８ａとフ
ルオープン信号２１ａのＡＮＤ出力８５ａを出力する。
８６はＯＲゲートで、平均化パルス８４ａとＡＮＤ出力
８５ａのＯＲ出力８６ａを出力し、分周回路１９に供給
する。

【０１１０】図１３は平均位相修正回路８４のブロツク
回路図である。図において、８７はウインドー信号２０
ａの後縁を検出する後縁検出回路、８８はＦ／Ｆで、後
縁検出出力８７ａをリセット信号として供給され、ＡＮ
Ｄ出力１８ａをセット信号として供給される。８８ａは
Ｆ／Ｆ８８のＱ出力、８９はＱ出力８８ａをカウントイ
ネーブル（以下、「ＣＥ」という）入力とするカウン
タ、９０はデータ設定スイッチで、カウンタ８９の入力
データの値を設定する。

【０１１１】９１はＯＲゲートで、カウンタ８９のＲＣ
出力８９ａとＯＲゲート９９のＯＲ出力９９ａを入力と
し、カウンタ８９のロード入力に供給する。９２はカウ
ンタで、カウンタ８９のＲＣ出力８９ａがクロック入力
に供給される。９３はデータ設定スイッチで、カウンタ
９２の入力データの値を設定する。９４はカウンタで、
カウンタ９２のＱ出力９２ａがデータ入力に供給され
る。

【０１１２】９５は前縁検出回路で、カウンタ９４のＲ
Ｃ出力９４ａの前縁を検出する。９６はカウンタで、Ａ
ＮＤ出力１８ａをクロック入力に、フルオープン信号２
１ａをリセット入力に、平均化パルス８４ａをロード入
力にそれぞれ供給される。９７はデータ設定スイッチ
で、カウンタ９６のデータ入力にデータを供給する。

【０１１３】９８は前縁検出回路で、カウンタ９６のＲ
Ｃ出力９６ａの前縁を検出し、その出力９８ａは、カウ
ンタ９４のロード入力に供給される。ＯＲゲート９９に
は、平均化パルス８４ａとフルオープン信号２１ａが入
力され、そのＯＲ出力９９ａは、カウンタ９２のロード
に入力と、ＯＲゲート９１の一方の入力に供給され、基
準クロック１１ａは、カウンタ８９および９４のクロッ
ク入力端子に供給される。

【０１１４】次に、図２１の従来例と異なる部分の動作
について説明する。図１２において、平均位相修正回路
８４は、ｎ個のＡＮＤ出力１８ａの平均位相の平均化パ
ルス８４ａをＯＲゲート８６に供給する。ＯＲゲート８
６は、平均化パルス８４ａとＡＮＤゲート８５の出力信
号８５ａのＯＲ出力８６ａを出力し、分周回路１９に供
給する。

【０１１５】分周回路１９は、ＯＲ出力８６ａによって
分周をリセットして一定数の分周を繰り返し、その分周
データ１９ａを出力回路１０と位相選択用ウインドー生
成回路２０に供給する。位相選択用ウインドー生成回路
２０は、ウインドー信号２０ａをフルオープン制御回路
２１とＯＲゲート１７と平均位相修正回路８４に供給す
る。フルオープン制御回路２１は、フルオープン信号２
１ａをＯＲゲート１７と平均位相修正回路８４とＡＮＤ
ゲート８５に供給する。

【０１１６】ＡＮＤゲート８５は、ＡＮＤ出力８ａとフ
ルオープン信号２１ａのＡＮＤ出力８５ａをＯＲゲート
８６に供給する。これは、フルオープン信号２１ａが
“Ｈ”になったとき、最初にＡＮＤ出力１８ａに現れる
パルスと同じ位相の信号を分周回路１９に供給するた
め、新たな位相の近辺で平均演算をする必要があり、こ
のためウインドー信号２１ａの位相を修正する必要があ
るからである。

【０１１７】次に、平均位相修正回路２２の動作につい
て説明する。図１３において、ＡＮＤ出力１８ａが図１
４（ｂ）に示すような信号であった場合、ウインドー信
号２０ａは図１４（ｃ）のようになり、平均演算をして
いる間のウインドー信号２０ａの位相は変わらない。こ
のウインドー信号２０ａの後縁信号８７ａは図１４
（ｄ）のようになる。Ｆ／Ｆ８８は、ＡＮＤ出力１８ａ
をセット入力、ウインドー後縁信号８７ａをリセット入
力として、図１４（ｅ）のようなＱ出力８８ａをカウン
タ８９に供給する。

【０１１８】カウンタ８９は、平均するライン数ｎだけ
分周するｎ分周カウンタで、ｎの値をデータ設定スイッ
チ９０で設定し、ＯＲ出力９９ａとカウンタ８９のＲＣ
出力８９ａのＯＲ出力９１ａでロードをかけ、Ｑ出力８
８ａが“Ｈ”の期間、つまり、図１４（ｅ）に示すよう
に、Ｑ出力８８ａが“Ｈ”の期間を基準クロック１１ａ
でカウントし、ＲＣ出力８９ａをカウンタ９２に供給す
る。このように、ＯＲゲート９１は、フルオープンにな
ったときに、カウンタ８９の演算をやり直させる作用を
する。

【０１１９】カウンタ９２は、平均化するためにカウン
タ８９でｎ分周したパルスを加算するためのカウンタ
で、ＯＲゲート９９のＯＲ出力９９ａでロードをかけて
データ設定スイッチ９３で適当な値を設定し、カウンタ
８９のＲＣ出力８９ａをクロックとしてカウントし、そ
のＱ出力９２ａをカウンタ９４に供給する。カウンタ９
６は、平均するライン数ｎを決めるカウンタで、平均化
パルス８４ａでロードをかけて、データ設定スイッチ９
７で設定した値ｎだけＡＮＤ出力１８ａをクロックとし
てカウントする。

【０１２０】これにより、ＡＮＤ出力１８ａの欠落時
は、ライン数のカウントは停止する。このＲＣ出力９６
ａは、前縁検出回路９８に供給される。また、フルオー
プン信号２１ａが“Ｈ”になった場合は、新たに演算し
直す必要があるので、フルオープン信号２１ａでリセッ
トをかけて、平均ライン数のカウントを最初からカウン
トし直す。図１４（ｆ）にｎが７の場合のＲＣ出力９６
ａを示す。

【０１２１】前縁検出回路９８は、カウンタ９６から供
給されるＲＣ出力９６ａの前縁を検出して、図１４
（ｇ）に示すような検出信号９８ａをカウンタ９４のロ
ードに供給する。カウンタ９４は、出力位相を決めるカ
ウンタ９２のＱ出力９２ａの値から基準クロック１１ａ
でカウントし、図１４（ｈ）に示すようなＲＣ出力９４
ａを前縁検出回路９５に供給する。

【０１２２】前縁検出回路９５は、ＲＣ出力９４ａの前
縁を検出して、その検出信号８４ａを平均化パルスとし
てＯＲゲート９９およびカウンタ９６に供給する。この
ようにして、７個のＡＮＤ出力１８ａの位相を平均した
位相の平均化パルス８４ａは、図１４（ｉ）に示すよう
になる。なお、ＯＲゲート９９は、フルオープンになっ
たときカウンタ９２の演算をやり直すためのものであ
る。

【０１２３】図１５は、ウインドー信号２０ａとｎライ
ン期間中にウインドー信号内へ入着した同期パルス８ａ
と平均化パルス（位相修正パルス）８４ａの位相関係
を、横軸を時間軸ｔとして示したタイミングチヤート
で、同期パルス８ａからウインドー信号２０ａの後縁ま
での幅をα_iとして、ｉ＝１〜ｎのα_i、つまり数１を
求め、ｎで割って数２を求めて、ｎ＋１番目のウインド
ー信号２０ａの前縁から数３の位相で位相修正パルスを
出力する。

【０１２４】

【数１】

【０１２５】

【数２】

【０１２６】

【数３】

【０１２７】図の場合、５つの同期パルス８ａの位相の
平均を求めると、位相５の所で位相修正パルス８４ａを
出力することになる様子を示している。このように、同
期パルスから８ａから、ウインドー信号２０ａの後縁ま
でをカウントするようにすれば、同期パルス８ａの欠落
にも対処でき、また、先にｎ分周してから加算すること
により、回路規模を低減することができる。

【０１２８】このように、この実施例によれば、位相修
正パルスを数ラインの平均から求めるようにしたので、
ジッタなどの影響を吸収でき、信頼性の高い位相チェッ
クが行えるため、信頼性の良い強化同期信号が得られる
ので、悪受信状態においても画像の安定性が向上する。

【０１２９】次に、請求項８の一実施例を説明する。図
１６は、この実施例のブロツク回路図で、平均位相修正
回路８４の他の実施例を示す図であり、図１３と同一部
分には同一符号を付して説明を省略する。図において、
１００はコンパレータで、カウンタ８９から供給される
Ｑ出力８９ｂと設定されたデータ値とを比較し、その両
方が等しいときクロック信号１００ａをカウンタ９２に
供給する。１６１はデータ設定スイッチで、コンパレー
タ１００の比較用のデータ値を設定する。

【０１３０】次に、図１３の実施例と異なる部分の動作
について説明する。カウンタ８９のＱ出力は、コンパレ
ータ１００のＡ入力に供給される。データ設定スイッチ
１０１は、コンパレータ１００のＢ入力に比較の基準と
なるデータを供給する。コンパレータ１００は、Ａ入力
とＢ入力に供給される２つの信号を比較して、等しくな
ったときに信号１００ａをカウンタ９２に供給する。

【０１３１】データ設定スイッチ１０１の設定値は、カ
ウンタ８９がカウントを始める値からＲＣ出力８９ａが
立上るまでの中間の値に設定する。カウンタ９２は、コ
ンパレータ１００の信号１００ａでカウントするので、
カウンタ８９のＲＣ出力８９ａでカウントするより、半
周期ほど早くカウントすることになる。

【０１３２】例えば、図１７において、α₁からα₅ま
での期間で、３の数字が振ってある位相で信号１００ａ
が立上り、カウンタ９２がカウントを行うことになる。
したがって、３の数字の個数が数２の期間になる。すな
わち、図１７の場合の平均値は６である。

【０１３３】この実施例によれば、平均演算において生
じる余りの期間を四捨五入的な処理を施すようにしたの
で、必然的誤差を最小限に抑えることができ、より信頼
性の高い強化同期信号が得られるので、悪受信状況下で
も安定した画像が得られる。

【０１３４】

【発明の効果】以上のように、請求項１の発明によれ
ば、パルス幅チェックを通過する信号の間隔によって判
定基準を切り換えるように構成したので、受信状況に応
じたチェックができるため、受信状況のいかんにかかわ
らず、常に画像表示の安定性を向上できる効果がある。

【０１３５】請求項２の発明によれば、同期信号の位相
選択の他に周期チェックも行うようにしたので、周期性
のある信頼性の高い強化同期信号を得ることができ、画
像表示の安定性を向上できる効果がある。

【０１３６】請求項３の発明によれば、位相チェックに
おけるチェック通過信号の個数をモニタして、現在のチ
ェック信号の信号幅が適当であるかどうかを判断し、そ
の判断結果にもとづいてウインドー信号の幅を変えて適
切な位相選択を行うようにしたので、画像表示の安定性
を向上できる効果がある。

【０１３７】請求項４および５の発明によれば、位相選
択と周期チェックの判定基準を、受信状態の良いときは
基準を緩めて入力同期信号を出力し易くし、受信状態の
悪いときは基準を締めて入力信号が出力されにくくする
ようにしたので、受信状態に適した強化同期信号を得ら
れるので、受信状況が変化しても、常に画像表示の安定
性を向上できる効果がある。

【０１３８】請求項６および７の発明によれば、位相修
正パルスを数ラインの平均から求めるようにしたので、
ジッタなどの影響を吸収でき、信頼性の高い位相選択が
行えるため、強化同期信号の信頼性が向上するので、悪
い受信状況においても画像表示の安定性を向上できる効
果がある。

【０１３９】請求項８の発明によれば、平均演算におい
て生じる余りの期間を四捨五入的に処理をすることによ
って、必然的誤差を最小限に抑えるようにしたので、更
に信頼性の高い強化同期信号を得ることができ、悪い受
信状況下でも更に安定した画像表示が得られる効果があ
る。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例に係るパルス幅チェ
ック回路のブロツク回路図である。

【図２】請求項２の発明の一実施例に係る位相選択回路
および周期チェック回路のブロツク回路図である。

【図３】図２の実施例中の分周回路と出力回路のブロツ
ク回路図である。

【図４】図２の実施例のタイミングチャートである。

【図５】請求項３の発明の一実施例に係る位相選択回路
および周期チェック回路のブロツク回路図である。

【図６】図５の実施例中のウインドー制御回路のブロツ
ク回路図である。

【図７】図５の実施例中の可変位相選択用ウインドー生
成回路のブロツク回路図である。

【図８】図５の実施例中のウインドー制御回路の他の構
成例のブロツク回路図である。

【図９】請求項４および５の発明の一実施例に係る位相
選択回路および周期チェック回路のブロツク回路図であ
る。

【図１０】図９の実施例のタイミングチャートである。

【図１１】図９の実施例のタイミングチャートである。

【図１２】請求項６および７の発明の一実施例のブロツ
ク回路図である。

【図１３】図１２の実施例中の平均位相修正回路のブロ
ツク回路図である。

【図１４】図１３の実施例のタイミングチャートであ
る。

【図１５】図１３の実施例の動作を説明するための図で
ある。

【図１６】請求項８の発明の一実施例に係る平均位相修
正回路のブロツク回路図である。

【図１７】図１６の実施例の動作を説明するための図で
ある。

【図１８】この発明が用いられるＴＶ受信機のブロツク
回路図である。

【図１９】従来の同期安定化回路の基本的な構成を示す
ブロツク回路図である。

【図２０】従来のパルス幅チェック回路のブロツク回路
図である。

【図２１】図２０のパルス幅チェック回路のタイミング
チャートである。

【図２２】従来の位相選択回路のブロツク回路図であ
る。

【図２３】図２２中の位相選択回路の分周回路，位相選
択用ウインドー生成回路および出力回路のブロツク回路
図である。

【図２４】図２２のタイミングチャートである。

【符号の説明】

８パルス幅チェック回路９位相選択回路１０出力回路１１水晶発振器１２，１５，９５，９８前縁検出回路１３，２２，３４，３８，４６，５２，５３，６８，７
２，７７，８９，９４，９６カウンタ１６，１８，４３，７８，８５，８６ＡＮＤゲート１７，２４，４５，８６，９１，９９ＯＲゲート１９，４４分周回路２０，６９位相選択用ウインドー生成回路２１，４２フルオープン制御回路２７，３０，４１，５７，６０，７１，７４，７６，８
０，８８ＲＳフリップフロップ２８，２９，５４，５８，５９，１００コンパレータ３１，６１，６４，８１，８４セレクタ３２，３３，３５，３９，４７，６２，６３，６５，６
６，６８，８２，８３，８５，８６，９０，９７デー
タ設定スイッチ３６，４０，５０，７０，７３，７５，７９立上り検
出回路３７，３９，５１立下り検出回路４８ウインドー制御回路４９可変位相選択用ウインドー生成回路５５，５６フリップフロップ１１０周期チェック回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】図２０は、パルス幅チェック回路８のブロ
ツク回路図である。図において、１２は前縁検出回路
で、同期信号の前縁を検出回する。１３はカウンタで、
前縁検出回路１２から供給される前縁検出信号１２ａで
ロードをかけて基準クロック１１ａでカウントする。１
４はデータ設定スイッチで、カウンタ１３が前縁検出回
路１２から供給される信号１２ａでロードをかけるとき
に引き込むデータ値を設定する。１５は第２の前縁検出
回路で、カウンタ１３のリップルキャリ（ＲＣ）出力１
３ａの前縁を検出する。１６はＡＮＤゲートで、前縁検
出回路１５の出力１５ａと、同期信号４ａのＡＮＤ信号
８ａを出力する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】２０は位相選択用ウインドー生成回路で、
分周データ１９ａをもとに、同期信号８ａの位相をチェ
ックするためのウインドー信号２０ａを生成する。２１
はフルオープン制御回路で、ＡＮＤ信号１８ａをモニタ
しながら、ＡＮＤゲート１８を制御する。１０は出力回
路で、分周回路１９からの信号１９ｂにより適当なタイ
ミングで強化同期信号５ａを出力する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正内容】

【００５６】次に、図２２に示した従来例と異なる部分
の動作について説明する。図２において、分周回路１９
からのデータ１９ａを受け取った位相選択用ウインドー
生成回路２０は、適当なタイミングでウインドー信号２
０ａを作り、ＯＲゲート１７とフルオープン制御回路４
２に供給する。フルオープン制御回路４２は、ウインド
ー信号２０ａでＡＮＤ出力１８ａをモニタしながら、Ｏ
Ｒゲート１７をフルオープン信号４２ａで、また、ＡＮ
Ｄゲート４３を信号４２ｂで制御する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００６０

【補正方法】変更

【補正内容】

【００６０】通常は、この信号４２ｂは“Ｌ”であり、
ＡＮＤ出力１８ａはＡＮＤ出力４３ａとして現れない
が、ウインドー信号２０ａの“Ｈ”の期間にｍ回連続し
てＡＮＤ出力１８ａがあったときは信号４２ｂは“Ｈ”
になり、ＡＮＤ出力４３ａにＡＮＤ出力１８ａが現れ
る。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００６１

【補正方法】変更

【補正内容】

【００６１】もし、１回でもＡＮＤ出力１８ａが欠落す
れば、４２ｂは“Ｌ”となり、ウインドー信号２０ａの
“Ｈ”の期間に再びｍ回連続してＡＮＤ出力１８ａが続
かない限り“Ｌ”の状態を続ける。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００７０

【補正方法】変更

【補正内容】

【００７０】５４はカウンタ５２のＱ出力５２ａとカウ
ンタ５３のＱ出力５３ａの値を比較するコンパレータ、
５５は立下り検出回路５１の出力５１ａをクロックとし
て受け取り、コンパレータ５４のＡ＞Ｂ出力５４ａをデ
ータとして受け取るＦ／Ｆ、５６は出力５１ａをクロッ
クとして受け取り、コンパレータ５４のＡ＜Ｂ出力５４
ｂをデータとして受け取るＦ／Ｆ、５７はＦ／Ｆ５５の
Ｑ出力５５ａでセットをかけ、Ｆ／Ｆ５６のＱ出力５６
ａでリセットをかけてウインドー制御信号４８ａを出力
するＦ／Ｆである。なお、出力５１ａはカウンタ５２，
５３のリセット端子にそれぞれ供給されている。

Claims

【特許請求の範囲】

【請求項１】テレビジョン信号から分離された同期信
号のパルス幅が所定幅より狭いか否かをチェックして所
定幅より広い信号だけを通すパルス幅チェック回路と、
このパルス幅チェック回路の出力信号のうち正規の同期
パルスを含む所定の位相範囲内にある信号だけを選択す
る位相選択回路と、この位相選択回路の出力信号にもと
づき基準クロックを分周して強化同期信号を作成する出
力回路とを備えた同期安定化回路において、上記パルス
幅チェック回路に、当該パルス幅チェック回路を通過す
る信号の間隔を検出する手段と、当該パルス幅チェック
回路を通過した信号が存在する期間があらかじめ設定し
た期間より長いか短いかを検出する手段と、上記通過信
号の間隔が長いとき、または上記通過信号が存在する期
間が短いときは上記通過させる同期信号の幅をチェック
する所定幅を狭くするように切り換える手段とを備えた
ことを特徴とする同期安定化回路。
【請求項２】テレビジョン信号から分離された同期信
号のパルス幅が所定幅より狭いか否かをチェックして所
定幅より広い信号だけを通すパルス幅チェック回路と、
このパルス幅チェック回路の出力信号のうち正規の同期
パルスを含む所定の位相範囲内にある信号だけを選択す
る位相選択回路と、この位相選択回路の出力信号にもと
づき基準クロックを分周して強化同期信号を作成する出
力回路とを備えた同期安定化回路において、上記位相選
択回路にもうけられているあらかじめ定めた数だけ連続
して通過する信号だけを選択する手段と、この選択され
た信号にもとづいて上記基準クロックを分周し正規の周
期の信号を作成して上記出力回路に出力する周期チェッ
ク回路とを備えたことを特徴とする同期安定化回路。
【請求項３】請求項２において、あらかじめ定めた数
だけ連続して通過する信号だけを選択する手段が、所定
の期間内に通過する信号の数を検出する手段と、この検
出した信号の数が上記所定の期間内にあるべき正規の同
期信号の数より少ないときは上記通過させるウインドー
信号の幅を広げ、逆に多いときは上記ウインドー信号の
幅を狭くするように切り換える手段とを備えたことを特
徴とする同期安定化回路。
【請求項４】請求項２において、位相選択回路におけ
る選択状態および周期チェック回路におけるチェック状
態を検知する手段と、この検知結果にもとづいて上記位
相選択回路および周期チェック回路の判断基準を適応的
に切り換える手段とを備えたことを特徴とする同期安定
化回路。
【請求項５】請求項４において、判断条件を適応的に
切り換える手段が、所定回数連続して正規の同期信号と
同じ周期の同期パルスが検出されなかったときに有意と
なるエラー信号と、上記回数よりは少ない所定回数連続
して正規の同期信号と同じ周期の同期パルスが検出され
たときに有意となるサクセス信号でセットおよびリセッ
トされるＲＳフリップフロップ回路とを備え、このＲＳ
フリップフロップ回路の出力で上記判断基準を切り換え
るように構成されていることを特徴とする同期安定化回
路。
【請求項６】請求項２において、位相選択回路を通過
した同期パルスの所定のライン数について平均位相を算
出する手段と、この算出された位相平均化パルスを発生
する手段とを備え、この平均化パルスにもとづいて基準
パルスを分周して正規の周期の信号を作成し、出力回路
および位相選択用ウインドー生成回路にタイミング信号
として入力するようにしたことを特徴とする同期安定化
回路。
【請求項７】請求項６において、平均位相の算出手段
が、位相選択回路を通過した同期パルスからウインドー
信号の後縁までの期間の基準パルスをカウントするとと
もに、平均をとるライン数で分周し、当該平均をとる各
ラインの分周値を加算して平均位相を求めるように構成
されてなることを特徴とする同期安定化回路。
【請求項８】請求項６において、平均位相の算出手段
が四捨五入処理を行うように構成されてなることを特徴
とする同期安定化回路。