JPH09181937A - ビデオ同期信号の線数を自動的に認識するための回路装置 - Google Patents
ビデオ同期信号の線数を自動的に認識するための回路装置Info
- Publication number
- JPH09181937A JPH09181937A JP8320209A JP32020996A JPH09181937A JP H09181937 A JPH09181937 A JP H09181937A JP 8320209 A JP8320209 A JP 8320209A JP 32020996 A JP32020996 A JP 32020996A JP H09181937 A JPH09181937 A JP H09181937A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- pulse
- circuit
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【解決手段】 ５２５本又は６２５本の線規格に従って
ビデオ同期信号の線数を自動的に認識して、適切な線数
の一つに相応する制御信号を自動的に発生するための回
路装置であって、この線数を認識するために、水平周波
数パルスでクロック同期される線カウンタは、フレーム
周波数同期パルス信号をリセット信号として受信し、デ
コーディング段が、線カウンタの出力側に接続されてい
て、これまで使用されていた線規格を切り換えるための
信号及び相応の線規格を特徴付ける信号を供給し、後続
の信号評価回路で、これら２つの信号が検査されて、現
在の線規格に相応する制御信号か、又は、新たな線規格
が出力側に供給される。 【効果】 同期パルス発生器に接続されたテレビ装置の
妨害の影響を殆ど（相当高い程度）受けない。
ビデオ同期信号の線数を自動的に認識して、適切な線数
の一つに相応する制御信号を自動的に発生するための回
路装置であって、この線数を認識するために、水平周波
数パルスでクロック同期される線カウンタは、フレーム
周波数同期パルス信号をリセット信号として受信し、デ
コーディング段が、線カウンタの出力側に接続されてい
て、これまで使用されていた線規格を切り換えるための
信号及び相応の線規格を特徴付ける信号を供給し、後続
の信号評価回路で、これら２つの信号が検査されて、現
在の線規格に相応する制御信号か、又は、新たな線規格
が出力側に供給される。 【効果】 同期パルス発生器に接続されたテレビ装置の
妨害の影響を殆ど（相当高い程度）受けない。
Description
【０００１】
【発明の属する技術分野】本発明は、５２５本又は６２
５本の線規格に応じてビデオ同期信号の線数を自動的に
認識して、適切な線数の一つに相応する制御信号を自動
的に発生するための回路装置であって、水平周波数の同
期パルス信号は、主同期パルス発生器から、ＰＬＬ（フ
エーズロックループ）を介して導出され、該ＰＬＬのフ
ィードバック内には、プログラム可能な分周器が設けら
れている、ビデオ同期信号の線規格（線数）を自動的に
認識するための回路装置に関する。
５本の線規格に応じてビデオ同期信号の線数を自動的に
認識して、適切な線数の一つに相応する制御信号を自動
的に発生するための回路装置であって、水平周波数の同
期パルス信号は、主同期パルス発生器から、ＰＬＬ（フ
エーズロックループ）を介して導出され、該ＰＬＬのフ
ィードバック内には、プログラム可能な分周器が設けら
れている、ビデオ同期信号の線規格（線数）を自動的に
認識するための回路装置に関する。
【０００２】現在、通常用いられているカラーテレビ装
置では、主として２つの異なった線規格が世界的に使用
されている。即ち、５２５本の走査線（３０（又は２
９．９７）Ｈｚのフレーム周波数）及び６２５本の走査
線（２５Ｈｚのフレーム周波数）である。ポスト−プロ
ダクションテレビスタジオは、一般にテレシネスキャナ
ー、ビデオレコーダ、色補正装置、ビデオミキサー、等
のようなテレビ装置を、異なったカラーテレビ規格、即
ち、５２５本及び６２５本で使用している。走査線数を
切り換えた場合に、テレビスタジオの主同期パルス発生
器に接続された全てのテレビ装置を個別に切り換えなけ
ればならないという状態になるのを阻止するためには、
同期パルスが発生された場合に、主同期パルス発生器で
同期された全てのテレビ装置を同時に且つ自動的に新た
な走査線数に適合させるように、走査線数（線数）だけ
を切り換えるのが望ましい。画像ドロップアウトを回避
するためには、かなり高い程度、妨害の影響を受けない
ようにする必要がある。
置では、主として２つの異なった線規格が世界的に使用
されている。即ち、５２５本の走査線（３０（又は２
９．９７）Ｈｚのフレーム周波数）及び６２５本の走査
線（２５Ｈｚのフレーム周波数）である。ポスト−プロ
ダクションテレビスタジオは、一般にテレシネスキャナ
ー、ビデオレコーダ、色補正装置、ビデオミキサー、等
のようなテレビ装置を、異なったカラーテレビ規格、即
ち、５２５本及び６２５本で使用している。走査線数を
切り換えた場合に、テレビスタジオの主同期パルス発生
器に接続された全てのテレビ装置を個別に切り換えなけ
ればならないという状態になるのを阻止するためには、
同期パルスが発生された場合に、主同期パルス発生器で
同期された全てのテレビ装置を同時に且つ自動的に新た
な走査線数に適合させるように、走査線数（線数）だけ
を切り換えるのが望ましい。画像ドロップアウトを回避
するためには、かなり高い程度、妨害の影響を受けない
ようにする必要がある。
【０００３】異なった線規格（５２５本／６２５本の走
査線）を自動的に認識するための回路は、米国特許第４
４０２０１１号から公知であるが、この回路は、特に国
内使用用のテレビ受像機用のものである。この場合、固
定設定された単一水平周波数発振器しか、線カウンタ用
同期発生器として設けられていない。
査線）を自動的に認識するための回路は、米国特許第４
４０２０１１号から公知であるが、この回路は、特に国
内使用用のテレビ受像機用のものである。この場合、固
定設定された単一水平周波数発振器しか、線カウンタ用
同期発生器として設けられていない。
【０００４】
【発明が解決しようとする課題】それに対して、本発明
の課題は、冒頭に記載した形式の装置を、殊にテレビス
タジオ内のテレビ装置用に適していて、周波数トラッキ
ングされたクロック同期パルスから導出された水平周波
数によって、定格値から所定量だけ偏移することができ
るようにすることにある。
の課題は、冒頭に記載した形式の装置を、殊にテレビス
タジオ内のテレビ装置用に適していて、周波数トラッキ
ングされたクロック同期パルスから導出された水平周波
数によって、定格値から所定量だけ偏移することができ
るようにすることにある。
【０００５】
【課題を解決するための手段】この課題は、本発明によ
ると、線カウンタと、デコーディング段と、信号評価回
路とが設けられており、線カウンタは、ＰＬＬから導出
された水平周波数同期パルス信号でクロック同期され
て、線カウンタによって、フレーム周波数同期パルス信
号がリセット信号として受信され、デコーディング段は
線カウンタの出力側に接続されていて、デコーディング
段によって、現在の線規格を維持するのか、又は切り換
えるのかを示す信号と、切り換えが実現された後の新た
な線規格を示す信号とが供給され、信号評価回路は、前
記デコーディング段の出力側に接続されていて、信号評
価回路によって、これまで使用されていた線規格に相応
する制御信号、又は、切り換えられたことが認識された
後の新たな線規格に相応する制御信号が供給されるるよ
うにして解決される。
ると、線カウンタと、デコーディング段と、信号評価回
路とが設けられており、線カウンタは、ＰＬＬから導出
された水平周波数同期パルス信号でクロック同期され
て、線カウンタによって、フレーム周波数同期パルス信
号がリセット信号として受信され、デコーディング段は
線カウンタの出力側に接続されていて、デコーディング
段によって、現在の線規格を維持するのか、又は切り換
えるのかを示す信号と、切り換えが実現された後の新た
な線規格を示す信号とが供給され、信号評価回路は、前
記デコーディング段の出力側に接続されていて、信号評
価回路によって、これまで使用されていた線規格に相応
する制御信号、又は、切り換えられたことが認識された
後の新たな線規格に相応する制御信号が供給されるるよ
うにして解決される。
【０００６】
【発明の実施の形態】従属請求項に記載された手段によ
って、請求項１に記載された回路装置を有利に実施及び
改善することができる。特に有利には、切り換えの認識
後、広範な妥当性テストの後迄、新たな線規格に相応す
る制御信号が信号評価回路によって供給されない。
って、請求項１に記載された回路装置を有利に実施及び
改善することができる。特に有利には、切り換えの認識
後、広範な妥当性テストの後迄、新たな線規格に相応す
る制御信号が信号評価回路によって供給されない。
【０００７】
【実施例】図１には、テレビプロダクションスタジオ内
に一般に設けられている複数のテレビ装置のブロック図
が示されており、例えば、テレシネスキャナー１，色補
正装置２，ビデオ信号ミキサー３，ビデオレコーダ４等
のようなテレビ装置であり、これら全ての各装置は、主
同期パルス発生器５によってテレビ同期信号が供給され
ている。この発生器５は、異なったカラーテレビ装置の
場合に、５２５本の走査線と６２５本の走査線の２つの
線規格の間をスイッチ６を用いて切り換えることができ
る。これまで、発生器５に接続されたどんな操作的なテ
レビ装置でも、選択された線規格に別個に切り換える必
要があった。今では、この切り換えは、これら各装置１
〜４のそれぞれに設けられた、本発明の回路装置を用い
て、完全に自動的に行うことができる。同期信号がドロ
ップアウトした場合には、別の線規格スイッチ７が、テ
レシネスキャナー１での安全のために設けられている。
に一般に設けられている複数のテレビ装置のブロック図
が示されており、例えば、テレシネスキャナー１，色補
正装置２，ビデオ信号ミキサー３，ビデオレコーダ４等
のようなテレビ装置であり、これら全ての各装置は、主
同期パルス発生器５によってテレビ同期信号が供給され
ている。この発生器５は、異なったカラーテレビ装置の
場合に、５２５本の走査線と６２５本の走査線の２つの
線規格の間をスイッチ６を用いて切り換えることができ
る。これまで、発生器５に接続されたどんな操作的なテ
レビ装置でも、選択された線規格に別個に切り換える必
要があった。今では、この切り換えは、これら各装置１
〜４のそれぞれに設けられた、本発明の回路装置を用い
て、完全に自動的に行うことができる。同期信号がドロ
ップアウトした場合には、別の線規格スイッチ７が、テ
レシネスキャナー１での安全のために設けられている。
【０００８】図２には、本発明の走査線数認識用回路装
置１０のブロック図が示されており、この回路装置は、
主同期パルス発生器５に接続されている。この回路装置
は、同期パルス信号分離用回路１１を有しており、この
回路１１の出力側からは、水平周波数同期パルス信号Ｈ
及びフレーム周波数同期パルス信号２Ｖを供給すること
ができる。水平周波数同期パルス信号Ｈは、フィードバ
ック内にプログラム可能分周器１３としてパイクセルカ
ウンタを有するフェーズロックループ１２に供給され
る。フェーズロックループ（ＰＬＬ）１２は、水平周波
数パルス信号ｆＨをクロック信号として線カウンタ１４
に供給し、その結果、各線が所定カウントに関係付けら
れる。更に、線カウンタ１４は、このカウンタを所定の
初期値にリセットするために２Ｖパルスを受け取る。こ
の初期値は、関連のテレビ規格（５２５本の走査線又は
６２５本の走査線）に依存し、リセット以前は、全ての
規格に等しいカウントであるように選定されている。ア
ップカウンタが使用された場合、全てのビットが１に等
しいということであり、ダウンカウンタが使用された場
合、全てのビットが０に等しいということである。この
最終状態が達成されると、カウンタ自体がリセット信号
（通常のようにＴＣ（ターミナルカウント）と称され
る）を発生する。それから、線カウンタ１４のｎビット
幅出力信号（ここではｎ＝１０）が、デコーディング段
１５に供給される。
置１０のブロック図が示されており、この回路装置は、
主同期パルス発生器５に接続されている。この回路装置
は、同期パルス信号分離用回路１１を有しており、この
回路１１の出力側からは、水平周波数同期パルス信号Ｈ
及びフレーム周波数同期パルス信号２Ｖを供給すること
ができる。水平周波数同期パルス信号Ｈは、フィードバ
ック内にプログラム可能分周器１３としてパイクセルカ
ウンタを有するフェーズロックループ１２に供給され
る。フェーズロックループ（ＰＬＬ）１２は、水平周波
数パルス信号ｆＨをクロック信号として線カウンタ１４
に供給し、その結果、各線が所定カウントに関係付けら
れる。更に、線カウンタ１４は、このカウンタを所定の
初期値にリセットするために２Ｖパルスを受け取る。こ
の初期値は、関連のテレビ規格（５２５本の走査線又は
６２５本の走査線）に依存し、リセット以前は、全ての
規格に等しいカウントであるように選定されている。ア
ップカウンタが使用された場合、全てのビットが１に等
しいということであり、ダウンカウンタが使用された場
合、全てのビットが０に等しいということである。この
最終状態が達成されると、カウンタ自体がリセット信号
（通常のようにＴＣ（ターミナルカウント）と称され
る）を発生する。それから、線カウンタ１４のｎビット
幅出力信号（ここではｎ＝１０）が、デコーディング段
１５に供給される。
【０００９】上述のように、線カウンタ１４に供給され
る水平周波数クロック信号ｆＨは、フェーズロックルー
プ１２内に設けられていて外部Ｈ信号に結合された発振
器ＶＣＯから得られるので、フェーズロックループ１２
は、基準信号として使われるＨ信号が切り換わる際に依
然として非同期状態であって、その結果、クロック信号
ｆＨは、実際の水平周波数に関して周波数偏差を有して
いることもある。従って、デコーディング段１５は、理
論値からの若干の偏差を許容すべきであり、即ち、凡そ
ゼロのサンプル値は、線規格の切り換えをトリガすべき
ではないのである。
る水平周波数クロック信号ｆＨは、フェーズロックルー
プ１２内に設けられていて外部Ｈ信号に結合された発振
器ＶＣＯから得られるので、フェーズロックループ１２
は、基準信号として使われるＨ信号が切り換わる際に依
然として非同期状態であって、その結果、クロック信号
ｆＨは、実際の水平周波数に関して周波数偏差を有して
いることもある。従って、デコーディング段１５は、理
論値からの若干の偏差を許容すべきであり、即ち、凡そ
ゼロのサンプル値は、線規格の切り換えをトリガすべき
ではないのである。
【００１０】後述のように、ダウンカウンタを用いるた
めには、本発明の回路装置の内部モードが、供給された
同期信号の規格に相応する場合、次のリセットパルス以
前のカウントはゼロである。内部モードは、６２５本の
走査線にも拘わらず、供給された同期信号は、５２５本
の走査線である場合には、次のリセットパルス時点で、
カウントは、ほぼ１００である。逆の場合、つまり、内
部モードは、５２５本の走査線であるが、供給された信
号は、６２５本の走査線である場合、線カウンタ１４
は、次のリセットパルス以前に既に位置０に達してしま
い、従って、内部的には、ＴＣで再ロードそれる。従っ
て、次の外部ロードパルス時点でのカウントは、ほぼ４
２５である。
めには、本発明の回路装置の内部モードが、供給された
同期信号の規格に相応する場合、次のリセットパルス以
前のカウントはゼロである。内部モードは、６２５本の
走査線にも拘わらず、供給された同期信号は、５２５本
の走査線である場合には、次のリセットパルス時点で、
カウントは、ほぼ１００である。逆の場合、つまり、内
部モードは、５２５本の走査線であるが、供給された信
号は、６２５本の走査線である場合、線カウンタ１４
は、次のリセットパルス以前に既に位置０に達してしま
い、従って、内部的には、ＴＣで再ロードそれる。従っ
て、次の外部ロードパルス時点でのカウントは、ほぼ４
２５である。
【００１１】線規格の切り換えを行うべきであるかどう
かを決定するために、デコーディング段１５に供給され
たカウントは、リセット以前に検査され、そのために、
容易に評価することができる次のような指示器が使用さ
れる。
かを決定するために、デコーディング段１５に供給され
たカウントは、リセット以前に検査され、そのために、
容易に評価することができる次のような指示器が使用さ
れる。
【００１２】ビット５及びビット６が０に等しいか、又
は、ビット９が１に等しく、且つ、ビット８が０に等し
い場合、正しいモードが選択されており、さもない場
合、このモードが再度セットされる必要がある。この検
査の結果は、デコーディング段１５の出力側から、線規
格を維持又は切り換えるために信号レベル０又は１とし
て取り出すことができる。線規格の切り換えが確認され
たならば、ビット８は、設定されるべき線規格に基づい
て検査され、そこでは、外部２Ｖリセットパルスの瞬間
に、ビット８が０である場合に５２５本の走査線モード
が設定され、他方、反対の場合には、この瞬間にビット
８が１に等しい場合、６２５本の走査線モードが選択さ
れる。この信号は、デコーディング段１５の他の出力側
から取り出すことができる。これら２つの出力信号は、
次に、図３に示されているような信号評価回路２６に供
給され、この信号評価回路は、出力側１７を有してお
り、この出力側１７から、最終的に、自動的に設定され
た線規格を示す制御信号を供給することができ、レベル
０では、例えば、５２５本の線規格用の信号が発生さ
れ、レベル１では、６２５本の線規格用の信号が発生さ
れる。それから、この制御信号は、各テレビ装置内の線
規格を発生するソフトウェアに供給される。
は、ビット９が１に等しく、且つ、ビット８が０に等し
い場合、正しいモードが選択されており、さもない場
合、このモードが再度セットされる必要がある。この検
査の結果は、デコーディング段１５の出力側から、線規
格を維持又は切り換えるために信号レベル０又は１とし
て取り出すことができる。線規格の切り換えが確認され
たならば、ビット８は、設定されるべき線規格に基づい
て検査され、そこでは、外部２Ｖリセットパルスの瞬間
に、ビット８が０である場合に５２５本の走査線モード
が設定され、他方、反対の場合には、この瞬間にビット
８が１に等しい場合、６２５本の走査線モードが選択さ
れる。この信号は、デコーディング段１５の他の出力側
から取り出すことができる。これら２つの出力信号は、
次に、図３に示されているような信号評価回路２６に供
給され、この信号評価回路は、出力側１７を有してお
り、この出力側１７から、最終的に、自動的に設定され
た線規格を示す制御信号を供給することができ、レベル
０では、例えば、５２５本の線規格用の信号が発生さ
れ、レベル１では、６２５本の線規格用の信号が発生さ
れる。それから、この制御信号は、各テレビ装置内の線
規格を発生するソフトウェアに供給される。
【００１３】図３には、図２の信号評価回路１６が詳細
に示されている。フレーム周波数パルスでクロック同期
される第１Ｄ−レジスタ２１が設けられており、このレ
ジスタは、線規格の可能な切り換えを示すデコーディン
グ段１５からの出力信号Ｗを受信するＤ−入力側を有し
ている。また、フレーム周波数パルスでクロック同期さ
れる第２Ｄ−レジスタ２２のＤ−入力側は、新たな線規
格を示すデコーディング１５からの出力信号Ｎを受け取
る。第１Ｄ−レジスタ２１の出力側は、ＡＮＤ回路２３
の一方の入力側及び別のＡＮＤ回路２４の反転入力側に
接続されており、フレーム周波数同期パルス信号は、Ａ
ＮＤ回路２３及び２４の他方の入力側に入力されてい
る。従って、デコーディング段１５が、「規格切り換
え」信号を第１Ｄ−レジスタ２１に供給して、この第１
Ｄ−レジスタ２１の出力信号がフレーム周波数パルスの
立ち上がり区間で標本化されて、Ｄ−レジスタ２１に記
憶された場合、フレーム周波数同期パルスは、常に、Ａ
ＮＤ回路２３の出力側に発生される。従って、線規格の
切り換えを示す信号が発生された場合、フレーム周波数
パルス信号が、ＡＮＤ回路２３によって供給され、この
信号は、クロックパルスの形式でｍ−ビットカウンタ２
５に供給される。デコーディング段１５によって供給さ
れる信号が、線規格を切り換えるべきではないというこ
とを示す場合、ｍ−ビットカウンタ２５用のリセットパ
ルスが、ＡＮＤ回路２４によって各フレーム周波数パル
スで発生される。切り換え過程が、同期信号の何らかの
妨害によってトリガされないようにするためには、切り
換え条件は、複数の連続フレーム内で満たされるべきで
ある。従って、ｍ−ビットカウンタ２５が、その最大値
に達して、このカウンタによって発生された信号ＴＣが
１に等しいようにするためには、線規格を切り換えるた
めの信号は、連続して２ｍ−１個のフレームに対して１
に等しくすべきである。このカウントから、第３Ｄ−レ
ジスタ２６用のクロックパルスが発生され、その際、こ
の第３Ｄ−レジスタ２６により、第２Ｄ−レジスタ２２
によって供給された規格認識値が記憶される。それか
ら、所望の制御信号を、第３Ｄ−レジスタ２６の出力側
１７から取り出すことができる。
に示されている。フレーム周波数パルスでクロック同期
される第１Ｄ−レジスタ２１が設けられており、このレ
ジスタは、線規格の可能な切り換えを示すデコーディン
グ段１５からの出力信号Ｗを受信するＤ−入力側を有し
ている。また、フレーム周波数パルスでクロック同期さ
れる第２Ｄ−レジスタ２２のＤ−入力側は、新たな線規
格を示すデコーディング１５からの出力信号Ｎを受け取
る。第１Ｄ−レジスタ２１の出力側は、ＡＮＤ回路２３
の一方の入力側及び別のＡＮＤ回路２４の反転入力側に
接続されており、フレーム周波数同期パルス信号は、Ａ
ＮＤ回路２３及び２４の他方の入力側に入力されてい
る。従って、デコーディング段１５が、「規格切り換
え」信号を第１Ｄ−レジスタ２１に供給して、この第１
Ｄ−レジスタ２１の出力信号がフレーム周波数パルスの
立ち上がり区間で標本化されて、Ｄ−レジスタ２１に記
憶された場合、フレーム周波数同期パルスは、常に、Ａ
ＮＤ回路２３の出力側に発生される。従って、線規格の
切り換えを示す信号が発生された場合、フレーム周波数
パルス信号が、ＡＮＤ回路２３によって供給され、この
信号は、クロックパルスの形式でｍ−ビットカウンタ２
５に供給される。デコーディング段１５によって供給さ
れる信号が、線規格を切り換えるべきではないというこ
とを示す場合、ｍ−ビットカウンタ２５用のリセットパ
ルスが、ＡＮＤ回路２４によって各フレーム周波数パル
スで発生される。切り換え過程が、同期信号の何らかの
妨害によってトリガされないようにするためには、切り
換え条件は、複数の連続フレーム内で満たされるべきで
ある。従って、ｍ−ビットカウンタ２５が、その最大値
に達して、このカウンタによって発生された信号ＴＣが
１に等しいようにするためには、線規格を切り換えるた
めの信号は、連続して２ｍ−１個のフレームに対して１
に等しくすべきである。このカウントから、第３Ｄ−レ
ジスタ２６用のクロックパルスが発生され、その際、こ
の第３Ｄ−レジスタ２６により、第２Ｄ−レジスタ２２
によって供給された規格認識値が記憶される。それか
ら、所望の制御信号を、第３Ｄ−レジスタ２６の出力側
１７から取り出すことができる。
【００１４】外部同期信号が万が一ドロップアウトした
場合には、フレーム周波数パルスは、最早供給されな
い。その際、ｍ−ビットカウンタ２５は、クロックパル
スも、記憶されたままの最後の規格として認識された線
規格も何等最早受け取らない。外部同期信号が再度供給
された場合に、指示された線規格が万が一不所望に切り
換えられて、何らかの妨害となることがあるならば、外
部同期信号が欠落している限り、リセット信号が第１Ｄ
−レジスタ２１のリセット入力側（クリア）に供給され
る。このために、同期信号がある場合に、レベル０の信
号が入力側２７に入力され、同期信号がドロップアウト
した場合に、レベル１の信号が入力される。
場合には、フレーム周波数パルスは、最早供給されな
い。その際、ｍ−ビットカウンタ２５は、クロックパル
スも、記憶されたままの最後の規格として認識された線
規格も何等最早受け取らない。外部同期信号が再度供給
された場合に、指示された線規格が万が一不所望に切り
換えられて、何らかの妨害となることがあるならば、外
部同期信号が欠落している限り、リセット信号が第１Ｄ
−レジスタ２１のリセット入力側（クリア）に供給され
る。このために、同期信号がある場合に、レベル０の信
号が入力側２７に入力され、同期信号がドロップアウト
した場合に、レベル１の信号が入力される。
【００１５】本発明の別の実施例では、マルチプレクサ
２８が設けられて、第２Ｄ−レジスタ２２からの出力信
号と、例えば、テレシネスキャナー１で供給されるよう
な、予め設定された線規格とが受け取られる。入力側２
７に入力されて、マルチプレクサ２８の制御入力側に供
給される同期状態信号を用いて、マルチプレクサ２８
は、これら２つの供給信号間で切り換えられ得る。
２８が設けられて、第２Ｄ−レジスタ２２からの出力信
号と、例えば、テレシネスキャナー１で供給されるよう
な、予め設定された線規格とが受け取られる。入力側２
７に入力されて、マルチプレクサ２８の制御入力側に供
給される同期状態信号を用いて、マルチプレクサ２８
は、これら２つの供給信号間で切り換えられ得る。
【００１６】前述のように、本発明によると、故障に対
して極めて大きな許容偏差値が得られる。一方では、切
り換え過程をトリガするように、所定数の連続周期（フ
レーム）後迄、他の規格は認識されない。他方、回路装
置が作動状態にならなければ、水平周波数は、定格値か
ら所定量だけずれることがあるという点について付加的
に注意すべきである。この点は、重要である。と言うの
は、スタジオ装置では、パイクセルクロック、水平周波
数パルス、垂直周波数パルス、フレーム周波数パルス
は、分周によって、同じ発振器から導出されるからであ
る。これらの分周器は全て、テレビ規格に依存して異な
ってプログラムされる必要がある。従って、回路構成が
適切でない規格で作動される場合、周波数は全て、定格
値からずれる。実際、誤った規格が、図２及び図３で破
線で示されている接続線３０を介して指示されている限
り、線カウンタ１４のみならず、パイクセルカウンタ１
３も、誤った値で作動する。その結果、発生された水平
周波数ｆＨは、定格値からずらされて、フェーズロック
ループがロックすることができないようになる。切り換
え作動が実行される後迄、同期回路は、再度正確に作動
することができない。
して極めて大きな許容偏差値が得られる。一方では、切
り換え過程をトリガするように、所定数の連続周期（フ
レーム）後迄、他の規格は認識されない。他方、回路装
置が作動状態にならなければ、水平周波数は、定格値か
ら所定量だけずれることがあるという点について付加的
に注意すべきである。この点は、重要である。と言うの
は、スタジオ装置では、パイクセルクロック、水平周波
数パルス、垂直周波数パルス、フレーム周波数パルス
は、分周によって、同じ発振器から導出されるからであ
る。これらの分周器は全て、テレビ規格に依存して異な
ってプログラムされる必要がある。従って、回路構成が
適切でない規格で作動される場合、周波数は全て、定格
値からずれる。実際、誤った規格が、図２及び図３で破
線で示されている接続線３０を介して指示されている限
り、線カウンタ１４のみならず、パイクセルカウンタ１
３も、誤った値で作動する。その結果、発生された水平
周波数ｆＨは、定格値からずらされて、フェーズロック
ループがロックすることができないようになる。切り換
え作動が実行される後迄、同期回路は、再度正確に作動
することができない。
【００１７】
【発明の効果】本発明による回路装置は、同期パルス発
生器に接続されたテレビ装置の妨害の影響を殆ど（相当
高い程度）受けないという効果を有している。この効果
は、スタジオオペレーションでは非常に重要であり、殊
に、ポストプロダクションオペレーション用に用いられ
るテレビ装置では、なおのことである。と言うのは、万
が一妨害によって線規格の切り換えが生じると、膨大な
プロダクションコストが生じてしまい、ユーザは、とて
も許容し得ないものであるからである。しかも、本発明
の回路装置は、僅かな構成部品数しか必要としない。と
言うのは、テレビ装置の同期結合器内に既に設けられて
いる各回路部品（パイクセルカウンタ、線カウンタ等）
を、本発明の回路装置用に使用することができるからで
ある。
生器に接続されたテレビ装置の妨害の影響を殆ど（相当
高い程度）受けないという効果を有している。この効果
は、スタジオオペレーションでは非常に重要であり、殊
に、ポストプロダクションオペレーション用に用いられ
るテレビ装置では、なおのことである。と言うのは、万
が一妨害によって線規格の切り換えが生じると、膨大な
プロダクションコストが生じてしまい、ユーザは、とて
も許容し得ないものであるからである。しかも、本発明
の回路装置は、僅かな構成部品数しか必要としない。と
言うのは、テレビ装置の同期結合器内に既に設けられて
いる各回路部品（パイクセルカウンタ、線カウンタ等）
を、本発明の回路装置用に使用することができるからで
ある。
【図１】テレビプロダクションスタジオ内に設けられて
いる各テレビ装置のブロック図
いる各テレビ装置のブロック図
【図２】本発明の回路装置のブロック図
【図３】本発明の信号評価回路のブロック図
５ 主同期パルス発生器 １２ ＰＬＬ １３ プログラム可能分周器 １４ 線カウンタ １５ デコーディング段 １６ 信号評価回路 ２１ 第１Ｄ−レジスタ ２３ ＡＮＤ回路 ２４ ＡＮＤ回路 ２５ ｍ−ビットカウンタ ２６ 第３Ｄ−レジスタ ２８ マルチプレクサ
Claims (9)
- 【請求項１】 ５２５本又は６２５本の線規格に従って
ビデオ同期信号の線数を自動的に認識して、適切な線数
の一つに相応する制御信号を自動的に発生するための回
路装置であって、水平周波数の同期パルス信号は、主同
期パルス発生器（５）から、ＰＬＬ（フエーズロックル
ープ）（１２）を介して導出され、該ＰＬＬのフィード
バック内には、プログラム可能な分周器（１３）が設け
られている回路装置において、線カウンタ（１４）と、
デコーディング段（１５）と、信号評価回路（１６）と
が設けられており、前記線カウンタ（１４）は、ＰＬＬ
（１２）から導出された水平周波数同期パルス信号でク
ロック同期されて、前記線カウンタ（１４）によって、
フレーム周波数同期パルス信号がリセット信号として受
信され、前記デコーディング段（１５）は、前記線カウ
ンタ（１４）の出力側に接続されていて、前記デコーデ
ィング段（１５）によって、現在の線規格を維持するの
か、又は切り換えるのかを示す信号と、切り換えが実現
された後の新たな線規格を示す信号とが供給され、前記
信号評価回路（１６）は、前記デコーディング段（１
５）の出力側に接続されていて、前記信号評価回路（１
６）によって、これまで使用されていた線規格に相応す
る制御信号、又は、切り換えられたことが認識された後
の新たな線規格に相応する制御信号が供給されることを
特徴とするビデオ同期信号の線数を自動的に認識するた
めの回路装置。 - 【請求項２】 切り換えの認識後、信号評価回路（１
６）によって、複数フレーム後迄、新たな線規格に相応
する制御信号が供給されない請求項１記載の回路装置。 - 【請求項３】 信号評価回路（１６）は、ｍ−ビットカ
ウンタ（２５）を有しており、該ｍ−ビットカウンタ
（２５）によって、現在の線規格が維持される場合、各
フレーム周波数同期パルス信号でリセットパルスが受信
され、線規格が切り換えられる場合、フレーム周波数同
期パルスがクロックパルスとして供給され、該クロック
パルスは、前記ｍ−ビットカウンタが、２ｍ−１本のフ
レーム後、それ自身のリセット用信号（ＴＣ）を発生す
る迄、連続して複数フレームの間、発生され続ける請求
項１記載の回路装置。 - 【請求項４】 線規格の可能な切り換えを示すデコーデ
ィング段（１５）からの出力信号が、フレーム周波数同
期パルスでクロック同期された第１Ｄ−レジスタ（２
１）に供給され、該第１Ｄ−レジスタ（２１）の出力側
は、ＡＮＤ回路（２３）の一方の入力側に接続されてお
り、前記第１Ｄ−レジスタ（２１）の他方の入力側に
は、フレーム周波数同期パルス信号が供給され、線規格
の切り換え後、フレーム周波数クロックパルスがｍ−ビ
ットカウンタ（２５）に発生され、前記第１Ｄ−レジス
タ（２１）の出力側は、別のＡＮＤ回路（２４）の反転
入力側に接続されており、前記別のＡＮＤ回路（２４）
の他の非反転入力側には、前記フレーム周波数同期パル
ス信号が供給され、これまで使用されていた線規格が維
持される場合、フレーム周波数リセットパルスが発生さ
れる請求項１記載の回路装置。 - 【請求項５】 新たな線規格を特徴付ける、デコーディ
ング段（１５）からの出力信号は、フレーム周波数同期
パルスでクロック同期される第２Ｄ−レジスタ（２２）
に供給され、該第２Ｄ−レジスタ（２２）の出力側は、
ｍ−ビットカウンタ（２５）の出力パルスでクロック同
期される第３Ｄ−レジスタ（２６）の入力側に接続され
ており、適切な線規格に相応する制御信号は、前記第３
レジスタ（２６）の出力側（１７）から供給することが
できる請求項１記載の回路装置。 - 【請求項６】 同期信号がない場合、同期状態信号がリ
セット信号として第１Ｄ−レジスタ（２１）に供給され
る請求項４記載の回路装置。 - 【請求項７】 フレーム周波数同期パルス信号に加え
て、線カウンタ（１４）それ自体によって発生されたリ
セット信号（ＴＣ）が、リセット信号として前記線カウ
ンタ（１４）に組合せ回路（１８）を介して供給される
請求項１記載の回路装置。 - 【請求項８】 信号評価回路（１６）は、マルチプレク
サ（２８）を有しており、該マルチプレクサの第１の入
力側は、第２Ｄ−レジスタ（２２）からの出力信号を受
信し、前記マルチプレクサの第２の入力側は、予め設定
された線規格に相応する信号を受信し、同期信号がない
場合に発生される同期状態信号が前記マルチプレクサ
（２８）の制御入力側に供給される請求項６記載の回路
装置。 - 【請求項９】 制御信号は、規格状態信号として、線カ
ウンタ（１４）並びにパイクセルカウンタ（１３）に供
給される請求項１記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19544902.9 | 1995-12-01 | ||
| DE19544902A DE19544902A1 (de) | 1995-12-01 | 1995-12-01 | Schaltungsanordnung zum automatischen Erkennen der Zeilennorm eines Videosynchronsignals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181937A true JPH09181937A (ja) | 1997-07-11 |
| JP3654549B2 JP3654549B2 (ja) | 2005-06-02 |
Family
ID=7778969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32020996A Expired - Fee Related JP3654549B2 (ja) | 1995-12-01 | 1996-11-29 | ビデオ同期信号の線数を自動的に認識するための回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5872601A (ja) |
| JP (1) | JP3654549B2 (ja) |
| DE (1) | DE19544902A1 (ja) |
| GB (1) | GB2308035B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953074A (en) * | 1996-11-18 | 1999-09-14 | Sage, Inc. | Video adapter circuit for detection of analog video scanning formats |
| DE19652353A1 (de) * | 1996-12-17 | 1998-06-18 | Thomson Brandt Gmbh | Verfahren zum Schalten von unterschiedlichen Darstellungsformaten |
| US6108046A (en) * | 1998-06-01 | 2000-08-22 | General Instrument Corporation | Automatic detection of HDTV video format |
| JP2000041202A (ja) * | 1998-07-22 | 2000-02-08 | Oki Electric Ind Co Ltd | テレビジョン方式判別回路 |
| US6567553B1 (en) * | 1999-05-28 | 2003-05-20 | Mustek Systems Inc. | Method for generating diversified image frame |
| JP3580792B2 (ja) * | 2001-12-12 | 2004-10-27 | 沖電気工業株式会社 | ビデオ信号検出回路 |
| EP1370090A1 (en) * | 2002-06-03 | 2003-12-10 | Sony International (Europe) GmbH | Video format detector |
| US7321398B2 (en) * | 2003-09-10 | 2008-01-22 | Gennum Corporation | Digital windowing for video sync separation |
| US6972803B2 (en) * | 2003-09-10 | 2005-12-06 | Gennum Corporation | Video signal format detector and generator system and method |
| KR100744135B1 (ko) * | 2006-02-28 | 2007-08-01 | 삼성전자주식회사 | 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법 |
| KR100790984B1 (ko) * | 2006-03-03 | 2008-01-02 | 삼성전자주식회사 | Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 |
| US7605063B2 (en) * | 2006-05-10 | 2009-10-20 | Lam Research Corporation | Photoresist stripping chamber and methods of etching photoresist on substrates |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4402011A (en) * | 1981-10-19 | 1983-08-30 | Motorola, Inc. | Vertical sync counter with automatic recognition of TV line standard |
| JPH0787596B2 (ja) * | 1986-06-20 | 1995-09-20 | 株式会社日立製作所 | 信号処理回路 |
| US5057928A (en) * | 1987-12-29 | 1991-10-15 | Sharp Kabushiki Kaisha | Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus |
| US4860098A (en) * | 1988-09-19 | 1989-08-22 | The Grass Valley Group, Inc. | Video discrimination between different video formats |
| US5111160A (en) * | 1991-04-30 | 1992-05-05 | The Grass Valley Group | Clock generation circuit for multistandard serial digital video with automatic format identification |
-
1995
- 1995-12-01 DE DE19544902A patent/DE19544902A1/de not_active Withdrawn
-
1996
- 1996-11-26 US US08/753,590 patent/US5872601A/en not_active Expired - Fee Related
- 1996-11-27 GB GB9624639A patent/GB2308035B/en not_active Expired - Fee Related
- 1996-11-29 JP JP32020996A patent/JP3654549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9624639D0 (en) | 1997-01-15 |
| GB2308035B (en) | 1999-10-20 |
| JP3654549B2 (ja) | 2005-06-02 |
| US5872601A (en) | 1999-02-16 |
| GB2308035A (en) | 1997-06-11 |
| DE19544902A1 (de) | 1997-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498103A (en) | Slow genlock circuit | |
| JPH03502270A (ja) | カラーバースト又は同期情報を自動的にロックする二重モードジェンロックシステム | |
| JP3654549B2 (ja) | ビデオ同期信号の線数を自動的に認識するための回路装置 | |
| US6028641A (en) | Device and method for generating a stable system clock in HDTV | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| JPS6046912B2 (ja) | テレビジヨン受像機 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| US6222590B1 (en) | Phase-locked loop circuit | |
| CN1112753A (zh) | 锁相环的鉴相器 | |
| US6556592B1 (en) | Correction method for clock synchronization with ISDN in cell station for use in private-network-use PHS and a circuit therefor | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| FI85087C (fi) | Kopplingsarrangemang foer televisionsmottagare med en anordning foer att alstra en identifieringssignal. | |
| US5627596A (en) | Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present | |
| US7940879B2 (en) | Method and system of detecting and locking to multi-standard video streams | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JPH09135367A (ja) | 画像表示装置及び画像表示方法 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| KR930011482B1 (ko) | 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JP2001333293A (ja) | 映像表示装置 | |
| JPH0918742A (ja) | 同期信号回路 | |
| JPH04165889A (ja) | 垂直同期周波数判別回路 | |
| JPH03177182A (ja) | デジタルテレビジョン受像機 | |
| JPH0514831A (ja) | フイールド周波数判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |