JPH0556704B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はデジタル伝送リンクに沿つて配置され
た分散装置群の遠隔監視に係る。 ［発明の背景］ 超長距離伝送リンクの信頼性及び動作寿命に関
する要件を充足させるには、光フアイバ伝送シス
テムに或る程度の冗長性、特に中継器に内蔵され
るレーザーダイオードに関して或る程度の冗長性
を与える必要がある。かかる冗長性を得るため
に、最初から各中継器に複数個の予備レーザーダ
イオードを配備しておき、以後スイツチング回路
によつて各ダイオードを順次に使用する。かかる
構成に於いては、ラインの端末装置から中継器の
スイツチング回路を遠隔制御する手段と、稼動中
のレーザーダイオードの状態を各中継器から端末
装置に伝える警報手段（remote signalling
meams）とが必要である。 米国特許第4281416号は、各中継器の稼動中の
レーザーダイオードを予備レーザーダイオードと
交換し得る遠隔制御手段と、稼動レーザーダイオ
ードのバイアス電流がしきい値を超過したときに
アラームを伝送し得る各中継器固有の警報手段と
を備えた光フアイバデジタルリンクを開示してい
る。遠隔制御信号はリンクに伝送されるデジタル
信号と同じ種類のデジタルメツセージから成り、
遠隔監視端末によつて伝送トラヒツクに挿入され
る。スプリアス動作を避けるために、該デジタル
メツセージは数回継続的に反復される。該メツセ
ージは該当中継器を認識する部分と該中継器内の
使用すべきレーザーダイオードを認識する部分と
から構成される。警報信号は、擬似ランダム２進
ストリングから構成されたパターンであり、信号
の初期値によつてソース中継器が認識できる。 この警報システムの欠点は、デジタル信号ビツ
トレートで動作し得る擬似ランダムストリングの
ソースを各中継器に内蔵させる必要があること、
及び、光フアイバデジタル伝送システムに於ける
ビツトレートはECLテクノロジイの使用を要す
る極めて高速のビツトレートであるからエネルギ
消費が極めて大きいことである。このため、中継
器の総エネルギ消費がかなり増加するだけでな
く、中継器の熱散逸能力の向上が必要になる。 上記従来技術によるシステムの別の欠点として
は、所定の時間だけリンクを遮断する必要がある
こと、及びこの時間内にデジタルデータストリー
ムの階層の同期にずれが生じることである。従つ
て、前記の如き警報システムは重大なアラームの
伝送にしか使用できない。 本発明の目的は、前記の如き欠点を克服するこ
とである。本発明によれば、警報信号メツセージ
をリンクによつて搬送される正常な情報データと
一時的に置換することによつて、メツセージ発生
用超高速回路の使用数を最小にすることができま
たメツセージの伝送実行時間以外にデジタルスト
リームとその処理との妨害を生じることなく警報
信号が伝送される。 ［発明の要約］ 本発明は、デジタルストリームと同じビツトレ
ートのデジタルメツセージの形態の警報信号が、
伝送リンクのデジタルストリーム中の伝送情報デ
ータに置換して伝送される警報信号伝送
（remote signalling）方法に係る。デジタルメツ
セージは非連続的な２つのシーケンス、即ちプレ
フイツクスシーケンスとサフイツクスシーケンス
とから構成されており、両シーケンス間の時間間
隔は可変の長さを有しており警報信号データをコ
ードしている。 時間間隔の長さがデータを伝えるので、時間間
隔の初端と終端とを明確に検出できるように構成
しておけば、上記の如きシーケンス自体が警報信
号データをコードする必要はない。従つて、デジ
タルストリームの形態の情報データと警報メツセ
ージとの偶然の模倣の発生を避けること及びデジ
タル伝送リンクの中間装置に常時存在するビツト
レート回復信号からシーケンス生成を容易に行な
うことの要件をできるだけ充足するようにシーケ
ンスの２進パターンを選択するとよい。 プレフイツクスシーケンスと、サフイツクスシ
ーケンスとは夫々、周期的ビツト構成から成るの
が有利であり、これらビツト構成は、リンクによ
つて伝送されるデジタルストリームのクロツク信
号の第１低調波を使用し最小数の超高速回路から
構成された単純パターンを反復することによつて
得られる。 デジタルストリーム中の警報信号メツセージを
識別するためには、伝送ラインのエラー監視用冗
長コードに適合しないシーケンス構成が得られる
ようにシーケンスの長さとパターンの精細度とを
適宜選択するのが有利であろう。 例えば、ランニングデジタル和コードが使用さ
れる場合、プレフイツクスシーケンス及び／又は
サフイツクスシーケンスは、使用されるラインコ
ードで決まる限定和をオーバーフローするデジタ
ル和を生じるように構成され得る。また、挿入ビ
ツトラインコードが使用される場合、プレフイツ
クスシーケンス又はサフイツクスシーケンスは挿
入ビツトの定義に使用されたルールに違反するよ
うに構成され得る。 プレフイツクスシーケンス又はサフイツクスシ
ーケンスの各々は２つの部分に分割され得る。１
つの部分は補数部分である。従つて１つのシーケ
ンス中に遷移が存在し、このため、警報信号の符
号化データを担持した時間間隔の初端時点と終端
時点との検出が容易である。 これによつてまた、搬送情報データのデジタル
ストリームがシーケンスの初端又は終端との模倣
を生じるおそれが低減する。前記の如き２部型プ
レフイツク及びサフイツクスシーケンスを使用す
ると、プレフイツクスシーケンスとサフイツクス
シーケンスとの間の時間間隔と同様に各シーケン
スの２つの部分の伝送順序（即ち補数部分が先か
後かということ）を利用して別の警報信号の符号
化データを伝送し得る。 警報信号メツセージがランダムな時点でデジタ
ルストリーム中に挿入されるようになつている
と、ストリームの階層の同期がずれる恐れがあ
る。しかし乍ら、警報メツセージの搬送に使用さ
れるシーケンスがデジタルストリームの最高階層
レベルの１フレームの１つのセクタより短く且つ
シーケンス間の時間間隔が最低階層レベルの１つ
のセクタ即ち時間間隔よりかなり長くなるように
構成すれば同期がずれる危険は回避される。 本発明は更に、前記の如き方法を実施し得るシ
ステムを提供する。 ［より詳細な説明］ 以下に記載の警報信号伝送システムは光フアイ
バ中を295.6Mビツト／秒で動作しタイプ24BIP
パリテイビツトをもつスクランブルNRZコード
を使用するデジタル伝送リンクで使用できる。デ
ジタル伝送は、２つの140Mビツト／秒のデジタ
ルストリームを組合せる。これらストリームは
各々が７つのセクタに細分された4.736マイクロ
秒のフレームとして多重化されており、また各ス
トリームがCCITTのG700シリーズによる階層を
用いた４次のデジタル多重化によつて構成され
る。警報信号伝送システムは、リンクに沿つて配
置された200以下の分散装置に使用でき、各装置
毎に２種類の異常を検出しメツセージの形態で警
報信号を送出し得る。各メツセージは、プレフイ
ツクスシーケンスとサフイツクスシーケンスとを
含んでおり、両者間に可変長さの時間間隔が存在
し、この時間間隔が警報信号情報を搬送する。 プレフイツクスシーケンスとサフイツクスシー
ケンスとの双方が互いに相補的な連続する２つの
部分を有する。即ちプレフイツクスシーケンスは
非補数部分Ｐと補数部分とを有し、サフイツク
スシーケンスは非補数部分Ｓと補数部分とを有
する。非補数部分（Ｐ又はＳ）はタイプ1000のパ
ターンを23個連続して含み、補数部分（又は
Ｓ）はタイプ0111のパターンを23個連続して含
む。サフイツクスシーケンスの補数部分と非補
数部分Ｓとの伝送順序によつて異なる２種類の異
常がコードされる。異常が発生した装置の認識は
２段階でコードされる。第１には、装置は、各グ
ループが100個以上の装置を含まない任意の２つ
のグループに任意に分類され各グループはプレフ
イツクスシーケンスの非補数部分Ｐと補数部分
との伝送順序によつてコードされる。第２に、プ
レフイツクスシーケンスとサフイツクスシーケン
スとの間の時間間隔の持続時間によつて該当グル
ープ中の該当装置が特定される。 警報信号メツセージ中のプレフイツクスシーケ
ンスとサフイツクスシーケンスとの間の可変時間
間隔は0.5マイクロ秒刻みで50マイクロ秒〜100マ
イクロ秒の範囲内のいずれの値をとつてもよい。
従つて100個の時間間隔の値のいずれか１つを選
択して警報信号メツセージ発信装置の認識コード
にすることができる。該当装置の各々に対する
種々の時間間隔の割当ては任意ベースで行なうと
よい。 前記の如く構成された警報信号メツセージ
24BIPコード中に少なくとも２つのパリテイバイ
オレーシヨンを与える。従つて、伝送エラーがな
い限り警報信号メツセージが情報データストリー
ムと類似を生じることはない。また、エラー率
1.10^-2のデジタルストリームについて25年間に１
回の模倣が生じる確率は1.10^-4より小さい。４ビ
ツトグループの各々に少なくとも１つの遷移が存
在するので警報信号メツセージはデジタルストリ
ームのクロツクレートを殆んど妨害しない。プレ
フイツクスシーケンスとサフイツクスシーケンス
とが184ビツトの長さをもちこれが伝送レート
295.6Mビツト／秒のとき持続時間622ナノ秒に対
応すること、従つてデジタルストリーム中の最高
階層レベルの１つのフレームセクタの持続時間が
677ナノ秒であること、及び、プレフイツクスシ
ーケンスとサフイツクスシーケンスとの間の時間
間隔が必ず50マイクロ秒以上でありこの長さは位
置調整（justification）を含む１番目のフレーム
（first order frame）のセクタの時間間隔たる20
マイクロ秒よりかなり長いこと、等の理由により
警報信号メツセージがデジタルストリーム中の階
層同期に与える妨害作用を小さく許容限度内にと
どまる。 第１図はデジタル伝送リンクの双方向中継器を
ブロツク図で示している。この中継器の各パスに
はアラーム検出操作回路の制御下で警報信号を伝
送する回路が具備される。前者の回路は中継器の
他方のパスを監視する。 これらパスの一方は光フアイバ１により一方向
に送られる光信号を再生し、他方のパスは光フア
イバ１′により逆方向に送られる光信号を再生す
る。各パスは従来通り、対応光フアイバ１，１′
から再生すべき光信号を受容するオプトエレクト
リク復調器２，２′と、主にビツトレート回復回
路３，３′及び再生回路４，４′からなるパルス整
形電子回路と、再生された信号を受容してこれを
光フアイバ１，１′に再挿入する光学変調器５，
５′とを備える。各パスには更に、前記諸素子の
正常動作をモニターし且つ２種類のアラームを送
信し得る警報検出操作回路６，６′と、再生回路
４，４′及び光学変調器５，５′間に挿入され、当
該パスのビツトレート回復回路３，３′と他方の
バスの警報検出操作回路６，６′とによつて制御
される警報信号送信回路７，７′とが具備される。 一方のパスに異常が検出されると、アラーム検
出操作回路６，６′は他方のパスを介して異常の
ある方のパスの上流に位置する端末に向け警報信
号メツセージを送出せしめ、それによつて前記端
末が適切な措置例えばトラフイクの迂回又は使用
中のレーザダイオードの交換の如き構造的変更の
遠隔制御を行なえるようにする。 第２図は警報信号発信回路の１つの具体例を示
す。図示の発信回路７は、パターンジエネレータ
１０とパターンタイプ選択回路とスイツチング回
路と発振器２０とシーケンサ２４とプレフイツク
スシーケンス構成回路３０とサフイツクスシーケ
ンス構成回路４０とを含む。 ２進パターン1000又は0111を反復的に生成する
パターンジエネレータ１０は、ビツトレート回復
回路３の出力に直列に接続された２つの除数２の
除算回路１１，１２と１つの論理ORゲート１３
とから成る。ゲート１３は２つの入力と２つの出
力とを有しており出力の１つは反転出力である。
ゲート１３の入力は除算回路１１，１２の各出力
に接続されており、ゲート１３の反転出力は反復
的２進パターン1000を送出し非反転出力は相補的
２進パターン0111を送出する。 パターンのタイプ選択回路は２つの２入力論理
ANDゲート１４，１５から成る。ゲート１４，
１５の第１入力１６，１７は選択入力として機能
し、第２入力はパターンジエネレータの出力に
夫々接続されている。該ANDゲートの出力は論
理ORゲート１８の２つの入力の各々に接続され
ている。 スイツチング回路は２入力マルチプレクサ１９
から成る。マルチプレクサ１９の１つの入力はパ
ターンタイプ選択回路の出力を構成する論理OR
ゲート１８の出力に接続されておりもう１つの入
力は再生回路（４、第１図）のデジタルストリー
ムを受信すべく接続されている。該マルチプレク
サの出力は光学変調器（５、第１図）に接続され
ている。 発振器２０は、該当する装置から発信される警
報信号メツセージのプレフイツクスシーケンスと
サフイツクスシーケンスとを隔てる時間間隔を決
定する周期をもつ矩形クロツク信号を発生する。 シーケンサ２４は論理ORゲート２１を介して
アラームの検出操作回路６′によつてトリガされ
る。ゲート２１の入力は回路６′の各出力に接続
されている。シーケンサは発振器２０によつて制
御されており、警報信号メツセージのプレフイツ
クスシーケンス及びサフイツクスシーケンスの伝
送開始時点を決定すべく機能する。 プレフイツクスシーケンス構成回路３０はシー
ケンサ２４によつてトリガされ、２つの３入力論
理ORゲート２２，２３を介してパターンタイプ
選択回路の選択入力１６，１７に作用し且つ２入
力論理ORゲート５０を介してマルチプレクサ１
９のアドレス制御入力に作用する。マルチプレク
サ１９はスイツチング回路を構成している。 サフイツクスシーケンス構成回路４０は同じく
シーケンサ２４によつてトリガされ、プレフイツ
クスシーケンス構成回路３０と同様に３入力論理
ORゲート２２，２３を介してパターンタイプ選
択回路の選択入力１６，１７に作用し且つ２入力
論理ORゲート５０を介してマルチプレクサ１９
のアドレス制御入力に作用する。マルチプレクサ
１９はスイツチング回路を構成している。 該当する設備から出る警報信号メツセージ中の
プレフイツクスシーケンスとサフイツクスシーケ
ンスとの間の時間間隔を限定する発振器２０のク
ロツク信号は10KHz〜20KHzの範囲の低周波で動
作し、より高い周波で動作する２つの発振器の信
号間の低周波ビートとして誘導され得る。この場
合、短期的にも長期的にもより高度の安定性が容
易に得られる。 アラームの検出操作回路６′でトリガされたシ
ーケンサ２４は、発振器２０から受信したクロツ
ク信号の最初の立下りでプレフイツクスシーケン
ス構成回路３０をトリガし、次の立下りでサフイ
ツクスシーケンス構成回路４０をトリガし、再度
デイスエーブルされる。 シーケンサ２４は図示の如く、除数２の除算回
路として接続されておりクロツク信号入力の立下
りに応答するＤタイプ双安定素子２５と、単安定
素子２７，２８の夫々出力パルスを受信するよう
に接続されたＲ入力とＳ入力とをもつRSタイプ
の双安定素子２６とから成り得る。Ｒ入力とＳ入
力とは夫々のトリガ入力の立上りに応答する。Ｒ
入力を与える単安定素子２７はＤタイプ双安定素
子２５の補数出力によつてトリガされ、Ｓ入力
を与える単安定素子２８はアラーム検出操作回路
６′の出力に接続された論理ORゲート２１の出
力の立上りによつてトリガされる。最後に、シー
ケンサ２４は２入力論理アンドゲート２９を含ん
でおり、ゲート２９の出力はＤタイプ双安定素子
２５のクロツク入力に接続されており、１つの入
力は発振器２０の出力に接続され、別の入力は
RS双安定素子２６のＱ出力に接続されている。 アラームが存在しないとき、アラーム検出操作
回路６′の双方の出力は論理レベル０に維持され
る。 この論理レベルは論理ORゲート２１から伝送
されたものである。従つて、RSタイプ双安定素
子２６はＳ入力にパルスを受信せず従つてＱ出力
を論理レベル０に維持する。Ｑ出力の論理レベル
０は、装置がオンに切換えられたとき、又は、最
終伝送警報信号メツセージのサフイツクスシーケ
ンスの初端でＤタイプ双安定素子２５の反転出力
Ｑが論理レベル１に移行後にＲ入力に最終パルス
が与えられたときに得られる。 RSタイプ双安定素子２６の論理レベル０の出
力は論理ANDゲート２９の入力の１つに印加さ
れ、これによりＤタイプの双安定素子２５のクロ
ツク入力へのクロツクパルスの印加を抑止する。
従つて、Ｄタイプ双安定素子２５は、オンにスイ
ツチされた時点以後、又は、最終伝送警報信号メ
ツセージのサフイツクスシーケンスの初端以後、
Ｑ出力に論理レベル０を維持する。 アラームが発生すると、アラームの検出操作回
路６′の出力の１つが論理レベル１に移行して正
の遷移が生じる。この遷移は論理ORゲート２５
を介して伝搬され単安定素子２８によつてパルス
に変換されRS双安定素子２６のＳ入力に印加さ
れる。このパルスがRS双安定素子２６の状態変
化を生じさせＱ出力を論理レベル１にスイツチす
る。このため論理ANDゲート２９がイネーブル
になりクロツクパルスをＤタイプ双安定素子２５
のクロツク入力に伝える。従つて、発振器２０の
クロツク信号がＤタイプ双安定素子２５のクロツ
ク入力に印加される。ゲート２９のイネーブル後
のクロツク信号の最初の立下りはＤタイプ双安定
素子２５の状態変化を生じさせプレフイツクスシ
ーケンスの初端を示す正の遷移をＱ出力に与え
る。次の立上りは何の効果も生じない。第２番目
の立下りはＤタイプ双安定素子２５を初期状態に
戻し、従つてサフイツクスシーケンスの初端を示
す正の遷移を補数出力に送出する。後者の正の
遷移は単位安定素子２７によつて１つのパルスに
変換され、RS双安定素子２６のＱ出力を論理レ
ベル０にリセツトし、これにより論理ANDゲー
ト２９を再度抑止して、別の警報信号メツセージ
の発信が行なわれるまでクロツクパルスがＤタイ
プ双安定素子２５に到達することを阻止する。 プレフイツクスシーケンス構成回路３０は図示
の如く単安定素子３１と遅延回路３２と２つの２
入力論理ANDゲート３３，３４とストラツピン
グ領域３５とを含む。 単安定素子３１はシーケンサ２４のＤタイプ双
安定素子２５のＱ出力に接続されており、正の遷
移によるトリガ後に、１つのシーケンスの持続時
間即ち622ナノ秒の長さをもつ正パルスを出力か
ら出す。遅延回路３２は単安定素子３１の出力に
接続されており１つのシーケンスの持続時間の1/
２即ち311ナノ秒に等しい期間だけ出力パルスを遅
延させる機能を果す。 ２つの入力論理ANDゲート３３，３４のうち、
ゲート３３は単安定素子３１の出力と遅延回路３
２の出力とに夫々接続された２つの非反転入力を
有しており、別のANDゲート３４は単安定素子
３１の出力に接続された非反転入力と遅延回路３
２の出力に接続された非反転入力とを有する。 ストラツピング領域３５は、ANDゲート３３，
３４のうちの選択ゲートの出力を３入力ORゲー
ト２２の制御入力に接続し残りのANDゲート３
３又は３４の出力を別の３入力ORゲート２３の
制御入力に接続させ得る。 単安定素子３１はプレフイツクスシーケンスの
持続時間を限定する。この出力パルスは２つの機
能を実行すべく使用される。１つの機能は、２入
力論理ORゲート５０を介してマルチプレクサ１
９の制御入力にパルスを印加してパターンタイプ
選択回路の出力を装置内の光学変調器（５、第１
図）の入力に一時的に接続することである。もう
１つの機能は論理ANDゲート３３，３４とスト
ラツピング領域３５と論理ORゲート２２，２３
のいずれか一方とを介して選択入力１６，１７の
いずれかにパルスを印加し、パターンタイプ選択
回路の出力に１つのパターンタイプを出現させる
ことである。 遅延回路３２は、論理ANDゲート３３，３４
を介して単安定素子３１の出力パルスの第１部分
をパターンタイプ選択回路の選択入力１６，１７
のいずれかにスイツチし同じ単安定素子の出力パ
ルスの第２部分を残りの選択入力１６又は１７に
スイツチすることによつてプレフイツクスシーケ
ンスの２つの相補部分Ｐととを分離する遷移を
限定する。 ストラツピング領域３５はプレフイツクスシー
ケンスの補数パターンと非補数パターンとのうち
の所望のパターンを最初に送出し残りのパターン
を２番目に送出するように発振回路７の製造段階
で設定される。 サフイツクスシーケンス構成回路４０はプレフ
イツクスシーケンス構成回路３０と同様の構造を
有しており、単安定素子４１と遅延回路４２と２
つの２入力論理ANDゲート４３，４４と２対の
２入力論理ANDゲート４５，４６，４７，４８
とを含む。 単安定素子４１はシーケンサ２４のＤタイプ双
安定素子２５の補数出力に接続されており、正
の遷移を受信すると１つのシーケンスの持続時間
即ち622ナノ秒の正のパルスを送出する。 遅延回路４２は単安定素子４１の出力に接続さ
れており、１つのシーケンスの持続時間の1/2即
ち311ナノ秒だけ出力パルスを遅延させる機能を
果す。 ２つの入力論理ANDゲート４３，４４のうち
のゲート４３は、単安定素４１の出力と遅延回路
４２の出力とに夫々接続された２つの非反転入力
を有しており、残りのANDゲート４４は単安定
素子４１の出力に接続された非反転入力と遅延回
路４２の出力に接続された反転入力とを有する。 ２対の２入力論理ANDゲート４５，４６，４
７及び４８に対する全ての入力は非反転入力であ
る。これらANDゲートの各々は、ANDゲート４
３，４４のいずれか一方の出力に接続された１つ
の入力と、アラームの検出操作回路６′の出力５
１，５２のいずれか一方の出力に接続された１つ
の入力とを有している。またこれら各ANDゲー
トの出力は、出力５１に生じたアラームがパター
ンタイプ選択回路の選択入力を１７，１６の順序
で励起し出力５２に生じたアラームがパターンタ
イプ選択入力を１６，１７の順序で励起するよう
に３入力ORゲート２２，２３の入力の１つに接
続されている。 単安定素子４１はサフイツクスシーケンスの持
続時間を限定する。単安定素子３１と同様に、単
安定素子４１の出力パルスは論理ORゲート５０
を介してマルチプレクサ１９の制御入力に印加さ
れてパターンタイプ選択回路の出力をシステムの
光学変調器（５．第１図）の入力に接続し、同時
に選択入力１６，１７のいずれか一方に印加され
てパターンタイプ選択回路の出力にパターンタイ
プのいずれか一方を出現させる。 遅延回路４２はサフイツクスシーケンスの２つ
の相補的部分Ｓととを分離する遷移を限定して
おり、遅延回路３１が２つの論理ゲート３３，３
４を介して動作するのと同様に２つの論理ゲート
４３，４４を介して動作する。回路４２の機能
は、単安定素子４１の出力パルスの第１の部分を
パターンタイプ選択回路の選択入力１６，１７の
いずれか１つにスイツチし、同じパルスの第２部
分を残りの選択入力１６又は１７にスイツチする
ことである。 ２対の論理ゲート４５，４６，４７，４８は論
理ANDゲート対４３，４４の出力の結線を論理
ORゲート２２，２３の入力にスワツピングする
ためのスイツチングマトリクスを構成する。この
スワツピングの結果として、単安定素子４１から
のパルスの第１部分を受信すべく選択入力１６，
１７のいずれか一方を選択し従つてサフイツクス
シーケンスの補数部分と非補数部分Ｓとの伝送
順序をアラーム検出操作回路６′の出力５１及び
５２のいずれが論理レベル１をもつかに従つて選
択する。 サフイツクスシーケンスの終端即ち警報信号メ
ツセージの終端で遅延回路４２の出力に生じる頁
の遷移は、了解信号（acknowledge signal）と
して使用され、アラームの検出操作回路６′に印
加されて該回路のアラーム表示を解除せしめる。 第３図は、第２図の送信回路の様々な部分で得
られる論理信号を示す波形図である。波形の得ら
れた地点を、次表に示す。 表波形記号 得られた地点 ａ 発振器２０のクロツク出力 ｂ 回路６′のアラーム出力 ｃ シーケンサのRS型双安定素子 ２６のＱ出力 ｄ シーケンサのＤ型双安定素子 ２５のＱ出力 ｅ プレフイツクス構成回路の 単安定素子３１の出力 ｆ プレフイツクス構成回路の 遅延線３２の出力 ｇ サフイツクス構成回路の単安定 素子４１の出力 ｈ サフイツクス構成回路の遅延線 ４２の出力 ｉ 論理ゲート３４の出力 ｊ 論理ゲート３３の出力 ｋ 論理ゲート４４の出力 ｌ 論理ゲート４３の出力 ｍ 論理ゲート４８の出力 ｎ 論理ゲート４７の出力 ｐ 論理ゲート４６の出力 ｑ 論理ゲート４５の出力 ｒ ストラツピング領域３５でスト ラツプ同士が交叉する場合に最 終的に得られる警報メツセージ パターン型選択回路内の論理ORゲート１８の
出力で発せられるプレフイツクス及びサフイツク
スシーケンスの開始及び終了並びにその間におけ
る遷移がデジタルストリームのビツトからビツト
への遷移とも、またパターンからパターンへの遷
移とも同期化されないことが知見され得る。送信
回路の設計を著しく単純化するこの特性は、ある
ゆる所与の警報メツセージのプレフイツクスシー
ケンスとサフイツクスシーケンスとを分離する時
間間隔を設ける段の周期を0.5μsに選択すること
によつて実現され得、前記段周期はビツトの、更
にはパターンの持続時間よりはるかに長い。当
然、双安定標本化素子（図示せず）が切替回路１
９の入力に接続されており、該素子はビツト伝送
速度回復回路３によつて制御されて、ゲート１８
の出力からの信号をデジタルストリームのビツト
伝送速度と同期化する。 警報送信回路の構成要素のうち、ビツト伝送速
度295.6Mbit／ｓに適合し得る大量のエネルギを
消費する、超高速技術による（即ちECL型の）
素子によつて形成されなければならないものはご
く僅かしか無い。高速ECL型に形成されなけれ
ばならない構成要素は除数２の割算回路（divide
−by−two circuit）１１及び１２であり、これ
らの回路１１及び１２はJK型双安定素子、並び
にいずれか一方のパターン型を選択するのに用い
られる論理ORあるいはNORゲートによつて形成
され得る。送信回路の残りの構成要素はI²Ｌ型あ
るいはシヨツトキ型のような、ECL型に比べよ
り低速でかつエネルギ消費のより少ない、但しな
お高速で動作する素子によつて形成され得る。 第４図は、警報受信回路６０の動作環境を示す
ブロツク線図であり、図中回路６０はケーブル末
端に位置する装置内において、受信器と着信フア
イバ６２において検出された信号を利用するため
の回路６５との間に挿入されており、前記受信器
は到来デジタルストリームを伝送する光フアイバ
６２と接続されたオプトエレクトロニク復調器６
１と、主としてビツト伝送速度回復回路６３及び
再生回路６４から成る電子信号成形回路とによつ
て構成されている。上記諸構成要素６１〜６５
は、本発明の一部ではないので詳細には説明しな
い。 警報受信回路６０は実質的に、プレフイツクス
あるいはサフイツクスシーケンスの非補数部分Ｐ
あるいはＳを1000パターン検出器によつて確認
し、非補数部分ＰあるいはＳが確認されたことを
表わす第一の出力信号Ｙ、並びに各1000パターン
に応答する第二の出力信号y0を発生する確認回
路６１０と、 プレスイツクスあるいはサフイツクスシーケン
スの補数部分あるいはを0111パターン検出器
によつて確認し、補数部分あるいはが確認さ
れたことを表わす第一の出力信号Ｘ、並びに各
0111パターンに応答する第二の出力信号x0を発
生する確認回路６２０と、 補数部分及び非補数部分を確認する回路６１０
及び６２０の後段に接続され、プレフイツクスあ
るいはサフイツクスシーケンス中の遷移の存在を
該シーケンスの補数部分あるいはが非補数部
分ＰあるいはＳに先行する場合に検出して遷移検
出信号y1を発生する検出回路６３０と、 補数部分及び非補数部分を確認する回路６１０
及び６２０の後段に接続され、プレフイツクスあ
るいはサフイツクスシーケンス中の遷移の存在該
シーケンスの非補数部分ＰあるいはＳが補数部分
Ｐあるいはに先行する場合に検出して遷移検出
信号x1を発生する検出回路６４０と、 遷移検出回路６３０及び６４０の出力と接続さ
れ、プレフイツクスシーケンスとサフイツクスシ
ーケンスとを区別して、上記遷移により限定され
るパルスの形態の信号Ｔを発生する弁別回路６５
０と、 遷移検出器６３０の出力並びに弁別器６５０の
出力と接続され、プレスイツクス及びサフイツク
スシーケンスの補数／非補数部分の順序を識別す
る順序識別回路６６０と、 弁別回路６５０によつて発生されるパルスの持
続時間のタイミングを取るタイミング回路６７０
と、 順序識別回路６６０及びタイミング回路６７０
からの出力信号を受信し、受信された情報が弁別
回路６５０の発生する各パルスの後に書込まれる
標本化メモリ６８０とを含む。 警報受信回路６０の動作は、警報メツセージの
確認から始まる。即ちまず確認回路６１０及び６
２０によつて、伝送されてきたデジタルストリー
ム中のプレフイツクスであれサフイツクスであれ
シーケンスの非補数部分ＰあるいはＳかまたは補
数部分ＰあるいはＳが検出される。非補数部分Ｐ
あるいはＳまたは補数部分ＰあるいはＳが検出さ
れると受信回路６０は同一シーケンスの二つの部
分間の遷移を探し、即ち一方は非補数部分から補
数部分への遷移を特定的に検出し、他方は補数部
分から非補数部分への遷移を特定的に検出する遷
移検出回路６３０及び６４０によつて補数部分の
第一のパターンが求められ、該補数部分の存在が
確認される。始めに検出される遷移はプレフイツ
クスシーケンスに属すると見倣され、このシーケ
ンスの順序（非補数部分が先行するか後続する
か）が、遷移検出回路６３０及び６４０のいずれ
が動作したかを決定する順序識別回路６５０によ
つて識別される。プレフイツクスシーケンスの上
記遷移によつて、タイミング回路６７０が始動す
る。二番目に検出される遷移はサフイツクスシー
ケンスに属すると見倣され、このシーケンス順序
もどちらの遷移検出回路が動作したかを決定する
順序識別回路６６０によつて上記と同様に識別さ
れる。サフイツクスシーケンスの遷移はタイミン
グ回路６７０を停止させ、警報メツセージの内容
の標本化メモリ６８０への書込みを惹起する。メ
モリ６８０へ書込まれる情報は、当該警報メツセ
ージを送つた送信器が100個の装置グループのい
ずれの装置に属するかを指示するプレフイツクス
シーケンスの順序（補数部分が先行するか後続す
るか）と、当該メツセージを送信した装置が自身
のグループ内で有する番号を指示する当該メツセ
ージのプレフイツクス及びサフイツクスシーケン
スの遷移間の時間間隔の長さと、警報の種類を指
示するサフイツクスシーケンスの順序である。 第５図は、シーケンスの非補数部分を確認する
確認回路６１０並びに補数部分の先行するシーケ
ンス中の遷移を検出する検出回路６３０の一具体
例を示す。 プレフイツクスあるいはサフイツクスシーケン
スの非補数部分は先に述べたように、連続する23
個の1000型二進パターンから成るストリングによ
つて構成される。この非補数部分を確認するため
に、回路６１０は最初に検出される1000パターン
に一致するパターンレートを採用し、それによつ
て該回路６１０は最初に検出された1000パターン
が、連続するｍ個のパターンのうちのｎ個の1000
パターンから成るストリング、即ちデジタルスト
リーム中の前記1000パターンで始まり、かつｍ個
以下の個数のパターンの長さを有するビツト列か
ら成るストリングの一部であることを確認し、そ
の際ｎが21、ｍが23であることにより複数のパタ
ーンにおいて一つのエラーが許容される。 シーケンスの非補数部分を確認する確認回路６
１０は、 直列入力と並列出力とを有し、その“情報”入
力には再生回路６４で成形されたデジタルストリ
ームＤを、またクロツク入力には回復回路６３か
らのビツト伝送速度信号Ｈを受信する四段シフト
レジスタ６１１と、 論理レベル1000と結線接続された入力並びにシ
フトレジスタ６１１の並列出力と接続された入力
を有し、前記両入力各々からの４ビツト二進数を
比較して、1000パターンが識別されたことを表わ
す信号y0を出力する比較器６１２と、 比較器６１２の出力と接続されたＲ入力を有す
るRS型双安定素子６１３から成るトリガ回路と、 ビツト伝送速度回復回路６３によつて付与され
るビツト伝送速度で動作して、状態１の時は論理
レベル１、他の三つの状態の時は論理レベル０を
有する非対称性信号を発生する除数４の割算回路
もしくはカウンタ６１４であつて、前記信号の正
の遷移は、回路６１４のリセツト入力がトリガ回
路のRS型双安定素子６１３からのＱ出力によつ
て制御されるので、最初のパターンが比較器６１
２によつて検出される瞬間と僅かな遅れで同期化
される除数４の割算回路６１４と、除数４の割算
回路６１４の入力に与えられたビツト伝送速度信
号Ｈが該回路６１４中を伝搬する際にこの伝搬を
実現するべく回復回路６１３によつて発せられた
ビツト伝送速度信号の遷移に対して有する遅れを
補償するように信号Ｈに作用する遅延線６１８と
によつて構成されたパターンレート発生器と、 それぞれ比較器６１２の出力並びにパターンレ
ート発生器の除数４の割算回路６１４の出力と接
続された２個の非反転入力を有する第一の論理
ANDゲートと、比較器６１２の出力と接続され
た反転入力並びにパターンレート発生器の除数４
の割算回路６１４の出力と接続された非反転入力
を有する第二の論理ANDゲートとを含み、比較
器６１２からの出力をパターンレート発生器によ
つて確立されたタイミングで標本化して、第一の
論理ANDゲートの出力からは非補数部分パター
ンが存在する場合を計数するための、正の遷移の
形態のパターン存在計数命令を発し、また第二の
論理ANDゲートの出力からは非補数部分パター
ンが存在しない場合を計数するための、正の遷移
の形態のパターン不在計数命令を発する一致検出
器６１５と、 トリガ回路のRS型双安定素子６１３のＱ出力
によつて制御されるリセツト入力と、一致検出器
６１５のパターン存在計数命令を発する出力から
の正の遷移に応答する計数入力と、計数がｎ以上
になると論理レベル１に変化する、非補数部分Ｐ
及びＳを確認する回路６１０のＹ出力を構成する
オーバフロー出力とを有するｎカウンタ６１６
と、 トリガ回路のRS型双安定素子６１３のＱ出力
によつて制御されるリセツト入力と、一致検出器
６１５のパターン不在計数命令を発する出力から
の正の遷移に応答する計数入力と、計数がｍ−ｎ
を越えると常に論理レベル１となる、トリガ回路
のRS型双安定素子６１３のＳ入力を制御するオ
ーバフロー出力とを有するｍ−ｎカウンタ６１７
とを含む。 1000パターンがｍ−ｎ個のパターンの長さを越
える長さにわたつてデジタルストリームのビツト
列中に存在しない場合、RS型双安定素子６１３
から成るトリガ回路はオフ位置を取り、即ち素子
６１３のＱ出力はパターンレート発生器の除数４
の割算回路６１４をゼロに維持し、また1000パタ
ーンの存在及び不在をそれぞれ計数するｎ及びｍ
−ｎカウンタ６１６及び６１７をもゼロ状態に維
持する論理レベル１を発生する。 再生回路６４によつて発生されるデジタルスト
リーム中に1000パターンが現われるや、比較器６
１２がこのパターンを検出し、かつ該パターンに
応答して、トリガ回路のRS型双安定素子６１３
をオン状態にする正のパルスを発生し、即ち素子
６１３のＱ出力が論理レベル０に変わり、それに
よつてｎ及びｍ−ｎカウンタ６１６及び６１７並
びにパターンレート発生器の除数４の割算回路６
１４は解放され、その後回路６１４の正の遷移は
1000パターンが比較器６１２によつて検出された
瞬間と僅かな遅れで同期化される。上記正のパル
スはまた一致検出器６１５にも与えられ、検出器
６１５はこのパルスを、ｎカウンタ６１６によつ
て用いられるパターン存在計数命令の発生に用い
る。パターンレート発生器の除数４の割算回路６
１４からの出力信号中の、連続する複数の遷移
各々において、一致検出器６１５は比較器６１２
の出力における新たな正パルスの存在を調べて、
ｎカウンタ６１６あるいはｍ−ｎカウンタ６１７
によるパターン存在あるいは不在の計数のための
命令を発する。 ｍ−ｎカウンタ６１７がオーバフロー起す場合
はパターン不在の確認回数がｍ−ｎを上回り、従
つてシーケンスの非補数部分は受信されない。こ
の結果、トリガ回路のRS型安定素子６１３がオ
フ状態とされて、パターンレート発生器の除数４
の割算回路６１４並びにｎ及びｍ−ｎカウンタ６
１６及び６１７をそれらのゼロ状態に維持する。 ｎカウンタ６１６がオーバフローを起こす（こ
れはｍ−ｎカウンタ６１７がオーバフローを起こ
していない場合にのみ可能）と、それによつてシ
ーケンスの非補数部分が確認され、オーバフロー
出力は回路６１０の出力信号Ｙを構成する。 プレフイツクスあるいはサフイツクスシーケン
スの補数部分あるいはを確認する確認回路６
２０はその構造において回路６１０と同等であり
得、但しこの回路６２０の比較器の結線接続され
る入力は、補数部分を表わす論理レベル0111と接
続される。 補数部分が先行し、非補数部分が後続するシー
ケンス中の遷移を検出する検出回路６３０は、 回路６２０がプレフイツクスシーケンスかある
いはサフイツクスシーケンスの補数部分あるい
はを確認したことを指示する信号Ｘの前縁によ
つてトリガされ、使用ビツト伝送速度
295.6Mbit／ｓにおいて25個のパターン即ち100
ビツトの伝送に対応する、即ち338nsに等しい。
シーケンスの補数部分あるいは非補数部分が継続
する時間中続く持続時間を有する正のパルスを発
生する第一の単安定回路６３１と、 一方の入力が第一の単安定回路６３１の出力と
接続されており、また他方の入力は、1000パター
ンが確認される度に正のパルスを有する非補数部
分確認回路６１０からの信号y0を受取る二入力
論理ANDゲート６３２と、 論理ANDゲート６３２からの出力信号の前縁
によつてトリガされて、ビツト伝送速度
295.6Mbit／ｓにおいて25個のパターン即ち100
ビツトの伝送に対応する、即ち338nsに等しい持
続時間を有する正のパルスを発生する第二の単安
定回路６３３と、 回路６１０がシーケンスの非補数部分Ｐあるい
はＳを確認したことを指示する信号Ｙの前縁によ
つてトリガされて、数個のパターンの伝送に対応
する、例えば50nsの持続時間を有する正のパルス
を発生する第三の単安定回路６３４と、 第三の単安定回路６３４からの出力信号を受信
するように接続されたＤ入力と、第二の単安定回
路６３３の出力と接続され、該出力からの信号の
後縁に応答するクロツク入力と、1μsの遅れを創
出する遅延回路６３６を介して自身のＱ出力と接
続されたリセツト入力Ｒとを有するＤ型双安定素
子６３５ とを含む。 シーケンス補数部分あるいはが検出される
度に、回路６２０はそのＸ出力を論理レベル１に
変えることによつて第一の単安定回路６３１をト
リガし、トリガされた回路６３１は論理ANDゲ
ート６３２を、信号y0の正のパルスによつて示
されるような、非補数部分ＰあるいはＳの最初の
1000パターンが確認されるのを待つ一定時間の間
開く。補数部分が先行するシーケンスの第二の部
分の最初の1000パターンの確認に対応する信号
y0のパルスの選択のために上記のように規定さ
れる時間ウインドウの長さは、デジタルストリー
ムの情報が0111パターンのストリングを実際の補
数部分あるいはに先立つて模倣する最悪の場
合の可能性を考慮した上で十分なものでなければ
ならず、即ち実際の補数部分より先に検出される
恐れのある上記のような模倣ストリングの可能性
は、上記ウインドウを十分長く規定することによ
つて補償されなければならない。このウインドウ
の長さは、シーケンスの補数部分あるいは非補数
部分の時間的な長さに等しいか、あるいは僅かに
上回れば十分である。 信号Ｘを論理レベル１に変える補数部分がシー
ケンスの前半部分である場合、非補数部分が前記
部分に後続し、該非補数部分の最初の1000パター
ンは存在するべき遷移の直後に出現する。この最
初のパターンは第一の単安定回路６３１によつて
決定された時間ウインドウにおいて検出され、そ
れによつて信号y0にパルスが現われ、このパル
スは論理ANDゲート６３２を経て第二の単安定
回路６３３に達し、この回路６３３をトリガす
る。 第二の単安定回路６３３は、回路６１０がシー
ケンスの非補数部分ＰあるいはＳを確認するのに
必要な最長時間より僅かに長い時間の後、静止状
態に戻る。パターンにおいて１個のエラーが許容
され得る本具体例の場合、上記最長時間は24個の
パターンの時間的長さ、即ち325nsである。第二
の単安定回路６３３がゼロに戻る瞬間、Ｄ型双安
定素子６３５はそのデータ入力Ｄに与えられた論
理レベルを複写する。前記入力は、非補数部分Ｐ
あるいはＳが回路６１０により有効に確認された
ことによつて第三の単安定回路６３４がトリガさ
れた場合は論理レベル１であり、回路６１０が非
補数部分を確認しておらず、非補数部分の最初の
1000パターンだと思われたパターンはデジタルス
トリーム中の情報による模倣であつたと判明した
場合は論理レベル０である。 即ち、検出回路６３０のＤ型双安定素子６３５
のＱ出力に論理レベル１が現われることは、警報
メツセージの補数部分あるいはが先行し、非
補数部分ＰあるいはＳが後続するプレフイツクス
シーケンスあるいはサフイツクスシーケンス中で
遷移が起こることに対応する。 論理レベル１に変化する都度その1μs後に、Ｄ
型双安定素子６３５のＱ出力は遅延回路６３６に
よつてリセツトされ、その結果検出回路６３０は
再び新たな遷移を検出し得る状態に戻る。 非補数部分ＰあるいはＳが補数部分あるいは
Ｓに先行するプレフイツクスあるいはサフイツク
スシーケンス中の遷移を検出する回路６４０は実
際上、上述の遷移検出回路６３０と同じ構造を有
する。 第６図は、２個の検出回路６３０及び６４０の
後段に接続されて、プレフイツクス及びサフイツ
クスシーケンスの遷移同士を区別する弁別回路６
５０、並びにプレフイツクス及びサフイツクスシ
ーケンスの補数部分及び非補数部分の順序を識別
する回路６６０及びタイミング回路６７０の具体
例を示す。 プレフイツクス及びサフイツクスシーケンス中
の遷移同士を区別する弁別回路６５０は、遷移検
出回路６３０及び６４０の出力と接続された２個
の入力を有する二入力論理ORゲート６５１、論
理ORゲート６５１の出力と接続されたクロツク
入力を有する、除数２の割算回路として機能する
Ｄ型双安定素子６５２と、Ｄ型双安定素子６５２
のＱ出力を該素子６５２のリセツト入力に接続す
る110μs遅延回路６５３とを含む。 遅延回路６５３によつて、Ｄ型双安定素子６５
２のＱ出力は、論理レベル１に変わる度毎に確実
に論理レベル０に戻る。静止時、即ち警報メツセ
ージが存在しない場合には、Ｄ型双安定素子６５
２のＱ出力は論理レベル０である。プレフイツク
スシーケンスとサフイツクスシーケンスとの間隔
が50〜100μsである警報メツセージが受信される
場合、Ｄ型双安定素子６５２のＱ出力は、プレフ
イツクスシーケンス中の遷移が検出回路６３０及
び６４０のいずれか一方によつて検出されると論
理レベル１となり、50〜100μs後にサフイツクス
シーケンス中の遷移が検出されると論理レベル０
に戻る。伝送エラーのために遷移が検出されない
（このことは、プレフイツクスシーケンスにおい
てもサフイツクスシーケンスにおいても起こり得
る）場合は、Ｄ型双安定素子６５２のＱ出力は遅
延回路６５３によつて110μs後に論理レベル０に
戻される。 即ち、Ｄ型双安定素子６５２のＱ出力において
発せられる矩形波パルスＴは、その持続時間が50
〜100μsである場合はプレフイツクスシーケンス
の遷移とサフイツクスシーケンスの遷移との時間
間隔（２個のパターンのエラーは存在し得る）に
対応し、持続時間が110μsの時はエラーに対応す
る。パターン２個までのエラーは、シーケンス中
の遷移が該シーケンス伝送時に上記パターンと同
期化されないことに起因する。 プレフイツクス及びサフイツクスシーケンスの
補数部分及び非補数部分の順序を識別する回路６
６０は、補数部分が非補数部分に先行するシーケ
ンス中に現われる遷移を検出する検出回路６３０
からの信号y1を受信するように接続されたデー
タ入力Ｄを各々有する２個のＤ型双安定素子６６
１及び６６２を含む。一方のＤ型双安定素子６６
１の前縁応答型のクロツク入力CKは、プレフイ
ツクスシーケンス及びサフイツクスシーケンスの
遷移同士を区別する回路６５０のＤ型双安定素子
６５２のＱ出力と接続されており、このＤ型双安
定素子６６１はそのＤ入力の状態を矩形波パルス
Ｔの各前縁において、即ちプレフイツクスシーケ
ンス中の遷移が検出される度に複写する。他方の
Ｄ型双安定素子６６２の前縁応答型のクロツク入
力は、プレフイツクスシーケンス及びサフイツク
スシーケンスの遷移同士を区別する回路６５０の
Ｑ補出力と接続されており、このＤ型双安定素子
６６２はそのデータ入力Ｄの状態を矩形波パルス
Ｔの各後縁において、即ちサフイツクスシーケン
ス中の遷移が検出される度に複写する。Ｄ型双安
定素子６６１はプレフイツクスシーケンスでの順
序を、またＤ型双安定素子６６２はサフイツクス
シーケンスでの順序を記録する。これらの素子６
６１及び６６２はいずれも、対応シーケンスにお
いて補数部分から非補数部分への遷移が現れるる
と論理レベル１となり、その逆の場合には論理レ
ベル０となる。 タイミング回路６７０は、ビツト伝送速度回復
回路６３から与えられるクロツク信号Ｈ並びにプ
レフイツクスシーケンス中の遷移とサフイツクス
シーケンス中の遷移とを区別する回路６５０によ
つて発生される矩形波パルスＴによつて動作す
る。この回路６７０は、 論理信号Ｈ及びＴを受信する二入力論理AND
ゲート６７１と、 信号Ｔを受信し、この信号Ｔに応答して持続時
間1μsの正のパルスを発生する、後縁によつてト
リガされる第一の単安定回路６７２と、 第一の単安定回路６７２の後段に接続され、持
続時間0.5μsの正のパルスを発生する、後縁によ
つてトリガされる第二の単安定回路６７３と、 第二の単安定回路６７３の後段に接続され、持
続時間0.5μsの正のパルスを発生する、後縁によ
つてトリガされる第三の単安定回路６７４と、 論理ANDゲート６７１の出力と接続された計
数入力と、第三の単安定回路６７４の出力と接続
されたリセツト入力とを有する並列出力カウンタ
６７５とを含む。 カウンタ６７５は、その計数周期を0.5μsに減
少する前置分割回路を具備している。このカウン
タ６７５は、その計数入力は論理ANDゲート６
７１によつて矩形波パルスＴの間付与されるクロ
ツク信号Ｈを計数し、かつ各矩形波パルスＴが終
息する度その1.5μs後に、直列に接続し合つた３
個の単安定回路６７２，６７３及び６７４によつ
てリセツトされる。 第一の単安定回路６７２はカウンタ６７５の読
取を、矩形波パルスＴの後縁に関して1μs遅らせ
る。第二の単安定回路６７３は標本化メモリ６８
０への書込を制御する0.5μsパルスを発生し、そ
れによつてメモリ６８０はカウンタ６７５の内容
と、プレフイツクス及びサフイツクスシーケンス
の部分の順序を識別する回路の２個のＤ型レジス
タ６６１及び６６２の内容とを受取る。 第三の単安定回路６７４は、標本化メモリ６８
０への書込が済んだ後カウンタ６７５をリセツト
するパルスを発生する。 受信回路には、特に大きいデータレートで動作
しなければならず、従つてエネルギを大量に消費
する超高速回路を必要とする構成要素が幾つか含
まれる。しかしこのことは、警報の活用はデジタ
ルリンクにおいて、通常パワーを遠隔供給される
よりむしろその場で供給される比較的少数の装置
によつて実現されるので、重要ではない。パワー
を遠隔供給される装置に通常配置される多数の警
報送信回路の場合は、上記とは逆のことが指摘さ
れ得る。

【図面の簡単な説明】

第１図は警報メツセージ送信回路が光フアイバ
デジタル伝送リンクの双方向中継器内に設置され
る様を示すブロツク線図、第２図は本発明による
警報メツセージ送信回路の線図、第３図は第２図
の送信回路の動作を説明する波形図、第４図は第
２図の回路によつて送信された警報メツセージを
受信する回路のブロツク線図、第５図は第４図の
回路の、警報メツセージのプレフイツクス及びサ
フイツクスシーケンスの補数部分及び非補数部分
を確認する回路並びに前記両部分間の遷移を検出
回路から成る細部を示す説明図、第６図は第４図
の、プレフイツクスシーケンスの遷移とサフイツ
クスシーケンスの遷移とを区別する回路と、シー
ケンスの補数部分及び非補数部分の順序を識別す
る回路と、プレフイツクスシーケンスとサフイツ
クスシーケンスとの時間間隔を測定する回路とか
ら成る別の細部を示す説明図である。 １，１′，６２……光フアイバ、２，２′……オ
プトエレクトリカル復調器、３，３′，６３……
ビツト伝送速度回復回路、４，４′，６４……再
生回路、５，５′……光学変調器、６，６′……警
報検出及び処理回路、７，７′……警報送信回路、
１０……パターン発生器、１１，１２……除算回
路、１３，１８，２１〜２３，５０，６５１……
論理ORゲート、１４，１５，２９，３３，３
４，４３〜４８，６３２，６７１……論理AND
ゲート、１９……マルチプレクサ、２０……発振
器、２４……シーケンサ、２５，６３５，６５
２，６６１，６６２……Ｄ型双安定素子、２６，
６１３……RS型双安定素子、２７，２８，３１，
４１……単安定素子、３０……プレフイツクスシ
ーケンス構成回路、３２，４２，６３６，６５３
……遅延回路、３５……ストラツピング領域、６
０……警報受信回路、６１……オプトエレクトロ
ニク復調器、６１０，６２０……確認回路、６１
１……四段シフトレジスタ、６１２……比較器、
６１４……除数４の割算回路、６１５……一致検
出器、６１６……ｎカウンタ、６１７……ｍ−ｎ
カウンタ、６１８……遅延線、６３０，６４０…
…遷移検出回路、６３１，６３３，６３４，６７
２〜６７４……単安定回路、６５０……弁別回
路、６６０……順序識別回路、６７０……タイミ
ング回路、６７５……並列出力カウンタ、６８０
……標本化メモリ。

Claims (1)

1. 【特許請求の範囲】 １ デジタル伝送リンクによつて搬送されるデジ
   タルストリームと同じビツトレートであり且つ該
   リンクで搬送される情報データの代りに一時的に
   用いられるデジタルメツセージから成る信号を伝
   送するデジタル伝送リンクの警報信号伝送方法で
   あつて、前記警報信号メツセージが２つの非連続
   シーケンスから成り、第１シーケンスがプレフイ
   ツクスシーケンスであり第２シーケンスがサフイ
   ツクスシーケンスであつて、２つのシーケンス間
   に警報信号データをコードする可変長さの時間間
   隔が存在しており、前記プレフイツクスシーケン
   スとのサフイツクスシーケンスとの各々が２つの
   部分に分割されており、これらの部分の各々が別
   の部分で反復された２進パターンの補数たる２進
   パターンの反復によつて得られること、及び、１
   つのプレフイツクスシーケンスの２つの部分の間
   の遷移が前記警報信号データをコードする前記時
   間間隔の初端を示しており、１つのサフイツクス
   シーケンスの２つの部分の間の遷移が前記時間間
   隔の終端を示すことを特徴とする前記伝送方法。 ２ 前記パターンの１つが４つの連続ビツト1000
   から成ることを特徴とする特許請求の範囲第１項
   に記載の方法。 ３ １つのシーケンスの内部での前記相補的パタ
   ーンの伝送順序もまた警報信号データをコードし
   ていることを特徴とする特許請求の範囲第１項に
   記載の方法。 ４ アラームの検出操作回路とデジタルストリー
   ムのビツトレート回復回路とを備えた設備を１つ
   以上含むデジタルリンクに於いてデジタル伝送リ
   ンクによつて搬送されるデジタルストリームと同
   じビツトレートであり且つ該リンクで搬送される
   情報データの代りに一時的に用いられるデジタル
   メツセージから成る信号を伝送するデジタル伝送
   リンクの警報信号伝送装置であつて、前記装置が
   前記設備に内蔵された警報信号メツセージの発信
   回路を１つ以上含んでおり、前記回路が４ビツト
   ２進パターンジエネレータとパターンタイプ送出
   回路とスイツチング回路と発振器とシーケンサと
   プレフイツクスシーケンス構成回路とサフイツク
   スシーケンス構成回路とを含んでおり、 前記４ビツト２進パターンジエネレータが、ビ
   ツトレート回復回路の出力に直列に接続された２
   つの除数２の除算回路と、前記除算回路の各々の
   出力に接続された２つの入力と補数出力と非補数
   出力との２つの出力とをもつ論理ORゲートとか
   ら構成されており、前記パターンタイプ選択回路
   が、論理ゲートから成り前記パターンジエネレー
   タの２つの出力のいずれか一方を選択すべく機能
   しており、前記スイツチング回路が、リンクによ
   つて搬送されるデジタルストリーム中に該リンク
   で搬送する筈の情報データに置換して前記選択回
   路からの信号を一時的に挿入すべく機能してお
   り、前記は発振器は、当該設備から発信される警
   報信号メツセージ中のプレフイツクスシーケンス
   とサフイツクスシーケンスとの間の時間間隔を限
   定する周期を有しており、前記シーケンサは、ア
   ラーム検出操作回路によつてトリガされ警報信号
   メツセージのプレフイツクスシーケンスとサフイ
   ツクスシーケンスとの初期時点を決定すべく前記
   発振器によつて制御されており、前記プレフイツ
   クスシーケンス構成回路は、前記シーケンサによ
   つて最初にトリガされ論理ゲートを介してプレフ
   イツクスシーケンスを生成すべく前記パターンタ
   イプ選択回路の選択入力に作用し且つ情報データ
   に置換してデジタルストリーム中にプレフイツク
   スシーケンスを挿入すべくスイツチング制御入力
   に作用しており、前記サフイツクスシーケンス構
   成回路は、前記シーケンサによつて２番目にトリ
   ガされ論理ゲートを介して、サフイツクスシーケ
   ンスを生成すべく前記パターンタイプ選択回路の
   選択入力に作用し且つ情報データに置換してデジ
   タルストリーム中にサフイツクスシーケンスを挿
   入すべくスイツチング制御入力に作用することを
   特徴とする前記装置。 ５ 前記プレフイツクスシーケンス構成回路及び
   サフイツクスシーケンス構成回路の各々が、１つ
   のシーケンスの持続時間を限定し且つ前記スイツ
   チング回路の制御入力に作用する単安定素子と、
   前記単安定素子の出力に接続されており、１つの
   シーケンスを２つの部分即ち補数部分と別の非補
   数部分とに分割すべく機能する遅延回路と、パタ
   ーンタイプ選択回路の選択入力に接続されており
   論理ゲートから構成され単安定素子でイネーブル
   され遅延回路でアドレスされる２チヤネルデマル
   チプレクサとを含むことを特徴とする特許請求の
   範囲第４項に記載の装置。 ６ 前記シーケンス構成回路の１つが更に、前記
   デマルチプレクサの２つのチヤネルの出力間に挿
   入されたストラツピング領域を含んでおり、前記
   領域は、前記チヤネルを真直に接続するか又は前
   記チヤネルの接続を相互に切換えるべく機能する
   ことを特徴とする特許請求の範囲第５項に記載の
   装置。 ７ 前記シーケンス構成回路が更に、前記デマル
   チプレクサの２つのチヤネルの出力間に挿入され
   ており、アラーム検出操作回路の制御下で前記出
   力の切換の有無を実行すべく機能する論理ゲート
   形互換回路を含むことを特徴とする特許請求の範
   囲第５項に記載の装置。 ８ 警報信号処理回路とデジタルストリームのビ
   ツトレート回復回路とを備えた設備を１つ以上含
   むデジタルリンクに於てデジタル伝送リンクによ
   つて搬送されるデジタルストリームと同じビツト
   レートであり且つ該リンクで搬送される情報デー
   タの代りに一時的に用いられるデジタルメツセー
   ジから成る信号を伝送するデジタル伝送リンクの
   警報信号伝送装置であつて、前記装置が前記設備
   に内蔵されたメツセージ受信回路を少なくとも１
   つ含んでおり、前記回路が、非補数部分認識回路
   と補数部分認識回路と２つの遷移検出回路とプレ
   フイツクスシーケンスの遷移とサフイツクスシー
   ケンスの遷移とを弁別する回路とプレフイツクス
   シーケンス及びサフイツクスシーケンスの中の２
   つの部分の順序を認識する回路とタイミング回路
   とサンプリングメモリとを含んでおり、前記非補
   数部分認識回路は、デジタルストリームと該スト
   リームの回復ビツトレートとを受信すべく接続さ
   れた非補数部分パターンのデテクタと共にシーケ
   ンスの非補数部分を認識し、非補数シーケンス部
   分の認識を示す信号Ｙを送出する第１出力と非補
   数シーケンス部分から認識されたパターンを示す
   信号Y0を送出する第２出力とを有しており、前
   記補数部分認識回路は、デジタルストリームとそ
   の回復ビツトレートとを受信すべく接続された補
   数部分パターンのデテクタと共にシーケンスの補
   数部分を認識し、補数シーケンス部分の認識を示
   す信号Ｘを送出する第１出力と補数シーケンス部
   分から認識されたパターンを示す信号X0を送出
   する第２出力とを有しており、前記遷移検出回路
   の１つは、補数部分と非補数部分とをこの順序で
   含むシーケンス中の遷移を検出すべく機能し、非
   補数部分認識回路の各出力に接続された２つの入
   力と補数部分認識回路の第１出力に接続された１
   つの入力とを有しており、出力に遷移検出信号
   Y1を送出し、もう１つの遷移検出回路は、非補
   数部分と補数部分とをこの順序で含むシーケンス
   中の遷移を検出すべく機能し、補数部分認識回路
   の各出力に接続された２つの入力と非補数部分認
   識回路の第１出力に接続された１つの入力とを有
   しており、出力に遷移検出信号X1を送出し、前
   記プレフイツクスシーケンスの遷移とサフイツク
   スシーケンスの遷移との弁別回路は、遷移検出回
   路の各出力に接続された２つの入力を有しており
   前記遷移によつて限定される方形波パルスの形態
   の出力信号Ｔを送出し、前記シーケンスの２つの
   部分の順序認識回路は、遷移検出回路の出力とプ
   レフイツクスシーケンスの遷移とサフイツクスシ
   ーケンスの遷移との弁別回路の出力とに接続され
   ており、２つの出力即ちプレフイツクスシーケン
   スに関する第１出力とサフイツクスシーケンスに
   関する第２出力とを有しており、前記出力は、所
   与のシーケンスの補数部分と非補数部分との検出
   順序を示す論理信号を受信しており、前記タイミ
   ング回路は、プレフイツクスシーケンスの遷移と
   サフイツクスシーケンスの遷移との弁別回路の出
   力に接続されており、該弁別回路の出力の方形波
   信号の接続時間を測定すべく機能しており、前記
   サンプリングメモリは、タイミング回路の出力信
   号とプレフイツクスシーケンス及びサフイツクス
   シーケンスの２つの部分の順序認識回路の出力信
   号とを受信しており、プレフイツクスシーケンス
   の遷移とサフイツクスシーケンスの遷移との弁別
   回路から生成された各方形波信号Ｔの終了後に前
   記メモリに対するデータの書込みが行なわれるこ
   とを特徴とする前記装置。