JPH0556878B2 - - Google Patents

Info

Publication number
JPH0556878B2
JPH0556878B2 JP3616687A JP3616687A JPH0556878B2 JP H0556878 B2 JPH0556878 B2 JP H0556878B2 JP 3616687 A JP3616687 A JP 3616687A JP 3616687 A JP3616687 A JP 3616687A JP H0556878 B2 JPH0556878 B2 JP H0556878B2
Authority
JP
Japan
Prior art keywords
insulating film
recess
metal substrates
conductive path
separated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3616687A
Other languages
English (en)
Other versions
JPS63204697A (ja
Inventor
Yoshio Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3616687A priority Critical patent/JPS63204697A/ja
Publication of JPS63204697A publication Critical patent/JPS63204697A/ja
Publication of JPH0556878B2 publication Critical patent/JPH0556878B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は混成集積回路の製造方法に関する。
(ロ) 従来の技術 従来絶縁フイルムを用いた折曲げ基板は第2図
に示す如く、二枚の金属基板21,22と、基板
21,22を接続する絶縁フイルム23と、フイ
ルム23上に設けた導電路24と、導電路24上
に固着した半導体集積回路、チツプ抵抗あるいは
チツプコンデンサー等の複数の回路素子(図示し
ない)とから構成される。
金属基板21,22は0.5〜1.0mm厚の良熱伝導
性のアルミニウムで形成され、エポキシ樹脂等の
接着材により基板21,22を夫々の厚みだけ離
間させてポリイミド等の絶縁フイルム23で接続
する。絶縁フイルム23の反対主面には導電路2
4となる銅箔を貼着しておき、銅箔を選択的にエ
ツチングして所望形状の導電路24を形成し、そ
の導電路上に回路素子(図示しない)を組込んだ
後、基板21,22の離間部分で絶縁フイルム2
3を折曲げて第3図に示す如く、基板21,22
の夫々の反対主面をちようど当接させて、外部リ
ード26を残して全体を樹脂25でモールドして
一体化する。
上述した技術は特公昭60−11809号公報に記載
されている。
また二枚の金属基板をケース材で離間固着する
混成集積回路は第4図に示す如く、絶縁処理が施
された夫々の金属基板31,31に回路素子3
0,30が固着され、絶縁樹脂で形成されたケー
ス材32で離間固着して夫々の基板31,31を
リード33で導通し樹脂34を充填して一体化す
る混成集積回路もある。
この様な混成集積回路は実公昭55−8316号公報
に記載されている。
しかしながら、第2図及び第3図に示した折曲
げ用の混成集積回路は本来小型化を目的としたも
のであり、金属基板が密接しているため発熱を伴
う回路素子を実装するのに不向きで高出力タイプ
の混成集積回路を提供することができない問題点
があつた。
また第4図に示した従来例は二枚の金属基板の
導通をリード線を用いて半田接続していたので作
業性及び信頼性が低下する問題点があつた。
上述の問題点を解決するために第5図の如く、
折曲げ部分の金属基板40,41の端部にシリコ
ン樹脂膜42を設けて金属基板40,41間に空
間部43を設けて、その空間部43に樹脂44を
充填してケース材45と一体化する混成集積回路
を出願した。
(ハ) 発明が解決しようとする問題点 しかしながら、第5図の混成集積回路を製造す
る場合、空間部43を形成するために金属基板4
0,41の周端部にシリコン樹脂膜42を形成す
る程数が増えると共にシリコン樹脂膜42では確
実に金属基板40,41から絶縁フイルム46を
剥離できない問題点があつた。
(ニ) 問題点を解決するための手段 本発明は上述した問題点に鑑みて為されたもの
であり、先ず第1図Aに示す如く、金属基板1が
二枚に離間される位置に凹部2を形成し、第1図
Bに示す如く、その凹部2の底面を切断して金属
基板1を分離し、第1図Cに示す如く、金属基板
1,1′の凹部2が設けられた主面上に絶縁フイ
ルム4を貼着して絶縁フイルム4上に所望の導電
路5を固着し、第1図Dに示す如く、導電路5上
に複数の回路素子6を固着し、第1図Eに示す如
く、凹部2上の絶縁フイルム4を回路素子6が対
向する様に折曲げ配置しケース材8で金属基板
1,1′を離間固着し凹部2間で形成された空間
9に樹脂10を充填して解決する。
(ホ) 作用 上述の如く、本発明では金属基板1の離間部分
となる位置に凹部2を形成し、凹部2の底面を切
断して金属基板1,1′を離間させた後、絶縁フ
イルム4を貼着することにより、折曲げ部分の絶
縁フイルム4と凹部2とが離間されるので樹脂1
0を充填する空間部9を確実に形成することがで
きる。
(ヘ) 実施例 以下に第1図A乃至第1図Eに示した図面に基
づいて本発明を詳細に説明する。
先ず、第1図Aに示す如く、金属基板1を二枚
に離間する位置に凹部2を形成する。金属基板1
はアルミニウム基板が用いられ、その表面は陽極
酸化により酸化アルミニウム膜が形成される。金
属基板1に形成される凹部2はプレス打で形成さ
れ、その凹部2の深さは金属基板1の厚みの1/3
〜1/2の厚みが好ましい。凹部2が形成された金
属基板1の反対面はある程度突出するがその突出
した部分はグラインダー等で削り落され平面とな
る様に形成する。
次に第1図Bに示す如く、金属基板1の凹部2
の底面をプレスで切断して金属基板1を二枚に分
離する。(以下金属基板1,1′とする。) 次に第1図Cに示す如く、二枚に分離された金
属基板1,1′を連結させるため凹部2が設けら
れた金属基板1,1′上にあらかじめ銅箔3と一
体化されたポリイシド樹脂等から成る絶縁フイル
ム4を貼着する。
次に第1図Dに示す如く、銅箔3を所望形状に
エツチングして所望形状の導電路5を形成する。
導電路5は絶縁フイルム4上に形成され、導電路
5が延在された二枚の金属基板1,1′の周端部
には導電パツドが形成される。導電路5上には半
導体集積回路、パワー素子、チツプ部品等の回路
素子6を固着し、一部の回路素子6は近傍ので導
電路5に超音波によりワイヤーボンデイング接続
する。
二枚の金属基板1,1′の周端部に設けられた
導電パツドに外部リード7を固着する。
次に第1図Eに示す如く、凹部2上の絶縁フイ
ルム4を二枚の金属基板1,1′上に固着した回
路素子6が対向する様に折曲げて回路素子6を密
封するために樹脂等で形成された枠状のケース材
8で金属基板1,1′を離間固着した後、凹部2
曲で形成された空間部9内に折曲げ部分の絶縁フ
イルム4を収納し、その折曲げ部分の絶縁フイル
ム4を密封封止するために空間部9内にエポキシ
樹脂等の樹脂10を充填させて一体化する。
(ト) 発明の効果 以上に詳述した如く、本発明に依れば、金属基
板の折曲げ部分となる位置に凹部を設け、その凹
部で金属基板を二枚に分離し、絶縁フイルムで連
結することにより、凹部と絶縁フイルムとの間が
離間するために基板を折曲げ配置した際、凹部間
で形成された空間部内に絶縁フイルムが収納でき
るので折曲げ部分の絶縁フイルムを保護すること
ができる。
また、本発明では従来の欠点をすべて解決でき
るものである。
【図面の簡単な説明】
第1図A乃至第1図Eは本発明の実施例を示す
断面図、第2図乃至第5図は従来例の示す断面図
である。 1,1′は金属基板、2は凹部、3は銅箔、4
は絶縁フイルム、5は導電路、6は回路素子、7
は外部リード、8はケース材、9は空間部、10
は樹脂。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁フイルムによつて二枚の金属基板が離間
    連結され、前記金属基板間の前記絶縁フイルムを
    折曲げ前記二枚の金属基板上に設けられた回路素
    子を対向配置させた混成集積回路において、前記
    金属基板が二枚に離間される位置に凹部を形成
    し、前記凹部の底面を切断して前記金属基板を分
    離し、分離された前記金属基板の前記凹部が設け
    られた主面上に絶縁フイルムを貼着し、前記絶縁
    フイルム上に所望の導電路を形成し、前記導電路
    上に複数の回路素子を固着した後、前記凹部上の
    前記絶縁フイルムを前記回路素子が対向する様に
    折曲げ配置し、ケース材で前記金属基板を離間固
    着することを特徴とする混成集積回路の製造方
    法。
JP3616687A 1987-02-19 1987-02-19 混成集積回路の製造方法 Granted JPS63204697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3616687A JPS63204697A (ja) 1987-02-19 1987-02-19 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3616687A JPS63204697A (ja) 1987-02-19 1987-02-19 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS63204697A JPS63204697A (ja) 1988-08-24
JPH0556878B2 true JPH0556878B2 (ja) 1993-08-20

Family

ID=12462174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3616687A Granted JPS63204697A (ja) 1987-02-19 1987-02-19 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS63204697A (ja)

Also Published As

Publication number Publication date
JPS63204697A (ja) 1988-08-24

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JPS6333320B2 (ja)
WO2000014802A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH0448767A (ja) 樹脂封止型半導体装置
JP2953899B2 (ja) 半導体装置
JPH113957A (ja) 薄型パワーテープボールグリッドアレイパッケージ
JPH0319703B2 (ja)
JPH10149901A (ja) 電気抵抗器および電気抵抗器の製造方法
WO2007052476A1 (ja) 電子回路装置およびその製造方法
JPS6011809B2 (ja) 混成集積回路
JP2001332580A (ja) 半導体装置及びその製造方法
JPH113955A (ja) 半導体チップ搭載ボード
JPH0442937Y2 (ja)
JP2524482B2 (ja) Qfp構造半導体装置
JP2794262B2 (ja) 電子回路パッケージ
JPH043500Y2 (ja)
JPH0442938Y2 (ja)
JPS63204697A (ja) 混成集積回路の製造方法
JP4247623B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0445253Y2 (ja)
JPH0519974Y2 (ja)
JP3651345B2 (ja) ボンディングツール及びその製造方法
JP2771575B2 (ja) 混成集積回路
JP2813587B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term