JPH0557614B2 - - Google Patents
Info
- Publication number
- JPH0557614B2 JPH0557614B2 JP60298422A JP29842285A JPH0557614B2 JP H0557614 B2 JPH0557614 B2 JP H0557614B2 JP 60298422 A JP60298422 A JP 60298422A JP 29842285 A JP29842285 A JP 29842285A JP H0557614 B2 JPH0557614 B2 JP H0557614B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- calculation
- type information
- control
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置におけるマイクロプログ
ラム制御装置に関し、特に異なるマクロ命令に対
し同一のマイクロ命令列を使用することができる
マイクロプログラム制御装置に関する。
ラム制御装置に関し、特に異なるマクロ命令に対
し同一のマイクロ命令列を使用することができる
マイクロプログラム制御装置に関する。
一般に、マイクロプログラム制御方式を採用す
る情報処理装置においては、一つのマクロ命令が
与えられると複数個のマイクロ命令から構成され
る一連のマイクロ命令列が制御記憶装置から読出
されて実行される。
る情報処理装置においては、一つのマクロ命令が
与えられると複数個のマイクロ命令から構成され
る一連のマイクロ命令列が制御記憶装置から読出
されて実行される。
例えば、オペランド０とオペランド１とを加算
し、その加算結果を演算器の出力レジスタに格納
するマクロ命令には、従来、例えば次のようなマ
イクロ命令列が含まれる。
し、その加算結果を演算器の出力レジスタに格納
するマクロ命令には、従来、例えば次のようなマ
イクロ命令列が含まれる。
PA＝OPR0
PB＝OPR1
ADD（RA，RB）
OPR0＝ALU
但し、RA，PBはレジスタ、ALUは演算器の
出力レジスタである。
出力レジスタである。
また、オペランド０からオペランド１を減算
し、その減算結果を演算器の出力レジスタに格納
するマイクロ命令には、従来、例えば次のような
マイクロ命令列が含まれる。
し、その減算結果を演算器の出力レジスタに格納
するマイクロ命令には、従来、例えば次のような
マイクロ命令列が含まれる。
RA＝OPR0
RB＝OPR1
SUB（RA，RB）
OPR0＝ALU
このように、従来のマイクロプログラム制御装
置においては、演算種別が異なる毎にそれ専用の
マイクロ命令列を用意しておく必要がある。
置においては、演算種別が異なる毎にそれ専用の
マイクロ命令列を用意しておく必要がある。
また、演算の結果を演算フラグに反映する処理
も、従来は各マクロ命令に対応するマイクロ命令
列中に含めたフラグ更新用のマイクロ命令の実行
によつて演算フラグをセツトするか或いはリセツ
トすることにより行なわれ、演算種別が相違する
場合と同様にそれ専用マイクロ命令列を制御記憶
装置に用意しておく必要がある。
も、従来は各マクロ命令に対応するマイクロ命令
列中に含めたフラグ更新用のマイクロ命令の実行
によつて演算フラグをセツトするか或いはリセツ
トすることにより行なわれ、演算種別が相違する
場合と同様にそれ専用マイクロ命令列を制御記憶
装置に用意しておく必要がある。
従つて、マイクロ命令列を格納するマイクロ
ROM等の制御記憶装置には、各マクロ命令に対
応したマイクロ命令列を別個、独立に記憶してお
く必要が生じ、制御記憶装置の容量が増加すると
いう欠点があつた。
ROM等の制御記憶装置には、各マクロ命令に対
応したマイクロ命令列を別個、独立に記憶してお
く必要が生じ、制御記憶装置の容量が増加すると
いう欠点があつた。
もし、演算種別が相違しても同一のマイクロ命
令列が使用できるようになれば、それだけ制御記
憶装置の容量の減少化が可能となつて経済的、ス
ペース的にも大変有効であり、更に、各マクロ命
令に対するマイクロプロシジヤの共通ルーチンか
を実現することも可能となる。
令列が使用できるようになれば、それだけ制御記
憶装置の容量の減少化が可能となつて経済的、ス
ペース的にも大変有効であり、更に、各マクロ命
令に対するマイクロプロシジヤの共通ルーチンか
を実現することも可能となる。
しかしながら、演算種別が異なれば演算後のフ
ラグ更新動作も相違する。そのため単に演算実行
用のマイクロ命令列のみ共通化したとしても、フ
ラグ更新用マイクロ命令列を演算種別毎に用意す
る必要がある。つまり、マイクロ命令列を完全に
共通化することができない。
ラグ更新動作も相違する。そのため単に演算実行
用のマイクロ命令列のみ共通化したとしても、フ
ラグ更新用マイクロ命令列を演算種別毎に用意す
る必要がある。つまり、マイクロ命令列を完全に
共通化することができない。
そこで、本願発明の目的は、演算種別等が異な
るマイクロ命令であつても同一のマイクロ命令列
が使用可能なマイクロプログラム制御装置におい
て、マイクロ命令によるセツト、リセツトによら
ずフラグの更新を実行することにより、フラグ更
新ルーチンをも共通化することを目的とする。
るマイクロ命令であつても同一のマイクロ命令列
が使用可能なマイクロプログラム制御装置におい
て、マイクロ命令によるセツト、リセツトによら
ずフラグの更新を実行することにより、フラグ更
新ルーチンをも共通化することを目的とする。
演算種別情報を保持する演算保持手段を有し、
該演算保持手段に保持された演算種別情報に応じ
た演算制御を演算制御手段に行なわせる情報処理
手段におけるマイクロプログラム制御装置におい
て、マクロ命令をデコードしてマイクロ命令に含
まれる演算種別情報と同一形式の演算種別情報を
生成するデコード手段と、該デコード手段で得ら
れた演算種別情報を保持する間接演算保持手段
と、該間接演算保持手段に保持された演算種別情
報と、マクロ命令に応じて制御記憶装置から読出
されたマイクロ命令に含まれる演算種別情報のう
ちの何れか一方の演算種別情報を、該マイクロ命
令の内容に応じて選択して前記演算保持手段に出
力する選択手段とを備えると共に、前記演算制御
手段は、前記演算保持手段中の演算種別情報によ
り決定されるフラグ制御信号を生成する構成と
し、且つ、 演算フラグの要因となる全てのステータスと変
更すべき演算フラグの内容とを入力とし、前記フ
ラグ制御信号の内容に基づいて複数の前記入力の
何れかを選択して演算フラグの更新を行なうフラ
グ選択情報を、各演算フラグ毎に設ける。
該演算保持手段に保持された演算種別情報に応じ
た演算制御を演算制御手段に行なわせる情報処理
手段におけるマイクロプログラム制御装置におい
て、マクロ命令をデコードしてマイクロ命令に含
まれる演算種別情報と同一形式の演算種別情報を
生成するデコード手段と、該デコード手段で得ら
れた演算種別情報を保持する間接演算保持手段
と、該間接演算保持手段に保持された演算種別情
報と、マクロ命令に応じて制御記憶装置から読出
されたマイクロ命令に含まれる演算種別情報のう
ちの何れか一方の演算種別情報を、該マイクロ命
令の内容に応じて選択して前記演算保持手段に出
力する選択手段とを備えると共に、前記演算制御
手段は、前記演算保持手段中の演算種別情報によ
り決定されるフラグ制御信号を生成する構成と
し、且つ、 演算フラグの要因となる全てのステータスと変
更すべき演算フラグの内容とを入力とし、前記フ
ラグ制御信号の内容に基づいて複数の前記入力の
何れかを選択して演算フラグの更新を行なうフラ
グ選択情報を、各演算フラグ毎に設ける。
複数のマクロ命令、例えば加算のマクロ命令と
減算のマクロ命令とで同一のマイクロ命令列を使
用する場合、マイクロ命令列としては、例えば次
のようなものを制御記憶装置に格納しておく。
減算のマクロ命令とで同一のマイクロ命令列を使
用する場合、マイクロ命令列としては、例えば次
のようなものを制御記憶装置に格納しておく。
PA＝OPR0
PB＝OPR1
ALU（RA，RB）
OPR0＝ALU
但し、ALU（RA，RB）は間接演算指定のマイ
クロ命令である。
クロ命令である。
例えば加算のマイクロ命令がデコードされる
と、加算である旨の演算種別情報が間接演算保持
手段に保持され、制御記憶装置から上記マイクロ
命令列が読出され、その間接演算指定により選択
手段は間接演算保持手段に保持された演算種別情
報を演算保持手段に出力する。従つて、演算制御
手段では加算の演算制御が実行される。また、例
えば減算のマクロ命令がデコードされると、間接
演算手段には減算である旨の演算種別情報が保持
され、制御記憶装置から上記マイクロ命令列と同
一のマイクロ命令列が読出され、その間接演算指
定により選択手段は間接演算保持手段に保持され
た減算の種別情報を演算保持手段に出力する。従
つて、この場合は演算制御手段での減算の演算制
御が実行されることになる。
と、加算である旨の演算種別情報が間接演算保持
手段に保持され、制御記憶装置から上記マイクロ
命令列が読出され、その間接演算指定により選択
手段は間接演算保持手段に保持された演算種別情
報を演算保持手段に出力する。従つて、演算制御
手段では加算の演算制御が実行される。また、例
えば減算のマクロ命令がデコードされると、間接
演算手段には減算である旨の演算種別情報が保持
され、制御記憶装置から上記マイクロ命令列と同
一のマイクロ命令列が読出され、その間接演算指
定により選択手段は間接演算保持手段に保持され
た減算の種別情報を演算保持手段に出力する。従
つて、この場合は演算制御手段での減算の演算制
御が実行されることになる。
なお、マイクロ命令列中に間接演算指定がな
く、従来と同様なADD（RA，RB）等の演算指定
情報が含まれている場合には、選択手段は制御記
憶装置から読出されたそのような演算指定情報を
演算保持手段に保持する。
く、従来と同様なADD（RA，RB）等の演算指定
情報が含まれている場合には、選択手段は制御記
憶装置から読出されたそのような演算指定情報を
演算保持手段に保持する。
また、演算制御手段は、演算保持手段中の演算
種別情報に基づいてフラグ制御信号を生成し、各
フラグ選択手段はそのフラグ制御信号の内容に応
じて演算フラグの要因となる全てのステータスと
変更すべき演算フラグの内容とのうちから一つの
入力を選択し、対応する演算フラグの更新を行な
う。
種別情報に基づいてフラグ制御信号を生成し、各
フラグ選択手段はそのフラグ制御信号の内容に応
じて演算フラグの要因となる全てのステータスと
変更すべき演算フラグの内容とのうちから一つの
入力を選択し、対応する演算フラグの更新を行な
う。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図は本発明の実施例の概略説明図であり、
マイクロ命令列のうちの演算ルーチン部分と、演
算フラグ更新ルーチン部分の双方の共通化を可能
とした実施例を示す。この実施例の装置は、間接
演算保持手段１と、選択手段２と、演算保持手段
３と、演算制御手段４と、Ｎ個のフラグ選択手段
５，６とから構成されている。
マイクロ命令列のうちの演算ルーチン部分と、演
算フラグ更新ルーチン部分の双方の共通化を可能
とした実施例を示す。この実施例の装置は、間接
演算保持手段１と、選択手段２と、演算保持手段
３と、演算制御手段４と、Ｎ個のフラグ選択手段
５，６とから構成されている。
第１図において、間接演算手段１はマクロ命令
をデコードする図示しないデコード部より与えら
れる演算種別情報を保持するものであり、演算保
持手段３は演算制御手段４が図示しない演算器へ
の演算制御信号１４やフラグ制御信号１５を発生
するために必要な演算情報を保持するものであ
る。選択手段２は、マイクロ命令列を記憶する図
示しない制御記憶装置から読出されたマイクロ命
令をデコードすることによつて、間接演算保持手
段１に保持された演算種別情報とマイクロ命令中
の演算種別情報とのうちから演算保持手段３へ入
力すべき演算種別情報を選択信号１２，１３を用
いて選択するものである。また、各フラグ選択手
段５，６は、フラグ制御信号１５の内容に応じて
それぞれに入力されている複数の入力信号１６〜
２１の内からフラグ更新に必要な信号を選択して
フラグ入力信号２２，２３を生成するものであ
る。
をデコードする図示しないデコード部より与えら
れる演算種別情報を保持するものであり、演算保
持手段３は演算制御手段４が図示しない演算器へ
の演算制御信号１４やフラグ制御信号１５を発生
するために必要な演算情報を保持するものであ
る。選択手段２は、マイクロ命令列を記憶する図
示しない制御記憶装置から読出されたマイクロ命
令をデコードすることによつて、間接演算保持手
段１に保持された演算種別情報とマイクロ命令中
の演算種別情報とのうちから演算保持手段３へ入
力すべき演算種別情報を選択信号１２，１３を用
いて選択するものである。また、各フラグ選択手
段５，６は、フラグ制御信号１５の内容に応じて
それぞれに入力されている複数の入力信号１６〜
２１の内からフラグ更新に必要な信号を選択して
フラグ入力信号２２，２３を生成するものであ
る。
第２図は第１図に示した構成のうち、マイクロ
命令列のうちの演算ルーチン部分の共通化を行な
う部分の実施例のブロツク図であり、３０は第１
図の間接演算保持手段１を構成する間接演算レジ
スタ、３１は第１図の選択手段２を構成する演算
デコーダ、３２は第１図の演算保持手段３を構成
する演算レジスタ、３３はストローブ信号Ａを伝
える信号線、３４はストローブ信号Ｂを伝える信
号線、３５はマイクロ命令中の演算種別情報を伝
えるマイクロ命令バス（例えば５ビツトのバス）、
３６はマクロ命令をデコードするデコード部、３
７は制御記憶装置、３８はマイクロプログラム・
カウンタ、３９はカウンタ更新器４０はデコー
ダ、４１はデイレイ、４２はフラグストローブ、
４３は演算マイクロ指令である。
命令列のうちの演算ルーチン部分の共通化を行な
う部分の実施例のブロツク図であり、３０は第１
図の間接演算保持手段１を構成する間接演算レジ
スタ、３１は第１図の選択手段２を構成する演算
デコーダ、３２は第１図の演算保持手段３を構成
する演算レジスタ、３３はストローブ信号Ａを伝
える信号線、３４はストローブ信号Ｂを伝える信
号線、３５はマイクロ命令中の演算種別情報を伝
えるマイクロ命令バス（例えば５ビツトのバス）、
３６はマクロ命令をデコードするデコード部、３
７は制御記憶装置、３８はマイクロプログラム・
カウンタ、３９はカウンタ更新器４０はデコー
ダ、４１はデイレイ、４２はフラグストローブ、
４３は演算マイクロ指令である。
制御記憶装置３７には所定のマイクロ命令列が
記憶されており、例えば本実施例では、そのｐ番
地以下に次のようなマイクロ命令列が格納されて
いる。
記憶されており、例えば本実施例では、そのｐ番
地以下に次のようなマイクロ命令列が格納されて
いる。
PA＝OPR0
PB＝OPR1
ALU（RA，RB）
OPR0＝ALUF
ここで、ALU（RA，RB）は間接演算指定のマ
イクロ命令、OPR0＝ALUFはオペランドOPR0
とオペランドORP1とに対し間接演算指定で指定
された操作を施した結果を演算器の出力レジスタ
ALUに格納すると共に、演算フラグの更新を指
示するマイクロ命令である。
イクロ命令、OPR0＝ALUFはオペランドOPR0
とオペランドORP1とに対し間接演算指定で指定
された操作を施した結果を演算器の出力レジスタ
ALUに格納すると共に、演算フラグの更新を指
示するマイクロ命令である。
上記間接演算指定の実現方法としては、従来の
演算マイクロ命令の空きコードに間接演算指定を
割当てることで可能である。例えば演算マイクロ
命令を構成する複数ビツトのうちの５ビツトがマ
イクロ命令バス３５に取出される場合、例えば第
３図に示すような内容とすれば良い。第３図にお
いて、ａは演算マイクロ指定、mmmmmはマイ
クロ命令バス３５のビツトであり、「10XXXX」
で算術・論理・十進演算のオペレーシヨンが指定
され、「110XXX」でシフト演算が指定され、
「111XXX」で間接演算が指定され、
「0XXXXX」がノンオペレーシヨンであること
を示す。また、第３図の右端に示す選択手段（演
算デコーダ）出力信号は、各コードに対応してス
トローブ信号Ａ，Ｂのうち何れを出力するかを示
したもので、間接演算が指定されたときにストロ
ーブ信号Ａが出力されることを示す。
演算マイクロ命令の空きコードに間接演算指定を
割当てることで可能である。例えば演算マイクロ
命令を構成する複数ビツトのうちの５ビツトがマ
イクロ命令バス３５に取出される場合、例えば第
３図に示すような内容とすれば良い。第３図にお
いて、ａは演算マイクロ指定、mmmmmはマイ
クロ命令バス３５のビツトであり、「10XXXX」
で算術・論理・十進演算のオペレーシヨンが指定
され、「110XXX」でシフト演算が指定され、
「111XXX」で間接演算が指定され、
「0XXXXX」がノンオペレーシヨンであること
を示す。また、第３図の右端に示す選択手段（演
算デコーダ）出力信号は、各コードに対応してス
トローブ信号Ａ，Ｂのうち何れを出力するかを示
したもので、間接演算が指定されたときにストロ
ーブ信号Ａが出力されることを示す。
さて、第２図において、制御記憶装置３７に記
憶された上記間接演算指定を含むマイクロ命令列
を使用するマクロ命令として、加算命令と減算命
令があるものとした場合の第２図の動作を以下説
明する。
憶された上記間接演算指定を含むマイクロ命令列
を使用するマクロ命令として、加算命令と減算命
令があるものとした場合の第２図の動作を以下説
明する。
例えば加算命令のマクロ命令がフエツチされて
デコード部３６でデコードされると、デコード部
３６から加算である旨の演算種別情報がデイレイ
４１に出力されて命令開始信号によつて間接演算
レジスタ３０にラツチされる。また、デコード部
３６は、マイクロプログラム・カウンタ３８に対
し制御記憶装置３７のｐ番地をセツトする。これ
により、制御記憶装置３７から前記間接演算指定
を含むマイクロ命令列が読出される。
デコード部３６でデコードされると、デコード部
３６から加算である旨の演算種別情報がデイレイ
４１に出力されて命令開始信号によつて間接演算
レジスタ３０にラツチされる。また、デコード部
３６は、マイクロプログラム・カウンタ３８に対
し制御記憶装置３７のｐ番地をセツトする。これ
により、制御記憶装置３７から前記間接演算指定
を含むマイクロ命令列が読出される。
この読出されたマイクロ命令列の実行が進み、
演算マイクロ命令ALU（RA，RB）が実行される
タイミングになると、今の例では間接演算指定を
含む演算マイクロ命令の場合であるので、制御記
憶装置３７から読出された演算種別情報をデコー
ドする演算デコーダ３１からストローブ信号Ａが
発生され、間接演算レジスタ３０にラツチされた
演算種別情報すなわち加算である旨の演算種別情
報が演算レジスタ３２に転送される。従つて、こ
の演算レジスタ３２の格納情報に従つて動作する
第１図の演算制御手段４は加算の演算制御を実行
する。
演算マイクロ命令ALU（RA，RB）が実行される
タイミングになると、今の例では間接演算指定を
含む演算マイクロ命令の場合であるので、制御記
憶装置３７から読出された演算種別情報をデコー
ドする演算デコーダ３１からストローブ信号Ａが
発生され、間接演算レジスタ３０にラツチされた
演算種別情報すなわち加算である旨の演算種別情
報が演算レジスタ３２に転送される。従つて、こ
の演算レジスタ３２の格納情報に従つて動作する
第１図の演算制御手段４は加算の演算制御を実行
する。
次に、減算のマクロ命令がフエツチされ、デコ
ード部３６でデコードされると、デコード部３６
から減算である旨の演算種別情報がデイレイ４１
に出力されて命令開始信号によつて間接演算レジ
スタ３０にラツチされる。また、デコード部３６
は、マイクロプログラム・カウンタ３８に対し制
御記憶装置３７のｐ番地をセツトする。即ち、加
算の場合と同一のマイクロ命令列の先頭アドレス
を指示させる。これにより、制御記憶装置３７か
らは前記間接演算指定を含むマイクロ命令列と同
一のマイクロ命令が読出される。そして、マイク
ロ命令列の実行が進み、演算マイクロ命令が実行
されるタイミングになると、この例でも間接演算
指定を含む演算マイクロ命令の場合であるので、
制御記憶装置３７から読出された演算種別情報を
デコードする演算デコーダ３１からストローブ信
号Ａが発生され、間接演算レジスタ３０にラツチ
された演算種別情報すなわち減算である旨の演算
種別情報が演算レジスタ３２に転送され、第１図
の演算制御手段４は減算の演算制御を実行する。
即ち、同一のマイクロ命令列を使用して異なるマ
クロ命令の実行が可能となる。
ード部３６でデコードされると、デコード部３６
から減算である旨の演算種別情報がデイレイ４１
に出力されて命令開始信号によつて間接演算レジ
スタ３０にラツチされる。また、デコード部３６
は、マイクロプログラム・カウンタ３８に対し制
御記憶装置３７のｐ番地をセツトする。即ち、加
算の場合と同一のマイクロ命令列の先頭アドレス
を指示させる。これにより、制御記憶装置３７か
らは前記間接演算指定を含むマイクロ命令列と同
一のマイクロ命令が読出される。そして、マイク
ロ命令列の実行が進み、演算マイクロ命令が実行
されるタイミングになると、この例でも間接演算
指定を含む演算マイクロ命令の場合であるので、
制御記憶装置３７から読出された演算種別情報を
デコードする演算デコーダ３１からストローブ信
号Ａが発生され、間接演算レジスタ３０にラツチ
された演算種別情報すなわち減算である旨の演算
種別情報が演算レジスタ３２に転送され、第１図
の演算制御手段４は減算の演算制御を実行する。
即ち、同一のマイクロ命令列を使用して異なるマ
クロ命令の実行が可能となる。
ところで、幾種類かの演算を組合わせたマイク
ロ命令列を実行する場合には、間接演算レジスタ
３０は一時には唯一の演算種別情報しか保持でき
ないので、マイクロ命令中に含まれる演算指定情
報によつて演算指定を行なう必要がある。第２図
の構成によれば、制御記憶装置３７から読出され
た演算マイクロ命令中に間接演算指定がなけれ
ば、演算デコーダ３１はストローブ信号Ａの代わ
りにストローブ信号Ｂを出力するので、マイクロ
命令バス３５の演算種別情報が演算レジスタ３２
に転送され、マイクロ命令列中で指定した演算種
別による制御も可能となる。
ロ命令列を実行する場合には、間接演算レジスタ
３０は一時には唯一の演算種別情報しか保持でき
ないので、マイクロ命令中に含まれる演算指定情
報によつて演算指定を行なう必要がある。第２図
の構成によれば、制御記憶装置３７から読出され
た演算マイクロ命令中に間接演算指定がなけれ
ば、演算デコーダ３１はストローブ信号Ａの代わ
りにストローブ信号Ｂを出力するので、マイクロ
命令バス３５の演算種別情報が演算レジスタ３２
に転送され、マイクロ命令列中で指定した演算種
別による制御も可能となる。
第４図は第１図に示した構成のうち、マイクロ
命令のうちの演算フラグ更新処理を同一のマイク
ロ命令例えば前記したALUFによつて行なわせる
実施例のブロツク図であり、更新される演算フラ
グとして、Ｃフラグ、Ｏフラグ、Ｚフラグの３種
のフラグを測定している。なお、Ｃフラグセレク
タ５０、Ｏフラグセレクタ５１、Ｚフラグセレク
タ５２は第１図のフラグ選択手段５，６の一つに
対応しており、５３はフラグレジスタ、５４〜５
６はデイレイ、５７〜５９はゲート回路、１５は
第１図の演算制御手段４から出力されるフラグ制
御信号、４２は第２図のデコーダ４０から取出さ
れるフラグストローブ、Ｃ＋、SFT−Ｃ＋、
DCY＋はＣフラグの更新に必要なステータス、
Ｃ−flagはＣフラグ自身の内容、Ｃ−flag−INは
Ｃフラグの更新情報、Ｏ＋、SFT OV＋はＯフ
ラグの更新に必要なステータス、Ｏ−flagはＯフ
ラグ自身の内容、Ｏ−flag−INはＯフラグの更
新情報、Ｚ＋、NE＋はＺフラグの更新に必要な
ステータス、Ｚ−flagはＺフラグ自身の内容、Ｚ
−flag−INはＺフラグの更新情報である。
命令のうちの演算フラグ更新処理を同一のマイク
ロ命令例えば前記したALUFによつて行なわせる
実施例のブロツク図であり、更新される演算フラ
グとして、Ｃフラグ、Ｏフラグ、Ｚフラグの３種
のフラグを測定している。なお、Ｃフラグセレク
タ５０、Ｏフラグセレクタ５１、Ｚフラグセレク
タ５２は第１図のフラグ選択手段５，６の一つに
対応しており、５３はフラグレジスタ、５４〜５
６はデイレイ、５７〜５９はゲート回路、１５は
第１図の演算制御手段４から出力されるフラグ制
御信号、４２は第２図のデコーダ４０から取出さ
れるフラグストローブ、Ｃ＋、SFT−Ｃ＋、
DCY＋はＣフラグの更新に必要なステータス、
Ｃ−flagはＣフラグ自身の内容、Ｃ−flag−INは
Ｃフラグの更新情報、Ｏ＋、SFT OV＋はＯフ
ラグの更新に必要なステータス、Ｏ−flagはＯフ
ラグ自身の内容、Ｏ−flag−INはＯフラグの更
新情報、Ｚ＋、NE＋はＺフラグの更新に必要な
ステータス、Ｚ−flagはＺフラグ自身の内容、Ｚ
−flag−INはＺフラグの更新情報である。
第４図において、各フラグＣ，Ｏ，Ｚはフラグ
レジスタ５３中に位置し、入力側にはゲート回路
５７〜５９を介してフラグセレクタ５０〜５２が
あり、各フラグセレクタ５０〜５２には更新に必
要なステータスと、対象とするフラグ自身の内容
と、フラグ制御信号１５が入力される、フラグ制
御信号１５は、第１図の演算制御手段４において
演算保持手段３（第２図の演算レジスタ３０）と
保持情報に基づいて生成される。第５図に、演算
レジスタ３０に保持された５ビツトの演算種別情
報に対応するオペレーシヨンの種類と、演算制御
手段４が発生するフラグ制御信号の内容との対応
関係の一例を示す。
レジスタ５３中に位置し、入力側にはゲート回路
５７〜５９を介してフラグセレクタ５０〜５２が
あり、各フラグセレクタ５０〜５２には更新に必
要なステータスと、対象とするフラグ自身の内容
と、フラグ制御信号１５が入力される、フラグ制
御信号１５は、第１図の演算制御手段４において
演算保持手段３（第２図の演算レジスタ３０）と
保持情報に基づいて生成される。第５図に、演算
レジスタ３０に保持された５ビツトの演算種別情
報に対応するオペレーシヨンの種類と、演算制御
手段４が発生するフラグ制御信号の内容との対応
関係の一例を示す。
第４図において、演算制御手段４で発生された
フラグ制御信号１５は、各フラグセレクタ５０〜
５２における入力ステータスのセレクト条件にな
つており、各演算において更新時にフラグを変化
させるステータスの組合わせを定義する働きをす
る。フラグ制御信号１５の内容に対応して各フラ
グセレクタ５０〜５２からどのような内容のフラ
グ更新情報Ｃ−flag−IN，Ｏ−flag−IN，Ｚ−
flag−INが生成されるかを第６図に示す。なお、
第６図の受端にオペレーシヨンタイプを並記す
る。
フラグ制御信号１５は、各フラグセレクタ５０〜
５２における入力ステータスのセレクト条件にな
つており、各演算において更新時にフラグを変化
させるステータスの組合わせを定義する働きをす
る。フラグ制御信号１５の内容に対応して各フラ
グセレクタ５０〜５２からどのような内容のフラ
グ更新情報Ｃ−flag−IN，Ｏ−flag−IN，Ｚ−
flag−INが生成されるかを第６図に示す。なお、
第６図の受端にオペレーシヨンタイプを並記す
る。
演算が実行されて演算制御手段４からフラグ制
御信号１５が出力されると、各フラグセレクタ５
０〜５２ではそのフラグ制御信号１５の内容に応
じたステータス或いはフラグ自身の内容が選択さ
れ、マイクロ命令によりフラグストローブ４２が
発生すると、ゲート回路５７〜５９が開かれて各
フラグセレクタ５０〜５２の出力により各フラグ
が更新される。
御信号１５が出力されると、各フラグセレクタ５
０〜５２ではそのフラグ制御信号１５の内容に応
じたステータス或いはフラグ自身の内容が選択さ
れ、マイクロ命令によりフラグストローブ４２が
発生すると、ゲート回路５７〜５９が開かれて各
フラグセレクタ５０〜５２の出力により各フラグ
が更新される。
フラグ更新ルーチンを共通化するとき留意すべ
き点は、このフラグストローブ４２は必ず発生す
るので、各フラグは演算を実行するごとに更新さ
れることである。しかし、論理演算の場合にはＣ
−flagとＯ−flagは変化してはならない等、更新
してはいけないフラグも存在する。本実施例にお
いて、第６図に示すように各フラグセレクタの選
択信号の一つにフラグ自身の内容を含めているの
はこの為であり、更新しないフラグに対して現在
のフラグの値をもつて更新することにより、実質
的に更新していないものと等しくなる。このよう
にして、従来のマイクロ命令によるセツト、リセ
ツトによらずフラグの更新を実行することによ
り、フラグ更新ルーチンの共通化が可能となる。
き点は、このフラグストローブ４２は必ず発生す
るので、各フラグは演算を実行するごとに更新さ
れることである。しかし、論理演算の場合にはＣ
−flagとＯ−flagは変化してはならない等、更新
してはいけないフラグも存在する。本実施例にお
いて、第６図に示すように各フラグセレクタの選
択信号の一つにフラグ自身の内容を含めているの
はこの為であり、更新しないフラグに対して現在
のフラグの値をもつて更新することにより、実質
的に更新していないものと等しくなる。このよう
にして、従来のマイクロ命令によるセツト、リセ
ツトによらずフラグの更新を実行することによ
り、フラグ更新ルーチンの共通化が可能となる。
以上説明したように、本発明によれば、演算制
御手段が演算保持手段中の演算種別情報に基づい
てフラグ制御信号を生成するようにし且つそのフ
ラグ制御信号に応じて演算フラグの更新を行うフ
ラグ選択手段を設けることによつて、異なるマク
ロ命令に対し同一のマイクロ命令によつてフラグ
の更新を行わせることができる効果がある。従つ
て、本発明はマイクロプログラム制御に適用すれ
ば、制御記憶装置の容量の減少が可能となる利点
がある。なお、本発明は、各マクロ命令のマイク
ロ命令列を共通化する場合等に広く応用が可能で
ある。
御手段が演算保持手段中の演算種別情報に基づい
てフラグ制御信号を生成するようにし且つそのフ
ラグ制御信号に応じて演算フラグの更新を行うフ
ラグ選択手段を設けることによつて、異なるマク
ロ命令に対し同一のマイクロ命令によつてフラグ
の更新を行わせることができる効果がある。従つ
て、本発明はマイクロプログラム制御に適用すれ
ば、制御記憶装置の容量の減少が可能となる利点
がある。なお、本発明は、各マクロ命令のマイク
ロ命令列を共通化する場合等に広く応用が可能で
ある。
第１図は本発明の実施例の概略説明図、第２図
は第１図に示した構成のうち、マイクロ命令列の
うちの演算ルーチン部分の共通化を行なう部分の
実施例の要部ブロツク図、第３図は間接演算指定
動作の説明図、第４図は第１図に示した構成のう
ち、マイクロ命令列のうちの演算フラグ更新ルー
チン部分の共通化を行なう部分の実施例の要部ブ
ロツク図、第５図は演算制御手段４のフラグ制御
信号生成処理の説明図および、第６図はフラグセ
レクタ５０〜５２の動作説明図である。 図において、１は間接演算保持手段、２は選択
手段、３は演算保持手段、４は演算制御手段、
５，６はフラグ選択手段、１２，１３は選択信
号、１４は演算制御信号、１５はフラグ制御信
号、１６〜２１は入力信号、２２，２３はフラグ
入力信号、３０は間接演算レジスタ、３１は演算
デコーダ、３２は演算レジスタ、３３はストロー
ブ信号Ａを伝える信号線、３４はストローブ信号
Ｂを伝える信号線、５０〜５２はフラグセレク
タ、５３はフラグレジスタである。
は第１図に示した構成のうち、マイクロ命令列の
うちの演算ルーチン部分の共通化を行なう部分の
実施例の要部ブロツク図、第３図は間接演算指定
動作の説明図、第４図は第１図に示した構成のう
ち、マイクロ命令列のうちの演算フラグ更新ルー
チン部分の共通化を行なう部分の実施例の要部ブ
ロツク図、第５図は演算制御手段４のフラグ制御
信号生成処理の説明図および、第６図はフラグセ
レクタ５０〜５２の動作説明図である。 図において、１は間接演算保持手段、２は選択
手段、３は演算保持手段、４は演算制御手段、
５，６はフラグ選択手段、１２，１３は選択信
号、１４は演算制御信号、１５はフラグ制御信
号、１６〜２１は入力信号、２２，２３はフラグ
入力信号、３０は間接演算レジスタ、３１は演算
デコーダ、３２は演算レジスタ、３３はストロー
ブ信号Ａを伝える信号線、３４はストローブ信号
Ｂを伝える信号線、５０〜５２はフラグセレク
タ、５３はフラグレジスタである。
Claims (1)
- 【特許請求の範囲】 １ 演算種別情報を保持する演算保持手段を有
し、該演算保持手段に保持された演算種別情報に
応じた演算制御を演算制御手段に行なわせる情報
処理手段におけるマイクロプログラム制御装置に
おいて、 マクロ命令をデコードしてマイクロ命令に含ま
れる演算種別情報と同一形式の演算種別情報を生
成するデコード手段と、 該デコード手段で得られた演算種別情報を保持
する間接演算保持手段と、 該間接演算保持手段に保持された演算種別情報
と、マクロ命令に応じて制御記憶装置から読出さ
れたマイクロ命令に含まれる演算種別情報のうち
の何れか一方の演算種別情報を、該マイクロ命令
の内容に応じて選択して前期演算保持手段に出力
する選択手段とを備えると共に、 前記演算制御手段は、前記演算保持手段中の演
算種別情報により決定されるフラグ制御信号を生
成する構成とし、且つ、 演算フラグの要因となる全てのステータスと変
更すべき演算フラグの内容とを入力とし、前記フ
ラグ制御信号の内容に基づいて複数の前記入力の
何れかの選択して演算フラグの更新を行なうフラ
グ選択手段を、各演算フラグ毎に具備したことを
特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29842285A JPS62157944A (ja) | 1985-12-31 | 1985-12-31 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29842285A JPS62157944A (ja) | 1985-12-31 | 1985-12-31 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62157944A JPS62157944A (ja) | 1987-07-13 |
| JPH0557614B2 true JPH0557614B2 (ja) | 1993-08-24 |
Family
ID=17859500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29842285A Granted JPS62157944A (ja) | 1985-12-31 | 1985-12-31 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62157944A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0231228A (ja) * | 1988-07-21 | 1990-02-01 | Toshiba Corp | 情報処理装置 |
| JP3055139B2 (ja) * | 1989-05-31 | 2000-06-26 | 日本電気株式会社 | マイクロプログラム制御方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250112B2 (ja) * | 1973-06-07 | 1977-12-22 | ||
| JPS538034A (en) * | 1976-06-30 | 1978-01-25 | Toshiba Corp | Electronic computer |
| JPS5750050A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Microprogram control type electronic computer |
-
1985
- 1985-12-31 JP JP29842285A patent/JPS62157944A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62157944A (ja) | 1987-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4179731A (en) | Microprogrammed control system | |
| US3991404A (en) | Apparatus for carrying out macroinstructions in a microprogrammed computer | |
| US5129068A (en) | Operand address calculation in a pipeline processor by decomposing the operand specifier into sequential step codes | |
| US4131943A (en) | Microprogrammed computer employing a decode read only memory (DROM) and a microinstruction read only memory (ROM) | |
| JPH03147021A (ja) | 命令指定方法及び命令実行方式 | |
| JPS6239780B2 (ja) | ||
| KR860004355A (ko) | 1개 또는 다수개의 프로그램을 다수개의 연산부에서 실행가능한 프로셋서 | |
| US4945511A (en) | Improved pipelined processor with two stage decoder for exchanging register values for similar operand instructions | |
| US4763246A (en) | Microprogram control | |
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPH031231A (ja) | マイクロプログラム制御装置 | |
| US4799151A (en) | Microprogram control circuit | |
| JPH0222413B2 (ja) | ||
| JPS6217773B2 (ja) | ||
| JPS6057435A (ja) | マイクロプロセツサ | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPS62157944A (ja) | マイクロプログラム制御装置 | |
| JP2843844B2 (ja) | 並列演算処理装置 | |
| JPH0833820B2 (ja) | マイクロプログラム制御装置 | |
| JPS6226485B2 (ja) | ||
| JP2825315B2 (ja) | 情報処理装置 | |
| JPS6389930A (ja) | マイクロプログラム制御装置 | |
| JPS6051739B2 (ja) | マイクロプログラム方式 | |
| JPS6375833A (ja) | 情報処理装置 |