JPH0558665B2 - - Google Patents
Info
- Publication number
- JPH0558665B2 JPH0558665B2 JP62059358A JP5935887A JPH0558665B2 JP H0558665 B2 JPH0558665 B2 JP H0558665B2 JP 62059358 A JP62059358 A JP 62059358A JP 5935887 A JP5935887 A JP 5935887A JP H0558665 B2 JPH0558665 B2 JP H0558665B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- chip carrier
- lead
- hybrid integrated
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度混成集積回路のリードレス混
成集積チツプモジユールに関するものである。
成集積チツプモジユールに関するものである。
従来の技術
従来のリードレス型混成集積回路モジユール
は、単品基板、又は多層集積基板の側面部に外嵌
する導電性部材によつて、複数の電気的取出し電
極を設けたものである。また前記側面部に導電性
インク材料を用いて外部接続用電極端子を形成し
たものである。
は、単品基板、又は多層集積基板の側面部に外嵌
する導電性部材によつて、複数の電気的取出し電
極を設けたものである。また前記側面部に導電性
インク材料を用いて外部接続用電極端子を形成し
たものである。
発明が解決しようとする問題点
しかし上記従来のものは、回路形成された前記
基板の側面印刷工程が複雑であり、作業上コスト
高となると共に、側面電極の印刷ピツチがバラツ
キ、かつ印刷作業ミスなどによる損失コストが高
くつく欠点がある。また性能的にも、側面電極の
機械的強度が十分得られない欠点を有している。
また本発明はこのような問題点を解決し、製造が
容易なものとすることを目的とする。
基板の側面印刷工程が複雑であり、作業上コスト
高となると共に、側面電極の印刷ピツチがバラツ
キ、かつ印刷作業ミスなどによる損失コストが高
くつく欠点がある。また性能的にも、側面電極の
機械的強度が十分得られない欠点を有している。
また本発明はこのような問題点を解決し、製造が
容易なものとすることを目的とする。
問題点を解決するための手段
本発明は従来の欠点を除去するために、配線回
路構成された印刷回路基板、欠は多層積層基板の
底面の外周部に沿つて入出力信号の内部取出し用
電極を複数個設け、かつ前記内部取出し電極に接
続される外部取出し電極を複数個設けたセラミツ
ク又は成形樹脂から成るチツプキヤリヤの上に、
前記基板を配置したものである。
路構成された印刷回路基板、欠は多層積層基板の
底面の外周部に沿つて入出力信号の内部取出し用
電極を複数個設け、かつ前記内部取出し電極に接
続される外部取出し電極を複数個設けたセラミツ
ク又は成形樹脂から成るチツプキヤリヤの上に、
前記基板を配置したものである。
作 用
本発明は、配線回路構成された印刷回路基板、
又は多層基板と、外部取出し電極を複数個有する
チツプキヤリヤを個別に作り、積載後、内部及び
外部取出し電極を各々対応させ、半田付した後、
一体化したものであり、このため基板は、基板側
面に取出し用電極を設けることなく、容易に基板
底面のみに内部取出し電極を設けるだけで済み、
印刷作業が容易で、かつ基板エツジ電極部の導通
品質劣化の悪影響も生じない。
又は多層基板と、外部取出し電極を複数個有する
チツプキヤリヤを個別に作り、積載後、内部及び
外部取出し電極を各々対応させ、半田付した後、
一体化したものであり、このため基板は、基板側
面に取出し用電極を設けることなく、容易に基板
底面のみに内部取出し電極を設けるだけで済み、
印刷作業が容易で、かつ基板エツジ電極部の導通
品質劣化の悪影響も生じない。
実施例
本発明の一実施例を第１図〜第３図を用いて説
明する。まず第２図示すように印刷配線回路基板
１は、単層、又は多層の配線回路から成り、各層
間はスルホール２、又はビアホールで導通され、
最上層、及び底面に、チツプ部品（能動・受動部
品）７がマウント、又はワイヤーボンデイングさ
れたものであり、底面の外周部に沿つて入出力信
号の内部取り出し電極３を複数個形成している。
なお、９はガラス保護膜である。
明する。まず第２図示すように印刷配線回路基板
１は、単層、又は多層の配線回路から成り、各層
間はスルホール２、又はビアホールで導通され、
最上層、及び底面に、チツプ部品（能動・受動部
品）７がマウント、又はワイヤーボンデイングさ
れたものであり、底面の外周部に沿つて入出力信
号の内部取り出し電極３を複数個形成している。
なお、９はガラス保護膜である。
一方、前記印刷配線基板１を積載するチツプキ
ヤリヤ４は、第３図のようにパツケージの周壁に
沿つて、前記内部取出し電極３に対応する溝５を
設け、その周辺に半田上がりが可能な外部取出し
電極６を等ピツチで複数個設けた構成である。こ
のチツプキヤリヤ４の上に積載される印刷配線基
板１の内部取出し電極３と前記外部取出し電極６
が半田付されている。また、印刷配線基板１の底
面に突出したチツプ部品７を防湿保護し、かつ印
刷配線基板１とチツプキヤリヤ４の接着を行なう
ため、チツプキヤリヤ中央部の開口部８より、樹
脂を流し込んでいる。なお、印刷配線基板１の上
に耐湿性と絶縁性を向上させるため、ガラス保護
膜９や合成樹脂保護膜が形成されている。
ヤリヤ４は、第３図のようにパツケージの周壁に
沿つて、前記内部取出し電極３に対応する溝５を
設け、その周辺に半田上がりが可能な外部取出し
電極６を等ピツチで複数個設けた構成である。こ
のチツプキヤリヤ４の上に積載される印刷配線基
板１の内部取出し電極３と前記外部取出し電極６
が半田付されている。また、印刷配線基板１の底
面に突出したチツプ部品７を防湿保護し、かつ印
刷配線基板１とチツプキヤリヤ４の接着を行なう
ため、チツプキヤリヤ中央部の開口部８より、樹
脂を流し込んでいる。なお、印刷配線基板１の上
に耐湿性と絶縁性を向上させるため、ガラス保護
膜９や合成樹脂保護膜が形成されている。
発明の効果
以上のように本発明は、印刷回路基板や、それ
に電気的導通を図つた外部取出し電極をもつチツ
プキヤリヤを個別に構成することにより、積載さ
れる印刷回路基板の設計自由度が増す。例えば印
刷回路基板の内部取出し電極は、底面に一度の印
刷で構成できるため、単層・多層基板にかかわら
ず、チツプ部品を基板の両面にマウントやワイヤ
ーボンデイングしたものなど、積載可能な混成集
積回路が多岐にわたる。またチツプキヤリヤの外
部取出し電極の形成は、個別に行えるため、安価
な合成樹脂成形基板が使え、かつ半田付接着強度
の強いメタライズ導体電極の採用も可能となる。
またアルミナ基板など機械的強度の強い材質でチ
ツプキヤリヤを構成することにより、当該適用チ
ツプモジユールは、信頼性の高い実装部品とな
る。一方印刷回路基板とチツプキヤリヤの機械的
接続は、内部取出し電極部の半田付以外に、開口
されたチツプキヤリヤの底面より、耐湿保護膜を
兼ねた接着用樹脂を流し込むことにより、印刷回
路基板とチツプキヤリヤの接着をより強固にする
ことも可能である。
に電気的導通を図つた外部取出し電極をもつチツ
プキヤリヤを個別に構成することにより、積載さ
れる印刷回路基板の設計自由度が増す。例えば印
刷回路基板の内部取出し電極は、底面に一度の印
刷で構成できるため、単層・多層基板にかかわら
ず、チツプ部品を基板の両面にマウントやワイヤ
ーボンデイングしたものなど、積載可能な混成集
積回路が多岐にわたる。またチツプキヤリヤの外
部取出し電極の形成は、個別に行えるため、安価
な合成樹脂成形基板が使え、かつ半田付接着強度
の強いメタライズ導体電極の採用も可能となる。
またアルミナ基板など機械的強度の強い材質でチ
ツプキヤリヤを構成することにより、当該適用チ
ツプモジユールは、信頼性の高い実装部品とな
る。一方印刷回路基板とチツプキヤリヤの機械的
接続は、内部取出し電極部の半田付以外に、開口
されたチツプキヤリヤの底面より、耐湿保護膜を
兼ねた接着用樹脂を流し込むことにより、印刷回
路基板とチツプキヤリヤの接着をより強固にする
ことも可能である。
第１図は本発明の一実施例による混成集積チツ
プモジユールの断面図、第２図は印刷回路基板の
実施例としての多層印刷混成集積基板の断面図、
第３図は積載されるチツプキヤリヤの斜視図であ
る。 １……印刷配線回路基板、３……内部取出し電
極、４……チツプキヤリヤ、５……溝、６……外
部取出し電極、７……チツプ部品、８……開口
部。
プモジユールの断面図、第２図は印刷回路基板の
実施例としての多層印刷混成集積基板の断面図、
第３図は積載されるチツプキヤリヤの斜視図であ
る。 １……印刷配線回路基板、３……内部取出し電
極、４……チツプキヤリヤ、５……溝、６……外
部取出し電極、７……チツプ部品、８……開口
部。
Claims (1)
- 【特許請求の範囲】 １ 外部取出し電極を周壁に複数個設けたチツプ
キヤリヤ上に、内部取出し電極を前記外部取出し
電極に対応して底面に設けた印刷配線回路基板を
配置し、かつ印刷配線基板の内部取出し電極を前
記チツプキヤリヤの外部取出し電極に電気的に接
続した混成集積チツプモジユール。 ２ 印刷配線基板は、単層又は多層セラミツク基
板の上面又は底面に、チツプ部品を配置して混成
集積回路を形成したものである特許請求の範囲第
１項に記載の混成集積チツプモジユール。 ３ チツプキヤリヤは、内部取出し電極に対応し
て周壁に溝を複数個設け、その溝に半田上りが可
能な外部取出し用の導体電極を設けたものである
特許請求の範囲第１項に記載の混成集積チツプモ
ジユール。 ４ チツプキヤリヤは、セラミツク、又は樹脂成
形基材から成り、中央部に貫通する空間を設けた
ものである特許請求の範囲第１項に記載の混成集
積チツプモジユール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059358A JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059358A JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226053A JPS63226053A (ja) | 1988-09-20 |
| JPH0558665B2 true JPH0558665B2 (ja) | 1993-08-27 |
Family
ID=13110962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059358A Granted JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63226053A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102486A (ja) * | 1999-07-28 | 2001-04-13 | Seiko Epson Corp | 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器 |
-
1987
- 1987-03-13 JP JP62059358A patent/JPS63226053A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63226053A (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0451064B2 (ja) | ||
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS63273340A (ja) | 混成集積回路装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPS63226053A (ja) | 混成集積チツプモジユ−ル | |
| JPH0458189B2 (ja) | ||
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH0519974Y2 (ja) | ||
| JP2970075B2 (ja) | チップキャリヤ | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JPS61278198A (ja) | 電子回路モジユ−ル | |
| JPS63102390A (ja) | 混成集積回路 | |
| JPS5987841A (ja) | 混成集積回路 | |
| JPH04111460A (ja) | 混成集積回路装置 |