JPS63226053A - 混成集積チツプモジユ−ル - Google Patents
混成集積チツプモジユ−ルInfo
- Publication number
- JPS63226053A JPS63226053A JP62059358A JP5935887A JPS63226053A JP S63226053 A JPS63226053 A JP S63226053A JP 62059358 A JP62059358 A JP 62059358A JP 5935887 A JP5935887 A JP 5935887A JP S63226053 A JPS63226053 A JP S63226053A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- electrodes
- internal
- hybrid integrated
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度混成集積回路のリードレス混成集積チ
ップモジュールに関するものである。
ップモジュールに関するものである。
従来の技術
従来のリードレス型混成集積回路モジュールは、単品基
板、又は多層積層基板の側面部に外嵌する導電性部材に
よって、複数の電気的取出し電極を設けたものである。
板、又は多層積層基板の側面部に外嵌する導電性部材に
よって、複数の電気的取出し電極を設けたものである。
また前記側面部に導電性インク材料を用いて外部接続用
電極端子を形成したものである。
電極端子を形成したものである。
発明が解決しようとする問題点
しかし上記従来のものは、回路形成された前記基板の側
面印刷工程が複雑であり、作業上コスト高となると共に
、側面電極の印刷ピッチがバラツキ、かつ印刷作業ミス
などによる損失コストが高くつく欠点がある。また性能
的にも、側面電極の機械的強度が十分得られない欠点を
有している。
面印刷工程が複雑であり、作業上コスト高となると共に
、側面電極の印刷ピッチがバラツキ、かつ印刷作業ミス
などによる損失コストが高くつく欠点がある。また性能
的にも、側面電極の機械的強度が十分得られない欠点を
有している。
また本発明はこのような問題点を解決し、製造が容易な
ものとすることを目的とする。
ものとすることを目的とする。
問題点を解決するための手段
本発明は従来の欠点を除去するために、配線回路構成さ
れた印刷回路基板、欠は多層積層基板の底面の外周部に
清って入出力信号の内部取出し用電極を複数個設け、か
つ前記内部取出し電極に接続される外部取出し電極を複
数個設けたセラミック又は成形樹脂から成るチップキャ
リヤの上に、前記基板を配置したものである。
れた印刷回路基板、欠は多層積層基板の底面の外周部に
清って入出力信号の内部取出し用電極を複数個設け、か
つ前記内部取出し電極に接続される外部取出し電極を複
数個設けたセラミック又は成形樹脂から成るチップキャ
リヤの上に、前記基板を配置したものである。
作用
本発明は、配線回路構成された印刷回路基板、又は多層
基板と、外部取出し電極を複数個有するチップキャリヤ
を個別に作り、積載後、内部及び外部取出し電極を各々
対応させ、半田付した後、一体化したものであり、この
ため基板は、基板側面に取出し用電極を設けることなく
、容易に基板底面のみに内部取出し電極を設けるだけで
済み、印刷作業が容易で、かつ基板エツジ電極部の導通
品質劣化の悪影響も生じない。
基板と、外部取出し電極を複数個有するチップキャリヤ
を個別に作り、積載後、内部及び外部取出し電極を各々
対応させ、半田付した後、一体化したものであり、この
ため基板は、基板側面に取出し用電極を設けることなく
、容易に基板底面のみに内部取出し電極を設けるだけで
済み、印刷作業が容易で、かつ基板エツジ電極部の導通
品質劣化の悪影響も生じない。
実施例
本発明の一実施例を第1図〜第3図を用いて説明する。
まず第2図示すように印刷配線回路基板1は、単層、又
は多層の配線回路から成り、各層間はスルホール2.又
はピアホールで導通され、最上層、及び底面に、チップ
部品(能動・受動部品)7がマウント、又はワイヤーボ
ンディングされたものであり、底面の外周部に清って入
出力信号の内部取り出し電極3を複数個形成している。
は多層の配線回路から成り、各層間はスルホール2.又
はピアホールで導通され、最上層、及び底面に、チップ
部品(能動・受動部品)7がマウント、又はワイヤーボ
ンディングされたものであり、底面の外周部に清って入
出力信号の内部取り出し電極3を複数個形成している。
なお、9はガラス保護膜である。
一方、前記印刷配線基板1を積載するチップキャリヤ4
は、第3図のようにパッケージの周壁に泊って、前記内
部取出し電極3に対応する溝5を設け、その周辺に半田
上がりが可能な外部取出し電極6を等ピッチで複数個設
けた構成である。このチップキャリヤ4の上に積載され
る印刷配線基板1の内部取出し電極3と前記外部取出し
電極6が半田付されている。また、印刷配線基板1の底
面に突出したチップ部品γを防湿保護し、かつ印刷配線
基板1とチップキャリヤ4の接着を行なうため、チップ
キャリヤ中央部の開口部8より、樹脂金流し込んでいる
。なお、印刷配線基板1の上に耐湿性と絶縁性を向上さ
せるため、ガラス保護膜9や合成樹脂保護膜が形成され
ている。
は、第3図のようにパッケージの周壁に泊って、前記内
部取出し電極3に対応する溝5を設け、その周辺に半田
上がりが可能な外部取出し電極6を等ピッチで複数個設
けた構成である。このチップキャリヤ4の上に積載され
る印刷配線基板1の内部取出し電極3と前記外部取出し
電極6が半田付されている。また、印刷配線基板1の底
面に突出したチップ部品γを防湿保護し、かつ印刷配線
基板1とチップキャリヤ4の接着を行なうため、チップ
キャリヤ中央部の開口部8より、樹脂金流し込んでいる
。なお、印刷配線基板1の上に耐湿性と絶縁性を向上さ
せるため、ガラス保護膜9や合成樹脂保護膜が形成され
ている。
発明の効果
以上のように本発明は、印刷回路基板と、それに電気的
導通を図った外部取出し電極をもつチップキャリヤを個
別に構成することにより、積載される印刷回路基板の設
計自由度が増す。例えば印刷回路基板の内部取出し電極
は、底面に一度の印刷で構成できるため、単層・多層基
板にかかわらず、チップ部品を基板の両面にマウントや
ワイヤーボンディングしたものなど、積載可能な混成集
積回路が多岐にわたる。またチップキャリヤの外部取出
し電極の形成は、個別に行えるため、安価な合成樹脂成
形基板が使え、かつ半田付接着強度の強いメタライズ導
体電極の採用も可能となる。
導通を図った外部取出し電極をもつチップキャリヤを個
別に構成することにより、積載される印刷回路基板の設
計自由度が増す。例えば印刷回路基板の内部取出し電極
は、底面に一度の印刷で構成できるため、単層・多層基
板にかかわらず、チップ部品を基板の両面にマウントや
ワイヤーボンディングしたものなど、積載可能な混成集
積回路が多岐にわたる。またチップキャリヤの外部取出
し電極の形成は、個別に行えるため、安価な合成樹脂成
形基板が使え、かつ半田付接着強度の強いメタライズ導
体電極の採用も可能となる。
またアルミナ基板など機械的強度の強い材質でチップキ
ャリヤを構成することにより、当該適用チップモジュー
ルは、信頼性の高い実装部品となる。
ャリヤを構成することにより、当該適用チップモジュー
ルは、信頼性の高い実装部品となる。
一方印刷回路基板とチップキャリヤの機械的接続は、内
部取出し電極部の半田付以外に、開口されたチップキャ
リヤの底面より、耐湿保護膜を兼ねた接着用樹脂を流し
込むことにより、印刷回路基板とチップキャリヤの接着
をより強固にすることも可能である。
部取出し電極部の半田付以外に、開口されたチップキャ
リヤの底面より、耐湿保護膜を兼ねた接着用樹脂を流し
込むことにより、印刷回路基板とチップキャリヤの接着
をより強固にすることも可能である。
第1図は本発明の一実施例による混成集積チップモジュ
ールの断面図、第2図は印刷回路基板の実施例としての
多層印刷混成集積基板の断面図、第3図は積載されるチ
ップキャリヤの斜視図である。 1・・・・・・印刷配線回路基板、3・川・・内部取出
し電極、4・・・・・・チップキャリヤ、6・・印・溝
、6・川・・外部取出し電極、ア・・・・・・チップ部
品、8・旧・・開口部。
ールの断面図、第2図は印刷回路基板の実施例としての
多層印刷混成集積基板の断面図、第3図は積載されるチ
ップキャリヤの斜視図である。 1・・・・・・印刷配線回路基板、3・川・・内部取出
し電極、4・・・・・・チップキャリヤ、6・・印・溝
、6・川・・外部取出し電極、ア・・・・・・チップ部
品、8・旧・・開口部。
Claims (4)
- (1)外部取出し電極を周壁に複数個設けたチップキャ
リヤ上に、内部取出し電極を前記外部取出し電極に対応
して底面に設けた印刷配線回路基板を配置し、かつ印刷
配線基板の内部取出し電極を前記チップキャリヤの外部
取出し電極に電気的に接続した混成集積チップモジュー
ル。 - (2)印刷配線基板は、単層又は多層セラミック基板の
上面又は底面に、チップ部品を配置して混成集積回路を
形成したものである特許請求の範囲第1項に記載の混成
集積チップモジュール。 - (3)チップキャリヤは、内部取出し電極に対応して周
壁に溝を複数個設け、その溝に半田上りが可能な外部取
出し用の導体電極を設けたものである特許請求の範囲第
1項に記載の混成集積チップモジュール。 - (4)チップキャリヤは、セラミック、又は樹脂成形基
材から成り、中央部に貫通する空間を設けたものである
特許請求の範囲第1項に記載の混成集積チップモジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059358A JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059358A JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226053A true JPS63226053A (ja) | 1988-09-20 |
| JPH0558665B2 JPH0558665B2 (ja) | 1993-08-27 |
Family
ID=13110962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059358A Granted JPS63226053A (ja) | 1987-03-13 | 1987-03-13 | 混成集積チツプモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63226053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774500B1 (en) * | 1999-07-28 | 2004-08-10 | Seiko Epson Corporation | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment |
-
1987
- 1987-03-13 JP JP62059358A patent/JPS63226053A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774500B1 (en) * | 1999-07-28 | 2004-08-10 | Seiko Epson Corporation | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0558665B2 (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180012B2 (en) | Module part | |
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| KR20050023538A (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| KR20050002220A (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
| JPH0210571B2 (ja) | ||
| JPH0219635B2 (ja) | ||
| WO2007040193A1 (ja) | ハイブリッド集積回路装置とその製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPH0558665B2 (ja) | ||
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS6022348A (ja) | 半導体装置 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0519974Y2 (ja) | ||
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JPH0445251Y2 (ja) | ||
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH01214197A (ja) | プリント配線板 | |
| KR100609760B1 (ko) | 회로패턴이 인쇄된 다층세라믹 접합 반도체장치 및 그제조방법 | |
| JPH023954A (ja) | 集積回路装置 | |
| JPH0286191A (ja) | 電子部品取付け装置 |