JPH0559883U - アナログ基板 - Google Patents

Abstract

(57)【要約】 【目的】 耐ノイズ性を増大させ，回路の安定性を向上
できるようにしたアナログ基板を提供すること。 【構成】 ２層等の複数層の導体層を有するアナログ基
板において，これらの導体層１１，１２間の中間に導電
性材料より成る中間層１４を配置し，上記各導体層１
１，１２のＧＮＤパタ−ン１５ａ，１５ｂ，１７ａ，１
７ｂと中間層１４とを導体を介して接続するように構成
した。この場合，上記中間層１４に所定間隔隔てたピッ
チで複数個の小孔を設け，これらの小孔の大きさを当該
小孔を貫通するスル−ホ−ル形成用導体の外形より大と
なるように構成した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は両面型等の複数層の導体層を有するアナログ基板の改良に関する。

【０００２】

【従来の技術】

従来のアナログ基板は図３のように構成されていた。 同図において，１は上部導体，２は下部導体，３は絶縁層である。 ４は上部導体１中に設けられたＧＮＤパタ−ン，５は上部導体１中に設けられ た所要のアナログ回路を構成する回路パタ−ンである。また，下部導体２に対し ても必要に応じ，所要のアナログ回路を構成する回路パタ−ンが形成される。以 上により従来のアナログ基板６は構成されていた。

【０００３】

【考案が解決しようとする課題】

ところで，従来のアナログ基板６には次のような問題点があった。 即ち，アナログ基板６におけるＧＮＤパタ−ンは一般に広面積であった方が回 路が安定するため，従来のものでは図３に符号４で示すように，上部導体中に設 けられる回路パタ−ン間の接続用部分Ａ，Ｂ，Ｃ等に比べて，巾広のＧＮＤパタ −ンとなるように設定しているが，それでも上部導体１に設ける回路パタ−ン全 体との領域との関係上ＧＮＤパタ−ン４として割り当てることができる面積には 限界があり，この程度の面積では，耐ノイズ性が十分でなく，回路が不安定とな る恐れがあった。 本考案は従来のものの上記課題（問題点）を解決するようにしたアナログ基板 を提供することを目的とする。

【０００４】

【課題を解決するための手段】

本考案のアナログ基板では２層等の複数層の導体層を有するアナログ基板にお いて，これらの導体層間の中間に導電性材料より成る中間層を配置し，上記各導 体層のＧＮＤパタ−ンと中間層とを導体，たえばスル−ホ−ル形成過程における 手段によって得られる導体で接続するように構成した。 この場合，上記中間層に所定間隔隔てたピッチで複数個の小孔を設け，これら の小孔の大きさを当該小孔を貫通するスル−ホ−ル形成用導体の外形より大とな るように設定するものとする。

【０００５】

【作用】

本考案のアナログ基板では，上部導体と下部導体の各層の中間に配置される絶 縁層の部分に銅箔等の導電性材料より成る中間層を配置し，この中間層と上部導 体又は中間層と下部導体のＧＮＤパタ−ンとを導体で接続するようにしたため， 中間層全体の面積をＧＮＤレベルとすることができるため，アナログ基板に構成 される回路の耐ノイズ性は増大される。

【０００６】

【実施例】

以下図１及び図２に示す一実施例により本考案を具体的に説明する。図１にお いて，１１は銅箔等の導電性材料より成る上部導体（第１の導体層），１２は銅 箔等の導電性材料より成る下部導体（第２の導体層），１３ａ及び１３ｂは夫々 絶縁層で，たとえばガラスエポキシ樹脂等の絶縁材料より構成される。 １４は銅箔等の導電性材料より成る中間層で，これには図２に示すようにＧＮ Ｄ接続部分１４ａ₁〜１４ａ₄の他，自身のスル−ホ−ルとの非接触状態を保つ大 きさの小孔換言すれば当該小孔を貫通するスル−ホ−ル形成用導体の外形よりも 大なる径の小孔１４ｂ₁₁〜１４ｂ_n5がメッシュ状に設けられる。この小孔１４ｂ ₁₁ 〜１４ｂ_n5は，たとえば，2.54ｍｍピッチで，2.2φの径の小孔とする。 なお，中間層１４の四隅に設けられるＧＮＤ接続部分１４ａ₁〜１４ａ₄は，ス ル−ホ−ル形成の際に設けられるものであるため破線で示した。 また，上記小孔（たとえば，１４ｂ₁₁）は上部導体１１と下部導体１２とに設 けられる各回路パタ−ン間を図示しないスル−ホ−ルを介してリ−ド線で接続す る場合のリ−ド線通過用として使用するものである。 １６ａ，１６ｂは夫々スル−ホ−ルで，ＧＮＤパタ−ン１５ａ，１７ａ；１５ ｂ，１７ｂと中間層１４とを夫々接続するためのもので，中間層１４中のＧＮＤ 接続部分１４ａ₁,１４ａ₂の部分に接続されるものである。なお，図示しないが ，中間層１４のＧＮＤ接続部分１４ａ₃，１４ａ₄に対しても各導体１１，１２の 対応個所に設けられるＧＮＤパタ−ン間にスル−ホ−ルで接続するものとする。 以上で，本考案のアナログ基板１０が構成される。

【０００７】 上記実施例の構成においては，上部導体１１及び下部導体１２の四隅に設けら れる各ＧＮＤパタ−ンはスル−ホ−ルにより中間層１４に接続され，広い面積の 中間層１４全体がＧＮＤパタ−ンを四隅に設けた例を示したが，ＧＮＤパタ−ン の配置を中間層の中央の左右２隅にするなど，各種の変形が考えられる。 なお，中間層１４には，図２に示すように，所定ピッチの複数個の小孔が設け られているため，それらの小孔は上部導体と下部導体に設けられた回路パタ−ン 相互をスル−ホ−ルを介して接続するためのリ−ド線を挿入するための小孔とし て随時，利用できる。また，上記実施例は導体としては上部，下部導体の２層構 造のアナログ基板で説明したが，４層構造等他の複数層構造のアナログ基板にも 適用可能である。

【０００８】

【考案の効果】

本考案は上記のように２層等の複数層の導体層を有するアナログ基板において ，これらの導体層間の中間に導電性材料より成る中間層を配置し，上記各導体層 のＧＮＤパタ−ンと中間層とを導体を介して接続するようにしたことを特徴とす るものであるから，次に述べるような優れた効果を有する。 中間層全体の面積がＧＮＤレベルとなるため，実質上，中間層がＧＮＤパタ− ンとなり，このため，アナログ基板上に構成されるアナログ回路の耐ノイズ性が 大巾に増大し，同回路の安定性も向上する。 中間層がＧＮＤパタ−ンの役割をになうため，上部導体等の導体層に設けるＧ ＮＤパタ−ンの面積を減少させ，その分回路パタ−ン部の割合を増大させること ができ，その場合，一つのアナログ基板に搭載する単位面積当りの回路面積を増 大させることができる。

【図面の簡単な説明】

【図１】本考案の一実施例を示すもので，図２のＸ−Ｘ
線における縦断正面図である。

【図２】本考案の中間層の平面図である。

【図３】従来例の構成を示す正面図である。

【符号の説明】１０ ：アナログ基板 １１：上部導体（第１の導体層） １２：下部導体（第２の導体層） １４：中間層 １４ａ₁〜１４ａ₄：ＧＮＤ接続部分 １４ｂ₁₁〜１４ｂ_n5：小孔 １５ａ,１５ｂ,１７ａ,１７ｂ：ＧＮＤパタ−ン １６ａ，１６ｂ，：スル−ホ−ル

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ２層等の複数層の導体層を有するアナロ
   グ基板において，これらの導体層間の中間に導電性材料
   より成る中間層を配置し，上記各導体層のＧＮＤパタ−
   ンと中間層とを導体を介して接続し，上記中間層に所定
   間隔隔てたピッチで複数個の小孔を設け，これらの小孔
   の大きさを当該小孔を貫通するスル−ホ−ル形成用導体
   の外形より大としたことを特徴とするアナログ基板。