JPH0560128B2 - - Google Patents
Info
- Publication number
- JPH0560128B2 JPH0560128B2 JP26746284A JP26746284A JPH0560128B2 JP H0560128 B2 JPH0560128 B2 JP H0560128B2 JP 26746284 A JP26746284 A JP 26746284A JP 26746284 A JP26746284 A JP 26746284A JP H0560128 B2 JPH0560128 B2 JP H0560128B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- resistor
- base
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にアナログ
IC回路における定電圧源等に用いる基準電圧発
生回路に関する。
IC回路における定電圧源等に用いる基準電圧発
生回路に関する。
既に知られるように基準電圧発生回路はアバラ
ンシエブレークダウンダイオードを用いる方法
と、半導体内のエネルギーバンドを利用したバン
ドギヤツプリフアレンスによる方法とに大別され
る。いずれも目的は発生基準電圧の温度依存性を
改善するものであるが、ここでは後者による方法
を用いた基準電圧発生回路について第３図を参照
しつつ概説する。第３図回路は基本的にはトラン
ジスタのベース・エミツタ間のエネルギーバンド
を利用した基準電圧発生回路であつて、発生され
る基準電圧Vrefは次の関係式で表わせる。すなわ
ち、 Vref＝（R3＋R4＋R5）・（VB1−VB2） ／R4＋VBEQ5 …(1) ＝（R3＋R4＋R5）・VT・lo（Ｎ） ／R4＋VBEQ5 …(2) ここで、VB1，VB2はそれぞれトランジスタQ3，
Q4のベース電位、VBEQ5はトランジスタQ5のベー
ス・エミツタ間電位、VTはkT／ｑで示される定
数でｋはボルツマン定数、Ｔは絶対温度、ｑは電
荷、そしてln（Ｎ）はトランジスタQ3，Q4のエミ
ツタ比Ｎにおける自然対数である。
ンシエブレークダウンダイオードを用いる方法
と、半導体内のエネルギーバンドを利用したバン
ドギヤツプリフアレンスによる方法とに大別され
る。いずれも目的は発生基準電圧の温度依存性を
改善するものであるが、ここでは後者による方法
を用いた基準電圧発生回路について第３図を参照
しつつ概説する。第３図回路は基本的にはトラン
ジスタのベース・エミツタ間のエネルギーバンド
を利用した基準電圧発生回路であつて、発生され
る基準電圧Vrefは次の関係式で表わせる。すなわ
ち、 Vref＝（R3＋R4＋R5）・（VB1−VB2） ／R4＋VBEQ5 …(1) ＝（R3＋R4＋R5）・VT・lo（Ｎ） ／R4＋VBEQ5 …(2) ここで、VB1，VB2はそれぞれトランジスタQ3，
Q4のベース電位、VBEQ5はトランジスタQ5のベー
ス・エミツタ間電位、VTはkT／ｑで示される定
数でｋはボルツマン定数、Ｔは絶対温度、ｑは電
荷、そしてln（Ｎ）はトランジスタQ3，Q4のエミ
ツタ比Ｎにおける自然対数である。
トランジスタQ5のVBEはベース・エミツタ接合
による負の温度係数を有し、一方、各抵抗R3，
R4，R5は正の温度係数を有し、さらにVTも温度
依存性を有している。従つて基準電圧Vrefは上式
(1)，(2)中の各抵抗およびトランジスタQ3，Q4の
エミツタ比を適切に選択することによつて温度補
償を行つている。この場合、トランジスタQ1，
Q2と抵抗R1，R2によつて定電流回路を構成して
おり、R1＝R2であり、ここを流れる電流I1，I2は
カレントミラー構成となつているので整合してい
る時にはI1＝I2である。またエミツタ比とはトラ
ンジスタのエミツタ面積比であるが、等価的にト
ランジスタを並列に並べた使用個数比と置換える
ことができる。
による負の温度係数を有し、一方、各抵抗R3，
R4，R5は正の温度係数を有し、さらにVTも温度
依存性を有している。従つて基準電圧Vrefは上式
(1)，(2)中の各抵抗およびトランジスタQ3，Q4の
エミツタ比を適切に選択することによつて温度補
償を行つている。この場合、トランジスタQ1，
Q2と抵抗R1，R2によつて定電流回路を構成して
おり、R1＝R2であり、ここを流れる電流I1，I2は
カレントミラー構成となつているので整合してい
る時にはI1＝I2である。またエミツタ比とはトラ
ンジスタのエミツタ面積比であるが、等価的にト
ランジスタを並列に並べた使用個数比と置換える
ことができる。
上記の構成にあつては、トランジスタQ1，Q2
による定電流源によつてトランジスタQ3，Q4に
等しい電流を供給しているが、何らかの要因によ
つて定電流源の整合性がずれた場合、即ち、I1≠
I2の場合には、Q3，Q4に供給する電流値の変化
が各々のベース電位VB1，VB2の変化となつて表
われ、基準電圧Vrefに変動を生ずる。この場合、
不整合を生ずる要因は、回路を構成する素子自体
に存在し、IC化した場合にPNPトランジスタは
NPNトランジスタに比べて特性バラツキが大、
パターン設計上で配線の長さによる特性バラツ
キ、製造プロセス上のバラツキ等が考えられ、こ
れらによつて定電流回路に不整合を生じ、基準電
圧Vrefに変動を来している。
による定電流源によつてトランジスタQ3，Q4に
等しい電流を供給しているが、何らかの要因によ
つて定電流源の整合性がずれた場合、即ち、I1≠
I2の場合には、Q3，Q4に供給する電流値の変化
が各々のベース電位VB1，VB2の変化となつて表
われ、基準電圧Vrefに変動を生ずる。この場合、
不整合を生ずる要因は、回路を構成する素子自体
に存在し、IC化した場合にPNPトランジスタは
NPNトランジスタに比べて特性バラツキが大、
パターン設計上で配線の長さによる特性バラツ
キ、製造プロセス上のバラツキ等が考えられ、こ
れらによつて定電流回路に不整合を生じ、基準電
圧Vrefに変動を来している。
本発明は上記の問題点を解消した基準電圧発生
回路を提供することにあり、その手段は、第１の
抵抗R1を介してコレクタが基準電圧発生端子Vref
と定電流源Q7、Ｊとの共通接点に接続され、ベ
ースが第３の抵抗R3を介して該基準電圧発生端
子に接続される第１のトランジスタQ3と、第２
の抵抗R2を介してコレクタが該共通接点に接続
され、ベースが該第３の抵抗及び第４の抵抗R4
を介して該基準電圧発生端子に接続される第２の
トランジスタQ4と、該第２のトランジスタのベ
ースと該第４の抵抗との共通接点に第５の抵抗
R5を介してコレクタがベースに接続され、エミ
ツタが接地される第３のトランジスタQ5と、該
第１のトランジスタのコレクタと共通にベースが
接続され、該第１及び第２のトランジスタのエミ
ツタとコレクタが接続されるとともに、エミツタ
が接地される第４のトランジスタQ6と、該定電
流源にコレクタが接続され、ベースが該第２のト
ランジスタののコレクタに接続されるととも、エ
ミツタが接地される第５のトランジスタQ10とを
具備し、該第１のトランジスタのベース電位VB1
と該第２のトランジスタのベース電位VB2が、該
第１のトランジスタ及び該第２のトランジスタの
コレクタ電位VC1，VC2と、電圧利得AQ3，AQ4の
逆数の積（VB1＝VC1／AQ3，VB2＝VC2／AQ4によ
り設定されるようにしたことを特徴とする。
回路を提供することにあり、その手段は、第１の
抵抗R1を介してコレクタが基準電圧発生端子Vref
と定電流源Q7、Ｊとの共通接点に接続され、ベ
ースが第３の抵抗R3を介して該基準電圧発生端
子に接続される第１のトランジスタQ3と、第２
の抵抗R2を介してコレクタが該共通接点に接続
され、ベースが該第３の抵抗及び第４の抵抗R4
を介して該基準電圧発生端子に接続される第２の
トランジスタQ4と、該第２のトランジスタのベ
ースと該第４の抵抗との共通接点に第５の抵抗
R5を介してコレクタがベースに接続され、エミ
ツタが接地される第３のトランジスタQ5と、該
第１のトランジスタのコレクタと共通にベースが
接続され、該第１及び第２のトランジスタのエミ
ツタとコレクタが接続されるとともに、エミツタ
が接地される第４のトランジスタQ6と、該定電
流源にコレクタが接続され、ベースが該第２のト
ランジスタののコレクタに接続されるととも、エ
ミツタが接地される第５のトランジスタQ10とを
具備し、該第１のトランジスタのベース電位VB1
と該第２のトランジスタのベース電位VB2が、該
第１のトランジスタ及び該第２のトランジスタの
コレクタ電位VC1，VC2と、電圧利得AQ3，AQ4の
逆数の積（VB1＝VC1／AQ3，VB2＝VC2／AQ4によ
り設定されるようにしたことを特徴とする。
第１図は本発明に係る基準電圧発生回路の一実
施例回路図である。第１図から明らかなように、
従来の定電流源を構成していたトランジスタQ1，
Q2、トランジスタQ8、トランジスタQ9は除去さ
れ、代わりに第１のトランジスタとしてのトラン
ジスタQ3のコレクタと抵抗R1と第４のトランジ
スタとしてのトランジスタQ6のベース、および
第２のトランジスタとしてのトランジスタQ4の
コレクタと抵抗R2と第５のトランジスタとして
のトランジスタQ10のベースとが接続される。ま
た抵抗R1＝R2とし、基準電圧Vrefは基準電圧発
生端子Vref（便宜上同一参照記号とする）から発
生され、第３のトランジスタとしのてトランジス
タQ5および第３、第４、第５の抵抗R3，R4，R5
は従来通りである。
施例回路図である。第１図から明らかなように、
従来の定電流源を構成していたトランジスタQ1，
Q2、トランジスタQ8、トランジスタQ9は除去さ
れ、代わりに第１のトランジスタとしてのトラン
ジスタQ3のコレクタと抵抗R1と第４のトランジ
スタとしてのトランジスタQ6のベース、および
第２のトランジスタとしてのトランジスタQ4の
コレクタと抵抗R2と第５のトランジスタとして
のトランジスタQ10のベースとが接続される。ま
た抵抗R1＝R2とし、基準電圧Vrefは基準電圧発
生端子Vref（便宜上同一参照記号とする）から発
生され、第３のトランジスタとしのてトランジス
タQ5および第３、第４、第５の抵抗R3，R4，R5
は従来通りである。
このような構成において、トランジスタQ3，
Q4のコレクタ電位を各々VC1，VC2とし、第１お
よび第２の抵抗R1，R2を流れる電流を各々I1，I2
とすると、トランジスタQ3，Q4の増幅作用によ
つて各々の電圧利得AQ3，AQ4は次の如く表わせ
る。すなわち、 AQ3＝ΔVC1／ΔVB1＝R1／γe1 …(3) AQ4＝ΔVC2／ΔVB2＝R2／γe2 …(4) ここで、γe1，γe2は各々トランジスタQ3，Q4
のエミツタ抵抗であつて、γe1＝VT／I1，γe2＝
VT／I2である。
Q4のコレクタ電位を各々VC1，VC2とし、第１お
よび第２の抵抗R1，R2を流れる電流を各々I1，I2
とすると、トランジスタQ3，Q4の増幅作用によ
つて各々の電圧利得AQ3，AQ4は次の如く表わせ
る。すなわち、 AQ3＝ΔVC1／ΔVB1＝R1／γe1 …(3) AQ4＝ΔVC2／ΔVB2＝R2／γe2 …(4) ここで、γe1，γe2は各々トランジスタQ3，Q4
のエミツタ抵抗であつて、γe1＝VT／I1，γe2＝
VT／I2である。
式(3)，(4)から明らかなように、トランジスタ
Q3，Q4のベース電位VB1，VB2は各々VC1，VC2の
１／AQ3，１／AQ4である。従つて前述したよう
に何らかの要因によつて電流I1≠I2が生じても
VB1，VB2に与える誤差は上述の如く各々（１／
AQ3）倍および（１／AQ4）倍となり極めて影響
の小さいことが解かる。基準電圧Vrefは式(1)で示
したようにVB1，VB2の値に大きく依存するが、
このような回路構成とすることにより、I1，I2の
変動に対してVB1，VB2の影響を極めて小さくす
ることが出来、その結果基準電圧Vrefを安定化さ
せることが出来る。尚、第３図の従来の回路では
トランジスタQ3，Q4に増幅作用がないためにI1，
I2の変動が直接VB1，VB2に表われ基準電圧Vrefの
変動を来している。本発明ではトランジスタQ3，
Q4の利得のより大きいもの、あるいは抵抗R1，
R2の値より大きいものを使用すれば、当然VB1，
VB2の変動をより小さく押さえることができる。
尚、トランジスタQ7，Ｊは電源Vccを定電流化す
る定電流源である。
Q3，Q4のベース電位VB1，VB2は各々VC1，VC2の
１／AQ3，１／AQ4である。従つて前述したよう
に何らかの要因によつて電流I1≠I2が生じても
VB1，VB2に与える誤差は上述の如く各々（１／
AQ3）倍および（１／AQ4）倍となり極めて影響
の小さいことが解かる。基準電圧Vrefは式(1)で示
したようにVB1，VB2の値に大きく依存するが、
このような回路構成とすることにより、I1，I2の
変動に対してVB1，VB2の影響を極めて小さくす
ることが出来、その結果基準電圧Vrefを安定化さ
せることが出来る。尚、第３図の従来の回路では
トランジスタQ3，Q4に増幅作用がないためにI1，
I2の変動が直接VB1，VB2に表われ基準電圧Vrefの
変動を来している。本発明ではトランジスタQ3，
Q4の利得のより大きいもの、あるいは抵抗R1，
R2の値より大きいものを使用すれば、当然VB1，
VB2の変動をより小さく押さえることができる。
尚、トランジスタQ7，Ｊは電源Vccを定電流化す
る定電流源である。
第２図は本発明に係る基準電圧発生回路の他の
実施例回路図である。この回路では回路構成上電
源端子Vccを持たず、外部抵抗Ｒによつて電源か
ら電流の供給を受けるものである。この場合には
トランジスタQ8，Q9およびトランジスタQ10，
Q11によつて定電流回路を構成し、トランジスタ
Q3，Q4等の作用は第１の実施例と同様である。
図から明らかなように第１図回路ではVref，Vcc、
GND用の３端子を必要としたが、この回路では
VrefとGNDの２端子となり回路を簡素化するこ
とができる。
実施例回路図である。この回路では回路構成上電
源端子Vccを持たず、外部抵抗Ｒによつて電源か
ら電流の供給を受けるものである。この場合には
トランジスタQ8，Q9およびトランジスタQ10，
Q11によつて定電流回路を構成し、トランジスタ
Q3，Q4等の作用は第１の実施例と同様である。
図から明らかなように第１図回路ではVref，Vcc、
GND用の３端子を必要としたが、この回路では
VrefとGNDの２端子となり回路を簡素化するこ
とができる。
本発明によれば、何らかの要因によつて不整合
を生じても確実に温度補償することが出来、温度
依存性の少ない基準電圧発生回路を提供すること
が出来る。
を生じても確実に温度補償することが出来、温度
依存性の少ない基準電圧発生回路を提供すること
が出来る。
第１図は本発明に係る基準電圧発生回路の一実
施例回路図、第２図は本発明に係る基準電圧発生
回路の他の実施例回路図、および第３図は従来の
基準電圧発生回路である。 符号の説明、Q1〜Q11……トランジスタ、R1〜
R6……抵抗、Vref……基準電圧発生端子、Vcc…
…電源電圧端子。
施例回路図、第２図は本発明に係る基準電圧発生
回路の他の実施例回路図、および第３図は従来の
基準電圧発生回路である。 符号の説明、Q1〜Q11……トランジスタ、R1〜
R6……抵抗、Vref……基準電圧発生端子、Vcc…
…電源電圧端子。
Claims (1)
- 【特許請求の範囲】 １ 第１の抵抗R1を介してコレクタが基準電圧
発生端子Vrefと定電流源Q7，Ｊとの共通接点に接
続され、ベースが第３の抵抗R3を介して該基準
電圧発生端子に接続される第１のトランジスタ
Q3と、 第２の抵抗R2を介してコレクタが該共通接点
に接続され、ベースが該第３の抵抗及び第４の抵
抗R4を介して該基準電圧発生端子に接続される
第２のトランジスタQ4と、 該第２のトランジスタのベースと該第４の抵抗
との共通接点に第５の抵抗R5を介してコレクタ
がベースに接続され、エミツタが接地される第３
のトランジスタQ5と、 該第１のトランジスタのコレクタと共通にベー
スが接続され、該第１及び第２のトランジスタの
エミツタとコレクタが接続されるとともに、エミ
ツタが接地される第４のトランジスタQ6と、 該定電流源にコレクタが接続され、ベースが該
第２のトランジスタののコレクタに接続されると
ともに、エミツタが接地される第５のトランジス
タQ10とを具備し、 該第１のトランジスタのベース電位VB1と該第
２のトランジスタのベース電位VB2が、該第１の
トランジスタ及び該第２のトランジスタのコレク
タ電位VC1，VC2と、電圧利得AQ3，AQ4の逆数の
積（VB1＝VC1／AQ3，VB2＝VC2／AQ4）により設
定されるようにしたことを特徴とする基準電圧発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26746284A JPS61147317A (ja) | 1984-12-20 | 1984-12-20 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26746284A JPS61147317A (ja) | 1984-12-20 | 1984-12-20 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61147317A JPS61147317A (ja) | 1986-07-05 |
| JPH0560128B2 true JPH0560128B2 (ja) | 1993-09-01 |
Family
ID=17445170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26746284A Granted JPS61147317A (ja) | 1984-12-20 | 1984-12-20 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147317A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447717U (ja) * | 1990-08-30 | 1992-04-23 |
-
1984
- 1984-12-20 JP JP26746284A patent/JPS61147317A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61147317A (ja) | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPS61187020A (ja) | 電圧基準回路 | |
| JPH0153807B2 (ja) | ||
| JPS6323568B2 (ja) | ||
| CN114489222A (zh) | 一种用于电源芯片的带隙基准电路 | |
| JPS6326895B2 (ja) | ||
| US4926138A (en) | Fully-differential reference voltage source | |
| JPS635923B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| JPS5824042B2 (ja) | 電圧フオロワ回路 | |
| JPS6346444B2 (ja) | ||
| US4675592A (en) | Voltage output circuit | |
| JPH0560128B2 (ja) | ||
| JPH05235661A (ja) | 定電流源回路 | |
| JPH04290B2 (ja) | ||
| JPS61244058A (ja) | バンドギヤツプ電圧基準回路 | |
| JP2663449B2 (ja) | 定電流回路 | |
| JPS60250417A (ja) | 基準電圧回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH036020Y2 (ja) | ||
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPS6297362A (ja) | 基準電圧発生回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 |