JPH0153807B2

JPH0153807B2 -

Info

Publication number: JPH0153807B2
Application number: JP57103944A
Authority: JP
Inventors: Katsumi Nagano
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-06-18
Filing date: 1982-06-18
Publication date: 1989-11-15
Also published as: DE3321912A1; JPS58221507A; DE3321912C2; US4574205A

Description

【発明の詳細な説明】＜発明の技術分野＞本発明はトランジスタ回路に関するもので、特
にトランジスタの温度特性を利用したトランジス
タ回路に関する。

＜発明の技術的背景＞従来、半導体集積回路（以下ICという）の熱
破壊を防ぐため、ICの基板の温度が所定温度以
上になつた時に、その発熱源、例えば出力トラン
ジスタを強制的にオフ状態にするトランジスタ回
路、すなわち温度遮断回路が採用されている。こ
の温度遮断回路は、トランジスタの温度特性を利
用したものであるが、その一例として第１図に示
すものが知られている。すなわち、V_cc電源端子
と接地端子Ｇ間には、定電流源１と逆バイアスさ
れるツエナーダイオード２が直列されており、ま
たツエナーダイオード２には抵抗３，４の直列回
路が並列接続されている。そして、さらに抵抗
３，４の接続点にそのベースを接続し、エミツタ
を端子Ｇに接続するトランジスタ５を具備してお
り、コレクタは出力端子outに接続されている。

さて、かかる構成においては、ツエナーダイオ
ード２の電圧をV_zとし、抵抗３，４の抵抗値を
R₃，R₄とすると、抵抗４の両端の電圧V₄は、 V₄＝R₄／R₃＋R₄・V_z ……(1) で示される。そして、このV₄が、トランジスタ
５のベースエミツタ間電圧V_BE5より大きくなる
と、トランジスタ５が導通し、コレクタ電流すな
わち出力電流I_putが得られる。

さて、かかる構成の温度特性は、ツエナーダイ
オードの温度係数が正であり、またトランジスタ
５のベース、エミツタ間電圧V_BE5が負であるので
第２図の様に示される。図において、ａがトラン
ジスタ５のV_BE特性、ｂが抵抗４の電圧V₄を示し
たものである。従つて、温度T_p以上になるとト
ランジスタ５がオンすることになり、この出力電
流によつて、例えば発熱源である出力トランジス
タ（図示せず）をオフ状態にすることにより遮断
温度T_pを有する温度遮断回路が提供できるとい
うものである。

＜背景技術の問題点＞さて、かかる従来の回路においてはツエナーダ
イオードを用いているため電源電圧V_ccをツエナ
ー電圧（約６（Ｖ））以下にすることができない。
従つてICの技術的動向である低電源電圧化、低
消費電力化には極めて不都合である。また、ツエ
ナーダイオード自体の温度変化量も＋0.07%/℃
程度と小さいため、回路全体としての温度感度も
小さい。

＜発明の目的＞従つて、本発明は低電源電圧での動作が可能で
あり、また温度感度も大きなトランジスタ回路を
提供することを目的としている。

＜発明の概要＞本発明に係るトランジスタ回路においてはツエ
ナーダイオードのツエナー電圧にかえて、トラン
ジスタのベース・エミツタ間電圧を利用している
ため、低電圧での動作が可能である。

＜発明の実施例＞以下図面を参照しながら本発明の実施例につい
て説明する。

第３図は本発明の一実施例を示す回路図であ
る。ベースを共通接続する２つのNPN型トラン
ジスタ６，１１のコレクタは各々、電源電圧端子
V_ccに接続されている。またトランジスタ６のエ
ミツタは抵抗７，８を介して接地端子Ｇに接続さ
れている。一方、トランジスタ１１のエミツタも
抵抗１２を介して、接地端子Ｇに接続されてい
る。９はトランジスタ６と１１の共通ベース接続
に接続された電流源である。またPNP型トラン
ジスタ１０のベースは抵抗７，８の接続点Ａに、
エミツタはトランジスタ６と１１の共通ベース接
続に、コレクタは接地端子Ｇに各々接続されてい
る。

さらにNPN型トランジスタ１３のベースはト
ランジスタ１１のエミツタと抵抗１２の接続点Ｂ
に、エミツタは接地端子Ｇに、コレクタは出力端
子outに各々接続されている。

さて、トランジスタ６，１０，１１のエミツタ
接地増幅率βが十分におおきいと仮定すると、ト
ランジスタ６のコレクタ電流I₆と等しい電流が抵
抗７，８を流れ、またトランジスタ１１のコレク
タ電流I₁₁に等しい電流が抵抗１２を流れる。そ
してトランジスタ１０のベース・エミツタ間はト
ランジスタ６のベース・エミツタ間電圧V_BE6と、
抵抗７の電圧降下によつてバイアスされるため、
トランジスタ１０のベース・エミツタ間電圧V_BE
₁₀は、 V_BE10＝V_BE6＋R₇・I₆ ……(2) で示される。ここでR₇は抵抗７の抵抗値である。

また、トランジスタ１１のエミツタと抵抗１２
の接続点Ｂの電圧V_Bが低く、トランジスタ１３
がオフの状態である時、V_Bと抵抗７と８の接続
点の電位V_Aとの関係は、 V_B＝V_A＋V_BE10−V_BE11 ……(3) となる。ここでV_BE11はトランジスタ１１のベー
スエミツタ間電圧である。

さらに、V_BE10＝V_BE11であるとすると、 V_B＝V_A ……(4) となる。また、V_A，V_Bは各々抵抗８，１２の電
圧降下、すなわち V_A＝I₆・R₈ ……(5) V_B＝I₁₁・R₁₂ ……(6) で示される。ここでR₈，R₁₂は抵抗８，１２の抵
抗値である。従つてR₈＝R₁₂とすれば、 I₆＝I₁₁ ……(7) の関係となる。

ところで、能動状態にあるトランジスタのベー
ス・エミツタ間電圧V_BEはダイオード方程式で示
されるため、 V_BE＝kT／ｑ・lnI_c／Ａ・I_s ……(8) で表わされる。ここでｑは電子１個の電荷量、ｋ
はボルツマン定数、Ｔは絶対温度、Ａはエミツタ
面積、I_cはコレクタ電流、I_sは飽和電流である。
従つて、この(8)式の関係を(2)式に代入すると、 V_BE10＝kT／ｑlnI₆／A₆・I_s＋R₇・I₆ ……(9) ここでA₆はトランジスタ６のエミツタ面積であ
る。またV_BE10＝V_BE11であるから(9)式はさらに kT／ｑlnI₁₁／A₁₁・I_s＝kT／ｑlnI₆／A₆・I_s＋R₇・I₆…
…(10) この(10)式に(7)式の関係を代入すると I₆＝I₁₁＝V_T／R₇・lnA₆／A₁₁ ……(11) となる。ここでV_Tは熱電圧kT／ｑを示す。

従つてトランジスタ６と１１のエミツタ面積比
をＮとすると(11)式はさらに、 I₆＝I₁₁＝V_T／R₇・lnN ……(12) となる。またさらに、V_A，V_Bは、 V_A＝V_B＝R₁₂／R₇・V_T・lnN ＝R₈／R₇・V_T・lnN ……（13）と示される。尚、Ｎは、トランジスタの幾何学的
寸法で決まる定数であり、温度依存性は無い。

また、ICの抵抗は、同一プロセスの拡散工程
で形成されるため、同一の温度係数を持つと考え
てよい。よつて、R₇とR₈は次の式で示される。

R₇＝R₇₀｛１＋α₇（Ｔ−T_p）｝ R₈＝R₈₀｛１＋α₈（Ｔ−T_p）｝ここで R₇₀、R₈₀：基準温度T_pでのR₇、R₈の値Ｔ：温度 α₇、α₈：R₇、R₈の温度係数同一IC内の抵抗では、α₇α₈と考えてよく、抵
抗比R₈／R₇は、 R₈／R₇＝R₈₀／R₇₀ となり、温度依存性がない。

以上から、V_Bの温度係数は、Ｎ、R₇、R₈に依
存しないことが解る。

また、熱電圧V_Tは、 V_T＝kT／ｑであり、V_Tの温度係数は、絶対温度Ｔに比例す
る。従つてV_Bとして絶対温度Ｔに比例した電圧
が得られることになる。また、必要とされる電源
電圧V_ccは抵抗１２における電圧降下分、および
トランジスタ１１のベース・エミツタ間電圧V_BE
₁₁の和程度約1.2V以上あれば良く、極めて低い電
圧での動作が可能である。

尚、トランジスタの％温度係数は、従来、常温
（Ｔ＝300゜K）では、近似的に（Ｔ＋１）／Ｔ＝
1.0033と求められ、温度変化量は、＋0.33%/℃と
されている。本実施例においてもトランジスタ
V_Bの温度変化量は、＋0.33%/℃となり、ツエナー
ダイオードの＋0.07%/℃に比し、大幅に高くな
る。またトランジスタ１３のベース・エミツタ間
電圧V_BE13とV_Bの関係を示すと第４図のように示
され、ＣがV_BE13、ｄがV_Bを示す。従つてV_Bが
V_BEより大きくなる温度T_pでトランジスタ１３が
オンになる。

また、第５図は本発明に係るトランジスタ回路
の実験回路を示すもので電流源９として、抵抗
９′を用いている。そしてトランジスタ６とトラ
ンジスタ１１のエミツタ面積比Ｎを３、またトラ
ンジスタ６と１１のコレクタ電流I₆，I₁₁を各々
100μAと設定し、抵抗７の抵抗値を(11)式より283
（Ω）としている。

また、電圧V_A，V_Bを300mVに設定し、(5)(6)式
より抵抗７，８として3KΩのものを使用した。

さらに、電流源となる抵抗９′の抵抗値は
37KΩとしている。

第６図は、その実験結果を示すもので、ｅが実
測値、ｆが理論値である。実験の結果も145℃で
の実測値の誤差は−4.2％に過ぎず、V_Bの温度追
従性が良いことを示している。

また第７図はトランジスタのコレクタ電流をパ
ラメータとして、温度Ｔに対し、ベース・エミツ
タ間電圧がどのように変化するかを示す特性図に
第５図の実験回路で得られたV_Bの実測値ｈの特
性を重ねたものである。従つて、例えば、第５図
の実験回路で第３図に示すようなトランジスタ１
３を駆動する場合、トランジスタ１３のコレクタ
電流I_Bを10μAと設定（ｇの特性）すれば、Ｔが
145℃以上になるとトランジスタ１３が能動状態
になりこの出力電流を用いて発熱源、例えば出力
トランジスタをオフにするようにすれば、145℃
で動作する温度遮断回路が提供できることにな
る。

第８図は、その一実施例を示すもので、トラン
ジスタ１３のコレクタが発熱源となる出力トラン
ジスタ１５のベースに接続されている。また１４
は出力トランジスタ１５の駆動電流源である。

さて、かかる構成において、出力トランジスタ
１５の動作によりICチツプの温度が上がり、例
えば前述した温度設定値145℃を越えたとすると、
トランジスタ１３がオン状態になり電流源１４の
電流I₁₄を引き込み、トランジスタ１５をオフ状
態にする。そして、この動作によりICチツプの
温度上昇を止める。

また第９図は本発明に係るトランジスタ回路の
他の実施例を示す回路図で、絶対温度に比例する
出力電流I_putを出力する電流源回路を示す回路図
である。

本実施例においては、抵抗８と１２の接続点に
ダイオード接続されたトランジスタ１６のコレク
タを接続し、さらにこのトランジスタ１６とカレ
ントミラー回路２０を構成するトランジスタ１７
が備えられている。かかる構成においては、出力
電流I_putは、トランジスタ６と１１のコレクタ電
流I₆，I₁₁の和の電流に等しいため、 I_put＝I₆＋I₁₁ ……（15）と示される。従つて(12)式より I_put＝２・V_T／R₇・lnN ……（16）が得られ、絶対温度Ｔに比例した電流が得られる
ことになる。

なお、以上の実施例においてはトランジスタ６
とトランジスタ１１のエミツタ面積の比をＮ対１
にした場合について説明したが、この比を１対１
にすることができる。

第１０図はトランジスタ６と１１のエミツタ面
積比を１対１にした場合の実施例を示す。図にお
いて第３図の実施例の各構成要素に対応する素子
には同一の符号を付しており、トランジスタ６′
と１１のエミツタ面ｇ比が１対１に設定されてい
る。トランジスタ６′，１０，１１のエミツタ接
地電流増幅率が十分に大きいとすると、トランジ
スタ１０のベース・エミツタ間電圧V_BE10は第３
図の実施例と同様に V_BE10＝KT／ｑlnI₆′／A₆′I_s＋R₇・I₆′ ……（17）と示される。そして、V_BE10をトランジスタ１１
のベース・エミツタ間電圧V_BE11に等しく設定す
ると（17）式はさらに、 KT／ｑlnI₁₁／A₁₁・I_s＝KT／ｑlnI′₆／A′₆・I_s＋R₇・
I′₆ ……（18）となる。（18）式はさらに、 R₇・I′₆＝KT／ｑlnI₁₁／A₁₁・A′₆／I′₆……（19）と示される。今、A₁₁＝A′₆であるから、 R₇・I′₆＝KT／ｑlnI₁₁／I′₆ ……（20）が得られる。ここで I₁₁＝Ｎ・I′₆ ……（21）とすると（21）式は、 I′₆＝１／R₇・KT／ｑlnN ……（22）が得られ、(11)式に対応する。また抵抗７，８′の
接続点Ａの電位V_Aとトランジスタ１１のエミツ
タ電位V_Bは、 V_A＝I′₆・R′₈ ……（23） V_B＝I₁₁・R′₁₂ ……（24）と示されるため、これらの電位を等しくするため
には（21）式の関係より、 R′₈＝Ｎ・R′₁₂ ……（25）とする必要がある。つまり、トランジスタ１１と
６′のエミツタ面積が等しい場合には抵抗８′を１
２′のＮ倍の抵抗値にすれば、同様な動作をする。
そしてV_Bは、 V_B＝R′₁₂・I₁₁＝R′₈／Ｎ・I₁₁ ＝R′₈／Ｎ・NI′₆＝R′₈／R₇・KT／ｑlnN……（26
）と求められ（13）式に対応した関係が得られる。
従つて絶対温度Ｔに比例した電圧を得ることがで
き、温度係数も大きなものとなる。

＜発明の効果＞以上説明した様に本発明に係るトランジスタ回
路によれば、極めて低い電圧で動作可能であり、
また温度係数も高いので低電源電圧化を図つた
ICの温度遮断回路として用いるのに好都合であ
る。

【図面の簡単な説明】

第１図は従来のトランジスタ回路の一例を示す
回路図、第２図はその説明に供する図、第３図乃
至第１０図は本発明に係るトランジスタ回路の一
実施例を示す回路図、及びその説明に供する図で
ある。６，６′，１１，１３，１５，１６，１７……
NPN型トランジスタ、７，８，８′，９′，１２，
１２′……抵抗、９，１４……電流源。

Claims

【特許請求の範囲】

１ベースが共通接続される第１、第２のトラン
ジスタと、前記第１、第２のトランジスタのコレ
クタを各々第１の電源端子に接続する第１、第２
の接続手段と、前記第１のトランジスタのエミツ
タと第２の電源端子との間に直列接続される第
１、第２の抵抗と、前記第２のトランジスタのエ
ミツタと前記第２の電源端子との間に接続される
第３の抵抗と、前記第１、第２のトランジスタの
共通ベース接続と前記第１の電源端子間に接続さ
れる電流源と、エミツタ、ベース、コレクタを有
する第３のトランジスタと、前記第３のトランジ
スタのベースを前記第１、第２の抵抗の接続点
に、エミツタを前記第１、第２のトランジスタの
共通ベース接続に、コレクタを前記第２の電源端
子に各々接続する第４、第５、第６の接続手段と
を有することを特徴とするトランジスタ回路。