JPH0560192U - 直流モータの駆動回路 - Google Patents
直流モータの駆動回路Info
- Publication number
- JPH0560192U JPH0560192U JP000100U JP10092U JPH0560192U JP H0560192 U JPH0560192 U JP H0560192U JP 000100 U JP000100 U JP 000100U JP 10092 U JP10092 U JP 10092U JP H0560192 U JPH0560192 U JP H0560192U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- connection point
- turned
- motor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】
【目的】 直流モータの正逆転を、ブリッジを構成する
第1〜第4トランジスタQ1〜Q4の選択的な導通/遮
断によって行い、第2および第4トランジスタQ2,Q
4の飽和電圧によるモータに与えられる電圧の減少を防
ぐ。 【構成】 直流電源23には、定電流源17を介してツ
エナダイオードZDが接続され、導通している第2また
は第4トランジスタQ2,Q4の飽和電圧は、ダイオー
ドD1,D2を介してツエナ電圧VZDに加算されて、
ブリッジ回路に与えられる。こうして第2および第4ト
ランジスタQ2,Q4の導通時における飽和電圧に起因
したモータMに印加される電圧の減少を防ぐ。
第1〜第4トランジスタQ1〜Q4の選択的な導通/遮
断によって行い、第2および第4トランジスタQ2,Q
4の飽和電圧によるモータに与えられる電圧の減少を防
ぐ。 【構成】 直流電源23には、定電流源17を介してツ
エナダイオードZDが接続され、導通している第2また
は第4トランジスタQ2,Q4の飽和電圧は、ダイオー
ドD1,D2を介してツエナ電圧VZDに加算されて、
ブリッジ回路に与えられる。こうして第2および第4ト
ランジスタQ2,Q4の導通時における飽和電圧に起因
したモータMに印加される電圧の減少を防ぐ。
Description
【0001】
本考案は、直流モータを駆動するための回路に関する。
【0002】
典型的な先行技術は、図7に示されている。作動電圧設定機能を有する反転モ ータ駆動回路において、直流モータMはトランジスタQ11,Q12,Q13, Q14から成るブリッジ回路の接続点1,2間に接続される。電源3には、定電 流源4が接続され、その定電流源4には直列にツエナダイオード5が接続され、 そのツエナダイオード5のブレイクダウン電圧VZDは、電力増幅回路6を介し て、ライン7に導出され、そのライン7の電圧Vmは、電力増幅回路6のゲイン が1であるとき、数1で示される。
【0003】
【数1】 Vm=VZD モータMが正転されるとき、処理手段8によって、トランジスタQ11,Q1 4が導通され、トランジスタQ12,Q13は遮断される。これによってモータ Mに印加される電圧Vm1は、トランジスタQ11の飽和電圧をVL1とし、ト ランジスタQ14の飽和電圧をVL2とするとき数2で示される。
【0004】
【数2】 Vm1=Vm−VL1−VL2 モータMの始動時などのようにモータMに大きな電流Imが流れるときには、 その電流はトランジスタQ11,Q14にもまた流れ、その飽和電圧VL1,V L2は増大する。したがってモータMの印加電圧Vm1が減小することになる。 したがってモータMの始動時には、そのトルクが減小することになり、したがっ てこのようなモータMを用いて磁気テープまたはコンパクトディスクなどを駆動 する際に、動作不良を生じる結果になる。自動車に搭載される電子機器では、そ のバッテリである電源3の出力電圧をできるだけ有効に利用してモータMを駆動 することができることが望まれる。
【0005】
本考案の目的は、高負荷トルク時にモータにできるだけ高い電圧を供給するこ とができるようにしてトルクの減小を抑制することができるようにした直流モー タの駆動回路を提供することである。
【0006】
本考案は、第1トランジスタQ1と、第2トランジスタQ2とが第1接続点で 接続されて構成される第1直列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2接続点で接続されて構 成され、第1直列回路に並列に接続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータと、 第1トランジスタQ1と第4トランジスタQ4とを同時に導通しかつ第2トラ ンジスタQ2と第3トランジスタQ3とを同時に遮断し、または第1トランジス タQ1と第4トランジスタQ4とを同時に遮断しかつ第2トランジスタQ2と第 3トランジスタQ3とを同時に導通する処理手段と、 一方端が、第1および第2直列回路の一方端に接続される定電流源と、 定電流源の他方端と、第1および第2直列回路の他方端との間に接続される直 流電源と、 一方端が第1および第2直列回路の前記一方端に接続される直流定電圧源と、 第1および第2接続点のうち、第1および第2直列回路の前記他方端との間の 電圧が小さい方の第1または第2接続点を、定電圧源の他方端に選択して導通す るスイッチング手段とを含むことを特徴とする直流モータの駆動回路である。
【0007】 また本考案は、第1トランジスタQ1と、第2トランジスタQ2とが第1接続 点で接続されて構成される第1直列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2接続点で接続されて構 成され、第1直列回路に並列に接続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータと、 第1トランジスタQ1と第4トランジスタQ4とを同時に導通しかつ第2トラ ンジスタQ2と第3トランジスタQ3とを同時に遮断し、または第1トランジス タQ1と第4トランジスタQ4とを同時に遮断しかつ第2トランジスタQ2と第 3トランジスタQ3とを同時に導通する処理手段と、 一方端が、第1および第2直列回路の一方端に接続される抵抗と、 抵抗の他方端と、第1および第2直列回路の他方端との間に接続される直流電 源と、 一方端が第1および第2直列回路の前記一方端に接続される直流定電圧源と、 第1および第2接続点のうち、第1および第2直列回路の前記他方端との間の 電圧が小さい方の第1または第2接続点を、定電圧源の他方端に選択して導通す るスイッチング手段とを含むことを特徴とする直流モータの駆動回路である。
【0008】 また本考案の定電圧源は、ツエナダイオードであることを特徴とする。
【0009】 さらにまた本考案のスイッチング手段は、第2および第4トランジスタQ2, Q4とともに、順方向となるように方向性接続された2つのダイオードであるこ とを特徴とする。
【0010】 さらにまた本考案は、定電圧源とスイッチング手段との間に、スイッチング手 段の出力電圧を増幅して出力する直流増幅回路が介在されることを特徴とする。
【0011】 さらにまた本考案は、第1トランジスタQ1と、第2トランジスタQ2とが第 1接続点で接続されて構成される第1直列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2接続点で接続されて構 成され、第1直列回路に並列に接続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータと、 第1トランジスタQ1と第4トランジスタQ4とを同時に導通しかつ第2トラ ンジスタQ2と第3トランジスタQ3とを同時に遮断し、または第1トランジス タQ1と第4トランジスタQ4とを同時に遮断しかつ第2トランジスタQ2と第 3トランジスタQ3とを同時に導通する処理手段と、 第1および第2直列回路の両端間に接続される直流電源と、 一方端が、直流電源の一方端に接続される定電流源と、 一方端が、定電流源の他方端に接続される直流定電圧源と、 第1および第2接続点のうち、第2および第4トランジスタQ2,Q4の両端 電圧が小さい方の第1または第2接続点を、定電圧源の他方端に選択して導通す るスイッチング手段とを含み、 定電流源の前記他方端と定電圧源の前記一方端との接続点と、第1および第3 トランジスタQ1,Q3の制御端子とが接続されることを特徴とする直流モータ の駆動回路である。
【0012】 さらにまた本考案は、第1トランジスタQ1と、第2トランジスタQ2とが第 1接続点で接続されて構成される第1直列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2接続点で接続されて構 成され、第1直列回路に並列に接続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータと、 第1トランジスタQ1と第4トランジスタQ4とを同時に導通しかつ第2トラ ンジスタQ2と第3トランジスタQ3とを同時に遮断し、または第1トランジス タQ1と第4トランジスタQ4とを同時に遮断しかつ第2トランジスタQ2と第 3トランジスタQ3とを同時に導通する処理手段と、 第1および第2直列回路の両端間に接続される直流電源と、 一方端が、直流電源の一方端に接続される抵抗と、 一方端が、抵抗の他方端に接続される直流定電圧源と、 第1および第2接続点のうち、第2および第4トランジスタQ2,Q4の両端 電圧が小さい方の第1または第2接続点を、定電圧源の他方端に選択して導通す るスイッチング手段とを含み、 抵抗の前記他方端と定電圧源の前記一方端との接続点と、第1および第3トラ ンジスタQ1,Q3の制御端子とが接続されることを特徴とする直流モータの駆 動回路である。
【0013】
本考案に従えば、4つの第1〜第4トランジスタQ1〜Q4によってブリッジ 回路を構成して直流モータを接続し、これらの第1〜第4トランジスタQ1〜Q 4を選択的に導通/遮断して、直流モータの正転および逆転を行うことができる 。直流電源には定電流源または抵抗を介して直流定電圧源が接続されており、モ ータが駆動されて第2または第4トランジスタQ2,Q4が導通されているとき 、その導通されているトランジスタQ2,Q4のコレクタ・エミッタ間電圧の分 が、前記ブリッジ回路を構成する第1および第2直列回路に与えられることにな り、こうして導通している第2または第4トランジスタQ2,Q4の飽和電圧を 補償してモータの印加電圧の降下を抑制することができるようになり、直流電源 の電圧を有効に利用し、モータに流れる電流が増大しても、トルクの低減を抑制 することができるようになる。定電圧源としてツエナダイオードを用い、このツ エナダイオードに定電流源を接続することによって、ツエナダイオードの動作の 安定化を図ることができる。
【0014】 また本考案に従えば、スイッチング手段は、第2および第4トランジスタQ2 ,Q4とともに順方向となるように2つのダイオードが接続され、こうして構成 の簡略化を図ることができる。
【0015】 さらに本考案に従えば、定電圧源とスイッチング手段との間に、直流増幅回路 を介在し、そのゲインを大きく設定することによって、第2または第4トランジ スタQ2,Q4の飽和電圧による悪影響を抑制、もしくは見かけ上の起動トルク をモータの単体特性より大きくすることができるようになる。
【0016】 さらに本考案に従えば、定電流源または抵抗と定電圧源との接続点の出力電圧 を、第1および第3トランジスタのベースまたはゲートなどの制御端子に与え、 これによって第2または第4トランジスタQ2,Q4の飽和電圧の増大時に、第 3または第1トランジスタQ3,Q1の飽和電圧を小さくするようにし、こうし てモータに印加される電圧を確保することができる。
【0017】 トランジスタQ1〜Q4として、バイポーラトランジスタに代えて、電界効果 トランジスタなどを用いてもよい。
【0018】
図1は、本考案の一実施例の全体の電気回路図である。直列回路11と直列回 路12とが並列に接続され、第1トランジスタQ1と第2トランジスタQ2とは 第1直列回路11を構成し、また第3トランジスタQ3と第4トランジスタQ4 とは第2直列回路12を構成する。直流モータMは、たとえばブラシ付きの直流 モータであり、接続点13,14との間に接続される。マイクロコンピュータな どによって実現される処理手段15は、トランジスタQ1,Q4のベースにハイ レベルの信号を与えて導通させるとともに、トランジスタQ2,Q3のベースに ローレベルの信号を与えて同時に遮断し、これによって矢符16で示されるよう に負荷電流Imが流れてモータMが正転される。またトランジスタQ1,Q4の ベースにローレベルの信号が与えられて同時に遮断され、トランジスタQ2,Q 3のベースにハイレベルの信号が与えられて導通され、こうして矢符16とは逆 方向に負荷電流が流れてモータMが逆転される。
【0019】 定電流源17の一方端18は、第1および第2直列回路11,12の一方端が 接続されたライン19に、電力増幅回路20を介して接続される。この定電流源 17の他方端21と、第1および第2直列回路11,12の接地された他方端2 2との間には、自動車に搭載されたバッテリなどの直流電源23が接続される。 直流定電圧源であるツエナダイオードZDの一方端24は、電力増幅回路20を 介してライン19に接続される。スイッチング手段を構成する2つのダイオード D1,D2は、接続点13,14にそれらのカソードが接続され、それらのアノ ードはライン25に共通に接続され、ツエナダイオードZDの他方端26に接続 される。このダイオードD1,D2は、接続点13,14のうち、接地された端 部22とトランジスタQ2,Q4のコレクタとの間の電圧が小さい方の接続点1 3または14に選択して導通し、これらのトランジスタQ2,Q4とともに順方 向に方向性接続されている。
【0020】 前記各トランジスタQ1〜Q4は、たとえばNPN導電形式であって同一特性 を有する。トランジスタQ1,Q4の導通時におけるコレクタ・エミッタ間の各 飽和電圧をVL1,VL2とするとき、それらのトランジスタQ1,Q4のコレ クタ電流である負荷電流Imに応じて、電圧VL1,VL2は図2に示されるよ うに変化し、負荷電流Imが大きいほど、電圧VL1,VL2が大きくなる。起 動時には参照符Im2で示されるように大きな起動電流が流れ、したがってトラ ンジスタQ1,Q4の電圧VL1,VL2は大きい。したがって図7に示される ように、従来では、起動時などのように負荷電流Imが大きいときには、モータ Mに印加される電圧が低下し、希望するトルクが得られないことになる。たとえ ば図3に示されるように、直流モータM単体のコレクト負荷電流との関係はライ ン27で示されるとおりであり、またそのモータM単体のトルクと回転数との関 係はライン28で示されるとおりであり、前述の図7に示される先行技術では、 この負荷電流Imが増大することによってモータMに印加される電圧は小さくな り、図7の先行技術では電流Imとトルクとはライン29で示される特性が得ら れ、またトルクと回転数との関係を示すライン30の特性が得られ、このように して、先行技術では特性が低下することになる。この問題を解決するために、本 考案では、ツエナダイオードZDと接続点13,14との間に、ダイオードD1 ,D2を接続している。これによって、ライン19に電力増幅回路20から導出 される電圧Vm2は、電力増幅回路20のゲインをG1とし、トランジスタQ1 ,Q4が導通しているときに導通するダイオードD1の飽和電圧をVDとすると き、数3が成立する。
【0021】
【数3】 Vm2=G1(VZD+VL2+VD) ツエナダイオードZDのツエナ電圧VZDは、たとえば9Vであり、ダイオー ドD1,D2の導通時における飽和電圧はたとえば0.6Vであり、トランジス タQ4の飽和電圧VL2は、たとえば1〜2Vである。G1は電力増幅回路20 のゲインを示す。モータMに印加される電圧Vm3は、数4で示されるとおりと なる。
【0022】
【数4】 Vm3=Vm2−VL1−VL2 =G1(VZD+VL2+VD)−VL1−VL2 電力増幅回路20のゲインG1がたとえば1であるときには、数5で示される ように、トランジスタQ4の飽和電圧VL2がなくなり、これによってモータM に印加され電圧Vm3の低下を抑制することができるようになる。こうして図3 に示されるように負荷電流ImとトルクTとは、ライン31で示されるとおりの 特性が得られ、またトルクTと回転数Nとはライン32で示される特性となる。
【0023】
【数5】 Vm3=VZD+VD−VL1 図4は、本考案の他の実施例の全体の電気回路図である。この実施例は前述の 図1〜図3に示される実施例に類似し、対応する部分には同一の参照符を付す。 注目すべきはこの実施例では、前述のダイオードD1,D2に代えて、切換スイ ッチ33と低位検出手段34とから成るスイッチング手段35が設けられる。低 位検出手段34は、接続点13,14のうち、接地である端部22との間のトラ ンジスタQ2,Q4のコレクタ・エミッタ間電圧の低い方を検出し、切換スイッ チ33の共通接点36をその低い方の電圧に接続されている個別接点37または 38に切換えて導通させる。、たとえばトランジスタQ1,Q4が導通しており かつトランジスタQ2,Q3が遮断している状態では、接続点14の電圧が、接 続点13の電圧よりも低く、したがって検出手段34は切換スイッチ33の共通 接点36を個別接点37に導通させる。また同様にトランジスタQ1,Q4が遮 断し、トランジスタQ2,Q3が導通している状態では、接続点13の電圧が低 下し、これによって共通接点36は個別接点38に切換わって導通される。この ような構成では、図1および後述する図5,図6に示される実施例におけるダイ オードD1,D2の電圧降下が生じないという利点がある。
【0024】 本考案のさらに他の実施例として低位検出手段34に代えて、処理手段15か ら切換えスイッチ33に切換信号が与えられ、これによって切換スイッチ33は 、トランジスタQ1,Q4が導通するとき共通接点36が個別接点37に導通し 、またトランジスタQ2,Q3が導通するとき共通接点36が個別接点38に導 通するように構成されてもよい。
【0025】 図5は、本考案のさらに他の実施例の全体の電気回路図である。この実施例は 、前述の図1〜図3に示される実施例に類似し、対応する部分には同一の参照符 を付す。注目すべきはこの実施例では、直流電圧増幅回路39がツエナダイオー ドZDとダイオードD1,D2との間に介在されることである。ダイオードD1 ,D2のアノードは、接続点40において抵抗41を介して直流電源23に接続 されるとともに、この接続点40は、直流電圧増幅回路39に含まれる演算増幅 器42の非反転入力端子43に接続される。この演算増幅器42の反転入力端子 44は、抵抗45を介して出力端子46に接続され、また反転入力端子44は抵 抗47を介して接地され、直流電源23に接続される。直流電圧増幅回路39の ゲインをSとし、ライン19に与えられる電圧をVm4とするとき、数6が成立 する。電力増幅回路20のゲインを、1とする。
【0026】
【数6】 Vm4=VZD+S(VL2+VD) したがってモータMに印加される電圧Vm5は数7に示されるとおりとなる。
【0027】
【数7】 Vm5=Vm4−VL1−VL2 =VZD+S(VL2+VD)−VL1−VL2 ここでたとえばゲインS=3とし、またVL1=VL2とすると、数8が成立 する。
【0028】
【数8】 Vm5=VZD+VL2+3・VD ここで電圧VL2は、トランジスタQ4の飽和電圧であり、モータMに流れる 負荷電流Imが大きいときには、この電圧VL2が増大し、したがってモータM に印加される電圧Vm5が増大し、始動時に大きなトルクを得ることができるよ うになる。
【0029】 図6は、本考案の他の実施例の全体の電気回路図である。この実施例は前述の 図1の実施例に類似し、対応する部分には同一の参照符を付す。特にこの実施例 では、第1および第2直列回路11,12の両端間にはライン51を介してバッ テリである直流電源23が接続される。定電流源17は、その一方端21が直流 電源23の正極である一方端に接続される。直流定電圧源であるツエナダイオー ドDZの一方端は定電流源17の他方端18に接続される。スイッチング手段を 構成するダイオードD1,D2は、前述の図1〜図3に示される実施例と同様に 、接続点13,14のうち、トランジスタQ2,Q4の両端電圧が小さい方の接 続点13または14を、定電圧源であるツエナダイオードZDに選択して導通す る。
【0030】 トランジスタQ1,Q3に関連してトランジスタQ5,Q6が接続される。ト ランジスタQ4,Q6のベースには、処理手段15からの信号がライン58を介 して与えられ、またトランジスタQ2,Q5のベースには処理手段15からの信 号がライン57を介して与えられる。トランジスタQ1,Q3のベースには抵抗 52,53が接続され、これらの抵抗52,53は、定電流源17とツエナダイ オードZDとの接続点54にライン55を介して接続される。
【0031】 処理手段15からライン57を介してトランジスタQ2,Q5にローレベルの 信号が導出され、これと同時にライン58を介してトランジスタQ4,Q6のベ ースにハイレベルの信号が与えられたときを想定する。このときトランジスタQ 5は遮断し、したがってトランジスタQ1は導通し、トランジスタQ2は遮断し ている。またトランジスタQ6が導通することによってトランジスタQ3が遮断 し、またこのときトランジスタQ4は導通する。こうしてモータMには電源23 からライン51を経て、トランジスタQ1から負荷電流Imが流れ、トランジス タQ4を経て流れる。トランジスタQ1のベース電圧は、トランジスタQ1のエ ミッタ、したがって接続点13の電圧に、たとえば約0.6Vを加算した電圧で あり、換言するとトランジスタQ1のベース電圧とそのトランジスタQ1のエミ ッタ電圧とはほぼ等しい。接続点54の電圧が、トランジスタQ1,Q4の導通 時に、ダイオードD1が導通して上昇されることによって、トランジスタQ1の ベース電圧、したがってエミッタおよび接続点13の電圧が上昇され、こうして モータMに印加される電圧Vm6の減少が抑制される。このことは、処理手段1 5がトランジスタQ2,Q5のベースにハイレベルの信号を導出し、かつトラン ジスタQ4,Q6のベースにローレベルの信号を導出したときも同様である。上 述の説明では、トランジスタQ1,Q4が導通したときの動作を主として説明し たけれども、トランジスタQ2,Q3が導通したときもまた同様である。
【0032】 本考案の他の実施例として図6の構成において、前述の電力増幅回路20を参 照符55で示される位置に介在するようにしてもよい。また他の実施例として図 6におけるダイオードD1,D2に代えて、図4に示されるように切換えスイッ チ33と低位検出手段34との組合わせが用いられてもよい。その場合には数式 のVDの項を消去することができる。さらに参照符56で示される位置に、前述 の図5に示される直流電圧増幅回路39が介在されてもよい。定電流源17に代 えて、抵抗であってもよい。
【0033】
以上のように本考案によれば、第1〜第4トランジスタQ1〜Q4をブリッジ 状に接続して直流モータを接続し、これらの第1〜第4トランジスタQ1〜Q4 を選択的に導通/遮断して直流モータを正転/遮断させ、定電流源または抵抗と 定電圧源とが接続され、さらに導通している第2または第4トランジスタQ2, Q4の飽和電圧を、スイッチング手段を介して、さらには直流増幅回路を介して 、定電圧源に与えるようにし、こうして第1および第2直列回路が並列接続され て構成されるブリッジ回路に与えられる電圧が、第2または第4トランジスタQ 2,Q4の負荷電流に依存した飽和電圧の増加によるモータ印加電圧の低下を抑 制するようにし、また本考案によれば、前記ブリッジ回路が直流電源からの電力 が与えられ、第1または第3トランジスタのベース電圧を変化して前記飽和電圧 を抑制するようにしたので、モータの起動時などにおいてその負荷電流が大きく なっても、モータに印加される電圧が減小することが防がれ、したがって起動時 に大きなトルクが発生されるようになる。これによって始動時などにおいて動作 不良を生じることが防がれる。
【図1】本考案の一実施例の全体の構成を示す電気回路
図である。
図である。
【図2】トランジスタQ1〜Q4の飽和電圧が、負荷電
流の増大に伴って増大することを示すグラフである。
流の増大に伴って増大することを示すグラフである。
【図3】図1および図2に示される実施例の特性を示す
グラフである。
グラフである。
【図4】本考案の他の実施例の全体の構成を示す電気回
路図である。
路図である。
【図5】本考案のさらに他の実施例の全体の構成を示す
電気回路図である。
電気回路図である。
【図6】本考案の他の実施例の全体の構成を示す電気回
路図である。
路図である。
【図7】先行技術の構成を示す電気回路図である。
11 第1直列回路 12 第2直列回路 13 第1接続点 14 第2接続点 15 処理手段 17 定電流源 20 電力増幅回路 23 直流電源 33 切換スイッチ 34 低位検出手段 35 スイッチング手段 39 直流電圧増幅回路 42 演算増幅器 Q1 第1トランジスタ Q2 第2トランジスタ Q3 第3トランジスタ Q4 第4トランジスタ D1,D2 ダイオード ZD ツエナダイオード M 直流モータ
Claims (7)
- 【請求項1】 第1トランジスタQ1と、第2トランジ
スタQ2とが第1接続点で接続されて構成される第1直
列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2
接続点で接続されて構成され、第1直列回路に並列に接
続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータ
と、 第1トランジスタQ1と第4トランジスタQ4とを同時
に導通しかつ第2トランジスタQ2と第3トランジスタ
Q3とを同時に遮断し、または第1トランジスタQ1と
第4トランジスタQ4とを同時に遮断しかつ第2トラン
ジスタQ2と第3トランジスタQ3とを同時に導通する
処理手段と、 一方端が、第1および第2直列回路の一方端に接続され
る定電流源と、 定電流源の他方端と、第1および第2直列回路の他方端
との間に接続される直流電源と、 一方端が第1および第2直列回路の前記一方端に接続さ
れる直流定電圧源と、 第1および第2接続点のうち、第1および第2直列回路
の前記他方端との間の電圧が小さい方の第1または第2
接続点を、定電圧源の他方端に選択して導通するスイッ
チング手段とを含むことを特徴とする直流モータの駆動
回路。 - 【請求項2】 第1トランジスタQ1と、第2トランジ
スタQ2とが第1接続点で接続されて構成される第1直
列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2
接続点で接続されて構成され、第1直列回路に並列に接
続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータ
と、 第1トランジスタQ1と第4トランジスタQ4とを同時
に導通しかつ第2トランジスタQ2と第3トランジスタ
Q3とを同時に遮断し、または第1トランジスタQ1と
第4トランジスタQ4とを同時に遮断しかつ第2トラン
ジスタQ2と第3トランジスタQ3とを同時に導通する
処理手段と、 一方端が、第1および第2直列回路の一方端に接続され
る抵抗と、 抵抗の他方端と、第1および第2直列回路の他方端との
間に接続される直流電源と、 一方端が第1および第2直列回路の前記一方端に接続さ
れる直流定電圧源と、 第1および第2接続点のうち、第1および第2直列回路
の前記他方端との間の電圧が小さい方の第1または第2
接続点を、定電圧源の他方端に選択して導通するスイッ
チング手段とを含むことを特徴とする直流モータの駆動
回路。 - 【請求項3】 定電圧源は、ツエナダイオードであるこ
とを特徴とする請求項1または2記載の直流モータの駆
動回路。 - 【請求項4】 スイッチング手段は、第2および第4ト
ランジスタQ2,Q4とともに、順方向となるように方
向性接続された2つのダイオードであることを特徴とす
る請求項1〜3のうちの1つに記載の直流モータの駆動
回路。 - 【請求項5】 定電圧源とスイッチング手段との間に、
スイッチング手段の出力電圧を増幅して出力する直流増
幅回路が介在されることを特徴とする請求項1または2
記載の直流モータの駆動回路。 - 【請求項6】 第1トランジスタQ1と、第2トランジ
スタQ2とが第1接続点で接続されて構成される第1直
列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2
接続点で接続されて構成され、第1直列回路に並列に接
続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータ
と、 第1トランジスタQ1と第4トランジスタQ4とを同時
に導通しかつ第2トランジスタQ2と第3トランジスタ
Q3とを同時に遮断し、または第1トランジスタQ1と
第4トランジスタQ4とを同時に遮断しかつ第2トラン
ジスタQ2と第3トランジスタQ3とを同時に導通する
処理手段と、 第1および第2直列回路の両端間に接続される直流電源
と、 一方端が、直流電源の一方端に接続される定電流源と、 一方端が、定電流源の他方端に接続される直流定電圧源
と、 第1および第2接続点のうち、第2および第4トランジ
スタQ2,Q4の両端電圧が小さい方の第1または第2
接続点を、定電圧源の他方端に選択して導通するスイッ
チング手段とを含み、 定電流源の前記他方端と定電圧源の前記一方端との接続
点と、第1および第3トランジスタQ1,Q3の制御端
子とが接続されることを特徴とする直流モータの駆動回
路。 - 【請求項7】 第1トランジスタQ1と、第2トランジ
スタQ2とが第1接続点で接続されて構成される第1直
列回路と、 第3トランジスタQ3と第4トランジスタQ4とが第2
接続点で接続されて構成され、第1直列回路に並列に接
続される第2直列回路と、 第1接続点と第2接続点との間に接続される直流モータ
と、 第1トランジスタQ1と第4トランジスタQ4とを同時
に導通しかつ第2トランジスタQ2と第3トランジスタ
Q3とを同時に遮断し、または第1トランジスタQ1と
第4トランジスタQ4とを同時に遮断しかつ第2トラン
ジスタQ2と第3トランジスタQ3とを同時に導通する
処理手段と、 第1および第2直列回路の両端間に接続される直流電源
と、 一方端が、直流電源の一方端に接続される抵抗と、 一方端が、抵抗の他方端に接続される直流定電圧源と、 第1および第2接続点のうち、第2および第4トランジ
スタQ2,Q4の両端電圧が小さい方の第1または第2
接続点を、定電圧源の他方端に選択して導通するスイッ
チング手段とを含み、 抵抗の前記他方端と定電圧源の前記一方端との接続点
と、第1および第3トランジスタQ1,Q3の制御端子
とが接続されることを特徴とする直流モータの駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP000100U JPH0560192U (ja) | 1992-01-07 | 1992-01-07 | 直流モータの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP000100U JPH0560192U (ja) | 1992-01-07 | 1992-01-07 | 直流モータの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0560192U true JPH0560192U (ja) | 1993-08-06 |
Family
ID=11464684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP000100U Withdrawn JPH0560192U (ja) | 1992-01-07 | 1992-01-07 | 直流モータの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0560192U (ja) |
-
1992
- 1992-01-07 JP JP000100U patent/JPH0560192U/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| EP0315597B1 (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| US4336562A (en) | H-Switch having short to plus protection | |
| JPH0411043B2 (ja) | ||
| JPH0560192U (ja) | 直流モータの駆動回路 | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JPH1117470A (ja) | 電子ボリューム | |
| JP3457151B2 (ja) | コイル駆動回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JPS6134686B2 (ja) | ||
| JPS6223060Y2 (ja) | ||
| JP2662397B2 (ja) | 駆動制御用ic | |
| JPH0592820U (ja) | 電源安定化回路 | |
| JPH04407B2 (ja) | ||
| JPH0744399B2 (ja) | Btl接続プツシユプル増幅器 | |
| SU414703A1 (ja) | ||
| JPS6012393Y2 (ja) | スピ−カ保護回路 | |
| JPH051153Y2 (ja) | ||
| JPH0528810Y2 (ja) | ||
| JPH04358413A (ja) | トーテムポール回路 | |
| JPS61280711A (ja) | 電源開閉回路 | |
| JP2909125B2 (ja) | スイッチ回路 | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPH1139045A (ja) | スイッチ回路及びそれを用いたシリ−ズレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19960404 |