JPH1139045A - スイッチ回路及びそれを用いたシリ−ズレギュレータ - Google Patents
スイッチ回路及びそれを用いたシリ−ズレギュレータInfo
- Publication number
- JPH1139045A JPH1139045A JP9189369A JP18936997A JPH1139045A JP H1139045 A JPH1139045 A JP H1139045A JP 9189369 A JP9189369 A JP 9189369A JP 18936997 A JP18936997 A JP 18936997A JP H1139045 A JPH1139045 A JP H1139045A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- circuit
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 abstract description 9
- 239000007858 starting material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 スイッチオン／オフ動作時におけるチャタリ
ングを防止する。 【解決手段】 第１電源ライン５に電源電圧が印加され
た状態で、オン／オフ制御電圧が入力端子４に印加され
ると、トランジスタ１５〜１８がオン動作することによ
りスイッチングトランジスタ１４がオン動作し、第２電
源ライン６にも電源電圧が印加される。そうすると、定
電流源２８が動作して抵抗２９に電流が流れ、第１トラ
ンジスタ１５の第２エミッタ抵抗２６の両端をバイパス
するトランジスタ２７がオン動作して第１トランジスタ
１５のエミッタ及びベース電位が低下する。この状態で
第１トランジスタ１５をオフ動作しようとすると、エミ
ッタ及びベース電位が下がっている分、ベースに印加さ
れる電圧を下げないとオフ動作しなくなる。従って、オ
ン／オフ制御電圧の動作が緩やかな場合でもチャタリン
グが発生しない。
ングを防止する。 【解決手段】 第１電源ライン５に電源電圧が印加され
た状態で、オン／オフ制御電圧が入力端子４に印加され
ると、トランジスタ１５〜１８がオン動作することによ
りスイッチングトランジスタ１４がオン動作し、第２電
源ライン６にも電源電圧が印加される。そうすると、定
電流源２８が動作して抵抗２９に電流が流れ、第１トラ
ンジスタ１５の第２エミッタ抵抗２６の両端をバイパス
するトランジスタ２７がオン動作して第１トランジスタ
１５のエミッタ及びベース電位が低下する。この状態で
第１トランジスタ１５をオフ動作しようとすると、エミ
ッタ及びベース電位が下がっている分、ベースに印加さ
れる電圧を下げないとオフ動作しなくなる。従って、オ
ン／オフ制御電圧の動作が緩やかな場合でもチャタリン
グが発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチ回路及び
それを用いたシリーズレギュレータに関する。
それを用いたシリーズレギュレータに関する。
【０００２】
【従来の技術】従来のシリーズレギュレータを図２を参
照して説明する。図において、シリーズレギュレータ１
００は電源電圧が印加される電源端子１、安定化電圧が
出力される出力端子２、接地端子３、オン／オフ制御電
圧が印加される入力端子４、第１電源ライン５、第２電
源ライン６、出力段パワートランジスタ７、分圧抵抗
８、駆動回路９、差動増幅器１０、基準電圧回路１１、
起動回路１２及びスイッチ回路１３を有する。
照して説明する。図において、シリーズレギュレータ１
００は電源電圧が印加される電源端子１、安定化電圧が
出力される出力端子２、接地端子３、オン／オフ制御電
圧が印加される入力端子４、第１電源ライン５、第２電
源ライン６、出力段パワートランジスタ７、分圧抵抗
８、駆動回路９、差動増幅器１０、基準電圧回路１１、
起動回路１２及びスイッチ回路１３を有する。
【０００３】第１電源ライン５の一端は電源端子１に接
続され、その他端と第２電源ライン間はスイッチ回路１
３に含まれるＰＮＰ型のスイッチングトランジスタ１４
がエミッタとコレクタとで接続されている。出力段パワ
ートランジスタ７はＰＮＰ型で、第１電源ライン５と出
力端子２間にエミッタとコレクタとで接続され、ベース
が駆動回路９の出力に接続されている。分圧抵抗８は出
力端子２と接地端子３間に接続され、その分圧点が差動
増幅器１０の負入力側に接続されている。駆動回路９は
電源として第１電源ラインと接地端子間に接続され、そ
の入力が差動増幅器１０の出力に接続されている。差動
増幅器１０は電源として第１電源ライン５に接続され、
正入力側が基準電圧回路１１の出力に接続されている。
基準電圧回路１１は起動回路１２の出力と接地端子３間
に接続されている。起動回路１２は電源として第２電源
ライン６と接地端子３間に接続され、その入力がスイッ
チ回路１３に接続されている。
続され、その他端と第２電源ライン間はスイッチ回路１
３に含まれるＰＮＰ型のスイッチングトランジスタ１４
がエミッタとコレクタとで接続されている。出力段パワ
ートランジスタ７はＰＮＰ型で、第１電源ライン５と出
力端子２間にエミッタとコレクタとで接続され、ベース
が駆動回路９の出力に接続されている。分圧抵抗８は出
力端子２と接地端子３間に接続され、その分圧点が差動
増幅器１０の負入力側に接続されている。駆動回路９は
電源として第１電源ラインと接地端子間に接続され、そ
の入力が差動増幅器１０の出力に接続されている。差動
増幅器１０は電源として第１電源ライン５に接続され、
正入力側が基準電圧回路１１の出力に接続されている。
基準電圧回路１１は起動回路１２の出力と接地端子３間
に接続されている。起動回路１２は電源として第２電源
ライン６と接地端子３間に接続され、その入力がスイッ
チ回路１３に接続されている。
【０００４】スイッチ回路１３は前述のスイッチングト
ランジスタ１４の他に、第１〜第４トランジスタ１５〜
１８及び抵抗１９〜２４を含んでいる。尚、この例では
トランジスタ１５，１７，１８はＮＰＮ型で、トランジ
スタ１６はＰＮＰ型である。入力端子４と接地端子３間
には抵抗１９が接続され、入力端子４に抵抗２０を介在
してトランジスタ１５のベースが接続されている。第１
電源ライン５と接地端子３間には、抵抗２１、トランジ
スタ１５のコレクタとエミッタ及び抵抗２２の直列回路
と、トランジスタ１６のエミッタとコレクタ及びトラン
ジスタ１７のコレクタとエミッタの直列回路と、抵抗２
４、トランジスタ１８のコレクタとエミッタ及び抵抗２
３の直列回路とが並列接続されている。更に、抵抗２１
とトランジスタ１５の接続点がトランジスタ１６のベー
スに、トランジスタ１６とトランジスタ１７の接続点が
トランジスタ１８のベースに、トランジスタ１８と抵抗
２３の接続点がトランジスタ１７のベースと起動回路１
２に、及び、抵抗２４とトランジスタ１８の接続点がト
ランジスタ１４のベースに、それぞれ接続されている。
ランジスタ１４の他に、第１〜第４トランジスタ１５〜
１８及び抵抗１９〜２４を含んでいる。尚、この例では
トランジスタ１５，１７，１８はＮＰＮ型で、トランジ
スタ１６はＰＮＰ型である。入力端子４と接地端子３間
には抵抗１９が接続され、入力端子４に抵抗２０を介在
してトランジスタ１５のベースが接続されている。第１
電源ライン５と接地端子３間には、抵抗２１、トランジ
スタ１５のコレクタとエミッタ及び抵抗２２の直列回路
と、トランジスタ１６のエミッタとコレクタ及びトラン
ジスタ１７のコレクタとエミッタの直列回路と、抵抗２
４、トランジスタ１８のコレクタとエミッタ及び抵抗２
３の直列回路とが並列接続されている。更に、抵抗２１
とトランジスタ１５の接続点がトランジスタ１６のベー
スに、トランジスタ１６とトランジスタ１７の接続点が
トランジスタ１８のベースに、トランジスタ１８と抵抗
２３の接続点がトランジスタ１７のベースと起動回路１
２に、及び、抵抗２４とトランジスタ１８の接続点がト
ランジスタ１４のベースに、それぞれ接続されている。
【０００５】以上の構成のシリーズレギュレータ１００
の動作を説明する。電源端子１に電源電圧が印加された
状態で、入力端子４にオン／オフ制御電圧が印加される
と、トランジスタ１５〜１８がオン動作することにより
トランジスタ１４がオン動作して第２電源ラインに電源
端子１からの電源電圧が印加され、起動回路１２により
基準電圧回路１１、差動増幅器１０、駆動回路９及び出
力段パワートランジスタ７が動作して端子２から安定化
された電圧が出力される。
の動作を説明する。電源端子１に電源電圧が印加された
状態で、入力端子４にオン／オフ制御電圧が印加される
と、トランジスタ１５〜１８がオン動作することにより
トランジスタ１４がオン動作して第２電源ラインに電源
端子１からの電源電圧が印加され、起動回路１２により
基準電圧回路１１、差動増幅器１０、駆動回路９及び出
力段パワートランジスタ７が動作して端子２から安定化
された電圧が出力される。
【０００６】
【発明が解決しようとする課題】ところで、上記の従来
のシリーズレギュレータのスイッチ回路には、次のよう
な欠点があった。即ち、トランジスタ１４がオン動作す
るときのスレッショルド電圧とオフ動作するときのスレ
ッショルド電圧がほぼ同一であるため、端子４に印加さ
れるオン／オフ制御電圧の立ち上がり及び立ち下がりが
緩やかな場合、スレッショルド電圧付近においてチャタ
リングが発生することがある。本発明は上記問題点に鑑
み、スイッチングトランジスタをオン状態とするスレッ
ショルド電圧とオフ状態とするスレッショルド電圧を異
ならせることによりチャタリングが発生しないスイッチ
回路及びその回路を使用したシリーズレギュレータを提
供することを目的とする。
のシリーズレギュレータのスイッチ回路には、次のよう
な欠点があった。即ち、トランジスタ１４がオン動作す
るときのスレッショルド電圧とオフ動作するときのスレ
ッショルド電圧がほぼ同一であるため、端子４に印加さ
れるオン／オフ制御電圧の立ち上がり及び立ち下がりが
緩やかな場合、スレッショルド電圧付近においてチャタ
リングが発生することがある。本発明は上記問題点に鑑
み、スイッチングトランジスタをオン状態とするスレッ
ショルド電圧とオフ状態とするスレッショルド電圧を異
ならせることによりチャタリングが発生しないスイッチ
回路及びその回路を使用したシリーズレギュレータを提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のスイッチ回路
は、第１電源ラインと第２電源ライン間に接続したスイ
ッチングトランジスタと、前記第１電源ラインと接地端
子間に接続され前記スイッチングトランジスタをオン／
オフ制御する第１トランジスタとを有し、この第１トラ
ンジスタへのオン／オフ制御電圧により前記第１電源ラ
インに供給される電源電圧の前記第２電源ラインへの供
給・非供給を制御するスイッチ回路において、前記スイ
ッチングトランジスタを前記オン／オフ制御電圧により
オン状態とするスレッショルド電圧とオフ状態とするス
レッショルド電圧とを異ならせるヒステリシス回路を付
加したことを特徴とする。本構成のスイッチ回路によれ
ば、オン／オフ制御電圧のスレッショルド電圧をスイッ
チングトランジスタがオン動作するときとオフ動作する
ときで異なるようにしたので、オン／オフ制御電圧の動
作が緩やかな場合でもチャタリングを防止でき、安定し
たスイッチ動作が可能となる。前記ヒステリシス回路
は、具体的には前記スイッチングトランジスタをオン状
態とする第１トランジスタのベース電圧とオフ状態とす
るベース電圧とを異ならせたことを特徴とする。前記ヒ
ステリシス回路は、ベース電圧を異ならせるために、前
記第１トランジスタのエミッタ抵抗を前記スイッチング
トランジスタのオフ状態への切り替え時に一部短絡状態
とすることを特徴とする。前記ヒステリシス回路は、エ
ミッタ抵抗の一部を短絡状態とするために、前記第１ト
ランジスタのエミッタ抵抗の一部に並列接続された第５
トランジスタと、前記第２電源ラインと接地端子間に接
続された定電流源と抵抗の直列回路とを有し、前記定電
流源と抵抗との接続点を前記第５トランジスタのベース
に接続したことを特徴とする。スイッチ回路のヒステリ
シス回路を上記構成とすることにより、電源端子に電源
電圧が印加された状態で、入力端子にオン／オフ制御電
圧が印加されると、第１トランジスタがオン動作するこ
とによりスイッチングトランジスタがオン動作して第２
電源ラインに電源端子からの電源電圧が印加され、定電
流源が動作して第１トランジスタのエミッタ抵抗の一部
に並列接続された第５トランジスタがオン動作しその抵
抗の一部による電圧降下分がなくなり、第１トランジス
タのエミッタ及びベース電位が下がった状態となる。こ
の状態で第１トランジスタをオフ動作しようとすると、
エミッタ及びベース電位が下がっている分、ベースに印
加される電位を下げないとオフ動作しなくなる。従っ
て、オン／オフ制御電圧の動作が緩やかな場合でもチャ
タリングが発生せず、安定に切り替わる。また、本発明
のシリーズレギュレータは、前記スイッチ回路と、前記
第２電源ラインから電源供給され、前記スイッチ回路の
出力に入力が接続された起動回路と、前記第２電源ライ
ンから電源供給され、前記起動回路の出力に入力が接続
された基準電圧回路と、前記第１電源ラインと出力端子
間に接続された出力段パワートランジスタと、前記出力
端子と接地端子間に接続された分圧抵抗と、前記第１電
源ラインから電源供給され、前記パワートランジスタの
ベースに出力が接続された駆動回路と、前記第１電源ラ
インから電源供給され、前記基準電圧回路の出力と前記
分圧抵抗の分圧点とに入力が接続され、前記駆動回路に
出力が接続された差動増幅器と、を具備したことを特徴
とする。本構成のシリーズレギュレータによれば、スイ
ッチ回路においてオン／オフ制御電圧のスレッショルド
電圧をスイッチングトランジスタがオン動作するときと
オフ動作するときで異なるようにしたので、オン／オフ
制御電圧の動作が緩やかな場合でもチャタリングを防止
でき、安定したスイッチ動作が可能なシリーズレギュレ
ータを供給できる。
は、第１電源ラインと第２電源ライン間に接続したスイ
ッチングトランジスタと、前記第１電源ラインと接地端
子間に接続され前記スイッチングトランジスタをオン／
オフ制御する第１トランジスタとを有し、この第１トラ
ンジスタへのオン／オフ制御電圧により前記第１電源ラ
インに供給される電源電圧の前記第２電源ラインへの供
給・非供給を制御するスイッチ回路において、前記スイ
ッチングトランジスタを前記オン／オフ制御電圧により
オン状態とするスレッショルド電圧とオフ状態とするス
レッショルド電圧とを異ならせるヒステリシス回路を付
加したことを特徴とする。本構成のスイッチ回路によれ
ば、オン／オフ制御電圧のスレッショルド電圧をスイッ
チングトランジスタがオン動作するときとオフ動作する
ときで異なるようにしたので、オン／オフ制御電圧の動
作が緩やかな場合でもチャタリングを防止でき、安定し
たスイッチ動作が可能となる。前記ヒステリシス回路
は、具体的には前記スイッチングトランジスタをオン状
態とする第１トランジスタのベース電圧とオフ状態とす
るベース電圧とを異ならせたことを特徴とする。前記ヒ
ステリシス回路は、ベース電圧を異ならせるために、前
記第１トランジスタのエミッタ抵抗を前記スイッチング
トランジスタのオフ状態への切り替え時に一部短絡状態
とすることを特徴とする。前記ヒステリシス回路は、エ
ミッタ抵抗の一部を短絡状態とするために、前記第１ト
ランジスタのエミッタ抵抗の一部に並列接続された第５
トランジスタと、前記第２電源ラインと接地端子間に接
続された定電流源と抵抗の直列回路とを有し、前記定電
流源と抵抗との接続点を前記第５トランジスタのベース
に接続したことを特徴とする。スイッチ回路のヒステリ
シス回路を上記構成とすることにより、電源端子に電源
電圧が印加された状態で、入力端子にオン／オフ制御電
圧が印加されると、第１トランジスタがオン動作するこ
とによりスイッチングトランジスタがオン動作して第２
電源ラインに電源端子からの電源電圧が印加され、定電
流源が動作して第１トランジスタのエミッタ抵抗の一部
に並列接続された第５トランジスタがオン動作しその抵
抗の一部による電圧降下分がなくなり、第１トランジス
タのエミッタ及びベース電位が下がった状態となる。こ
の状態で第１トランジスタをオフ動作しようとすると、
エミッタ及びベース電位が下がっている分、ベースに印
加される電位を下げないとオフ動作しなくなる。従っ
て、オン／オフ制御電圧の動作が緩やかな場合でもチャ
タリングが発生せず、安定に切り替わる。また、本発明
のシリーズレギュレータは、前記スイッチ回路と、前記
第２電源ラインから電源供給され、前記スイッチ回路の
出力に入力が接続された起動回路と、前記第２電源ライ
ンから電源供給され、前記起動回路の出力に入力が接続
された基準電圧回路と、前記第１電源ラインと出力端子
間に接続された出力段パワートランジスタと、前記出力
端子と接地端子間に接続された分圧抵抗と、前記第１電
源ラインから電源供給され、前記パワートランジスタの
ベースに出力が接続された駆動回路と、前記第１電源ラ
インから電源供給され、前記基準電圧回路の出力と前記
分圧抵抗の分圧点とに入力が接続され、前記駆動回路に
出力が接続された差動増幅器と、を具備したことを特徴
とする。本構成のシリーズレギュレータによれば、スイ
ッチ回路においてオン／オフ制御電圧のスレッショルド
電圧をスイッチングトランジスタがオン動作するときと
オフ動作するときで異なるようにしたので、オン／オフ
制御電圧の動作が緩やかな場合でもチャタリングを防止
でき、安定したスイッチ動作が可能なシリーズレギュレ
ータを供給できる。
【０００８】
【発明の実施の形態】以下、この発明の１実施例につい
て図１を参照して説明する。尚、図１において、図２に
示すシリーズレギュレータ１００と同一部分は同一符号
を付してこの説明を略す。図１のシリーズレギュレータ
２００において、図２と異なる点はスイッチ回路２１３
のみである。また、スイッチ回路２１３において図２の
スイッチ回路１３と異なる点はヒステリシス手段が付加
されている点である。即ち、トランジスタ１５と接地端
子３間に抵抗２２の替わりにエミッタ抵抗として抵抗２
５と抵抗２６が直列接続され、抵抗２６を短絡する手段
として、抵抗２６の両端にＮＰＮ型である第５トランジ
スタ２７がコレクタとエミッタとで接続され、第２電源
ライン６と接地端子３間に定電流源２８と抵抗２９とが
直列接続され、定電流源２８と抵抗２９との接続点がト
ランジスタ２７のベースに接続されている点である。
て図１を参照して説明する。尚、図１において、図２に
示すシリーズレギュレータ１００と同一部分は同一符号
を付してこの説明を略す。図１のシリーズレギュレータ
２００において、図２と異なる点はスイッチ回路２１３
のみである。また、スイッチ回路２１３において図２の
スイッチ回路１３と異なる点はヒステリシス手段が付加
されている点である。即ち、トランジスタ１５と接地端
子３間に抵抗２２の替わりにエミッタ抵抗として抵抗２
５と抵抗２６が直列接続され、抵抗２６を短絡する手段
として、抵抗２６の両端にＮＰＮ型である第５トランジ
スタ２７がコレクタとエミッタとで接続され、第２電源
ライン６と接地端子３間に定電流源２８と抵抗２９とが
直列接続され、定電流源２８と抵抗２９との接続点がト
ランジスタ２７のベースに接続されている点である。
【０００９】以上の構成のシリーズレギュレータ２００
の動作を説明する。電源端子１に電源電圧が印加された
状態で、入力端子４にオン／オフ制御電圧が印加される
と、図２の回路と同様にトランジスタ１５〜１８がオン
動作することによりトランジスタ１４がオン動作して第
２電源ライン６に電源端子１からの電源電圧が印加さ
れ、起動回路１２により基準電圧回路１１、差動増幅器
１０、駆動回路９及び出力段パワートランジスタ７が動
作して端子２から電圧が出力される。図２の回路と異な
る点は第２電源ライン６に電源電圧が印加されると、定
電流源２８が動作して抵抗２９に電流が流れトランジス
タ２７がオン動作し抵抗２６による電圧降下分がなくな
り、トランジスタ１５のエミッタ及びベース電位が下が
った状態となる点である。この状態でトランジスタ１５
をオフ動作しようとすると、エミッタ及びベース電位が
下がっている分、ベースに印加される電圧を下げないと
オフ動作しなくなる。従って、オン／オフ制御電圧の動
作が緩やかな場合でもチャタリングが発生せず、安定に
切り替わる。尚、上記実施例の各トランジスタは上記実
施例とは異なる導電型であってもよい。また上記実施例
では、正電圧出力のシリーズレギュレータで説明した
が、負電圧出力であってもよい。
の動作を説明する。電源端子１に電源電圧が印加された
状態で、入力端子４にオン／オフ制御電圧が印加される
と、図２の回路と同様にトランジスタ１５〜１８がオン
動作することによりトランジスタ１４がオン動作して第
２電源ライン６に電源端子１からの電源電圧が印加さ
れ、起動回路１２により基準電圧回路１１、差動増幅器
１０、駆動回路９及び出力段パワートランジスタ７が動
作して端子２から電圧が出力される。図２の回路と異な
る点は第２電源ライン６に電源電圧が印加されると、定
電流源２８が動作して抵抗２９に電流が流れトランジス
タ２７がオン動作し抵抗２６による電圧降下分がなくな
り、トランジスタ１５のエミッタ及びベース電位が下が
った状態となる点である。この状態でトランジスタ１５
をオフ動作しようとすると、エミッタ及びベース電位が
下がっている分、ベースに印加される電圧を下げないと
オフ動作しなくなる。従って、オン／オフ制御電圧の動
作が緩やかな場合でもチャタリングが発生せず、安定に
切り替わる。尚、上記実施例の各トランジスタは上記実
施例とは異なる導電型であってもよい。また上記実施例
では、正電圧出力のシリーズレギュレータで説明した
が、負電圧出力であってもよい。
【００１０】
【発明の効果】以上のように、この発明のスイッチ回路
及びその回路を用いたシリーズレギュレータは、オン／
オフ制御電圧のスレッショルド電圧をスイッチングトラ
ンジスタがオン動作するときとオフ動作するときで異な
るようにしたので、オン／オフ制御電圧の動作が緩やか
な場合でもチャタリングを防止でき、安定したスイッチ
動作が可能となる。
及びその回路を用いたシリーズレギュレータは、オン／
オフ制御電圧のスレッショルド電圧をスイッチングトラ
ンジスタがオン動作するときとオフ動作するときで異な
るようにしたので、オン／オフ制御電圧の動作が緩やか
な場合でもチャタリングを防止でき、安定したスイッチ
動作が可能となる。
【図１】 本発明の１実施例のシリーズレギュレータの
回路図
回路図
【図２】 従来のシリーズレギュレータの回路図
１ 電源電圧端子 ２ 出力端子 ３ 接地端子 ４ オン／オフ制御電圧入力端子 ５ 第１電源ライン ６ 第２電源ライン ７ 出力段パワートランジスタ ８ 分圧抵抗 ９ 駆動回路 １０ 差動増幅器 １１ 基準電圧回路 １２ 起動回路 １４ スイッチングトランジスタ １５ 第１トランジスタ １６ 第２トランジスタ １７ 第３トランジスタ １８ 第４トランジスタ ２５ 第１抵抗 ２６ 第２抵抗 ２７ 第５トランジスタ ２１３ スイッチ回路
Claims (5)
- 【請求項１】第１電源ラインと第２電源ライン間に接続
したスイッチングトランジスタと、前記第１電源ライン
と接地端子間に接続され前記スイッチングトランジスタ
をオン／オフ制御する第１トランジスタとを有し、この
第１トランジスタへのオン／オフ制御電圧により前記第
１電源ラインに供給される電源電圧の前記第２電源ライ
ンへの供給・非供給を制御するスイッチ回路において、 前記スイッチングトランジスタを前記オン／オフ制御電
圧によりオン状態とするスレッショルド電圧とオフ状態
とするスレッショルド電圧とを異ならせるヒステリシス
回路を付加したことを特徴とするスイッチ回路。 - 【請求項２】前記ヒステリシス回路は、前記スイッチン
グトランジスタをオン状態とする前記第１トランジスタ
のベース電圧とオフ状態とするベース電圧とを異ならせ
たことを特徴とする請求項１記載のスイッチ回路。 - 【請求項３】前記ヒステリシス回路は、前記第１トラン
ジスタのエミッタ抵抗を前記スイッチングトランジスタ
のオフ状態への切り替え時に一部短絡状態とすることを
特徴とする請求項１記載のスイッチ回路。 - 【請求項４】前記ヒステリシス回路は、前記第１トラン
ジスタのエミッタ抵抗の一部に並列接続された第５トラ
ンジスタと、前記第２電源ラインと接地端子間に接続さ
れた定電流源と抵抗の直列回路とを有し、前記定電流源
と抵抗との接続点を前記第５トランジスタのベースに接
続したことを特徴とする請求項１記載のスイッチ回路。 - 【請求項５】請求項１記載のスイッチ回路と、 前記第２電源ラインから電源供給され、前記スイッチ回
路の出力に入力が接続された起動回路と、 前記第２電源ラインから電源供給され、前記起動回路の
出力に入力が接続された基準電圧回路と、 前記第１電源ラインと出力端子間に接続された出力段パ
ワートランジスタと、前記出力端子と接地端子間に接続
された分圧抵抗と、 前記第１電源ラインから電源供給され、前記パワートラ
ンジスタのベースに出力が接続された駆動回路と、 前記第１電源ラインから電源供給され、前記基準電圧回
路の出力と前記分圧抵抗の分圧点とに入力が接続され、
前記駆動回路に出力が接続された差動増幅器と、を具備
したシリーズレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189369A JPH1139045A (ja) | 1997-07-15 | 1997-07-15 | スイッチ回路及びそれを用いたシリ−ズレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9189369A JPH1139045A (ja) | 1997-07-15 | 1997-07-15 | スイッチ回路及びそれを用いたシリ−ズレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1139045A true JPH1139045A (ja) | 1999-02-12 |
Family
ID=16240175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9189369A Pending JPH1139045A (ja) | 1997-07-15 | 1997-07-15 | スイッチ回路及びそれを用いたシリ−ズレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1139045A (ja) |
-
1997
- 1997-07-15 JP JP9189369A patent/JPH1139045A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680784B2 (ja) | 電源回路 | |
| JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
| JP2007094970A (ja) | 電圧供給回路 | |
| JP2000081919A (ja) | 起動回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP3275778B2 (ja) | 過電流保護回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2005203848A (ja) | 出力回路およびオペアンプ | |
| JPH0542482Y2 (ja) | ||
| JPH0422519Y2 (ja) | ||
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP2009071947A (ja) | 電源切換回路 | |
| JPS604357Y2 (ja) | 電源回路の開閉装置 | |
| JPH08320741A (ja) | 待機／動作制御回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPS6130469Y2 (ja) | ||
| JPH05328599A (ja) | 突入電流防止回路 | |
| JP3239088B2 (ja) | 増幅回路 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPH0513064Y2 (ja) | ||
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JP2774226B2 (ja) | リレー駆動回路 | |
| JPH05146193A (ja) | モータの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |