JPH0560649B2 - - Google Patents

Info

Publication number
JPH0560649B2
JPH0560649B2 JP60501521A JP50152185A JPH0560649B2 JP H0560649 B2 JPH0560649 B2 JP H0560649B2 JP 60501521 A JP60501521 A JP 60501521A JP 50152185 A JP50152185 A JP 50152185A JP H0560649 B2 JPH0560649 B2 JP H0560649B2
Authority
JP
Japan
Prior art keywords
layer
transfer layer
impurity
trench
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60501521A
Other languages
English (en)
Other versions
JPS61501809A (ja
Inventor
Kie Howan Oo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPS61501809A publication Critical patent/JPS61501809A/ja
Publication of JPH0560649B2 publication Critical patent/JPH0560649B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/035—Diffusion through a layer

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

請求の範囲 １ 半導体物質にドーピングする方法において、 該半導体物質よりも大きな不純物拡散速度をも
つ物質からなる転送層を該半導体物質を含む基板
１０および１１の第１の表面および該第１の表面
に直交する該半導体物質の第２の表面上に連続し
て形成する工程、 該転送層の第１の表面上にある部分に不純物を
注入する工程、および 該転送層および半導体物質を加熱して該不純物
を該転送層の第２の表面上にある部分へ該転送層
内を拡散し、かつ該転送層から該第２の表面を介
して該半導体内へ拡散する工程とを含むことを特
徴とする方法。
２ 請求の範囲第１項に記載の方法において、 側壁が該基板表面に対してほぼ垂直になつてい
る溝１２を半導体基板表面に形成する工程、 該溝内部の側壁および該側壁に直交して広がる
基板部分を覆うように該転送層を被着する工程、
および 該側壁に直交して広がる部分に被着された転送
層に不純物を注入する工程を含むことを特徴とす
る方法。
３ 請求の範囲第２項に記載の方法において、 前記転送層の不純物拡散速度が少なくとも基板
の拡散速度の５倍であることを特徴とする方法。
４ 請求の範囲第２項に記載の方法において、 該転送層がポリシリコンまたはアモルフアスシ
リコンから成ることを特徴とする方法。
５ 請求の範囲第２項に記載の方法において、 前記被着される層は実質上ドープされていない
ことを特徴とする方法。
６ 請求の範囲第２項に記載の方法において、 該拡散加熱工程の後に該溝の側壁を覆うように
誘電体層を形成する工程、および 該誘電体層上に導電層を被着する工程とを含む
ことを特徴とする方法。
７ 請求の範囲第６項に記載の方法において、 前記転送層はシリコンであり、前記誘電体層は
該シリコン転送層を酸化することによつて形成さ
れることを特徴とする方法。
８ 請求の範囲第２項に記載の方法において、 前記転送層をその厚さ全体にわたつて完全に酸
化する工程を含むことを特徴とする方法。
９ 請求の範囲第８項に記載の方法において、 該酸化された転送層を除去する工程を含むこと
を特徴とする方法。
１０ 請求の範囲第２項に記載の方法において、 該溝が該拡散加熱工程の後に誘電体物質で満た
されることを特徴とする方法。
技術の背景 本件発明は半導体デバイスのいろいろな部分に
対するドーピングの改善された制御プロセスに関
するものである。半導体集積回路デバイスは２次
元的に、すなわち基板表面上に形成されている。
当該デバイスの大きさが小さくなるにつれて、こ
の大きさの縮小は本質的な限界に近づいている。
適当な例は半導体メモリデバイスにおけるコンデ
ンサである。コンデンサは電荷容量が雑音メカニ
ズム、例えばアルフア粒子ノイズによつて与えら
れる電荷レベルをわずかに越えるようなところま
でその大きさが縮小されている。これからのデバ
イスでは３次元構造をとらざるをえなくなり、微
小回路技術の新しい領域が開かれるものである。
このような試みはすでに提案されていて、原理的
には達成されている。例えば米国特許第4353086
号を参照。またはモーリ（Morie）らによる
IEEE電子デバイスレターの1983年11月版第EDL
−４巻、第11号（IEEE Electron Device
Letters、Vol.EDL−４、No.11、November、
1983）を参照。上記試みの本質は基板内へ垂直に
メモリセルを形成することである。このいわゆる
溝または井戸コンデンサは、チツプ表面に沿うよ
りもむしろ内部へ広がつているといつた方がいい
特徴的な蓄積極板部分を有している。使用するこ
とのできる表面積の大きさは溝の表面積のみであ
る。
このような溝造の１つの特徴は、制御されて陰
の部分に選択的にドーピングされている垂直壁面
である。不純物を多く含んだ蒸気による化学拡散
を用いた上記壁面のドーピングは簡単なものであ
るが、多くの電流デバイスに要求される不純物の
レベルと分布（深さを含む）に対する制御の幅の
余裕がない。イオン注入による垂直方向に広がる
壁面へのドーピングは、通常は所望の陰の深さお
よび濃度制御に対して余裕があるプロセスではあ
るが、イオン注入ビームが高い指向性をもち側壁
面を効果的に衝撃することができない理由から難
しいものである。
発明の要約 本発明によれば転送層（transfer layer）が溝
全体、すなわちその上部（溝を直接囲む基板表
面）、底部および側壁面に被着される。所望イオ
ンは該溝の上部または底部（または両方）の転送
層に注入される。これらの領域は水平方向に広が
つているので容易にイオン注入がなされる。転送
層の側壁面を覆つている部分はこの時点ではイオ
ン注入がなされていない。次いで加熱により不純
物を当該溝の上部から下方へ、また底部から上方
へと転送層の側壁部へ拡散する。さらに加熱する
と転送層側壁部の不純物は溝自身の側壁内へ拡散
して所望の不純物領域を形成する。転送層は不純
物拡散速度が単結晶シリコンよりも大きい（例え
ば５倍）物質から形成されている。適当な物質は
ポリシリコンまたはアモルフアスシリコンであ
り、これらの拡散速度は１桁違つている。他に適
当な物質には非溶解性金属シリコン、例えば
TaSi2またはWSi2がある。
【図面の簡単な説明】
第１図から第６図は本件発明に従がつた側壁部
へのドーピング工程を示す図、第７図は本件発明
の他の実施例における工程を示す図、第８図およ
び第９図は本件発明の変形を示す図である。
詳細な説明 第１図は周知の技術で溝１２が形成された半導
体基板１０を示すものである。最も一般的には、
基板１０はシリコン、例えばｐ形シリコンであ
る。層１１は例えばSiO2であり、基板表面を覆
つている。溝はマスク層１１を用いることによつ
て形成されるものであり、まず層１１にリアクテ
イブイオンエツチング（RIE）によつて窓を開
け、次いでRIEで基板を異方性エツチングして溝
１２を形成する。例えばRIEを用いる異方性ドラ
イエツチング過程は周知の技術であり、縦横比す
なわち幅に対する深さの比が１より大きい垂直に
近い側壁をもつ溝を形成することができるもので
ある。これについては例えば米国特許第4104086
号を参照することができる。本件発明の目的にお
いて、「垂直」とは表面に対し±20゜を含んだ平均
90゜を意味するものであり、適切な縦横比は１ま
たはそれ以上のオーダである（一般に小さい縦横
比を有する溝は周知の工程を用いて側壁へのドー
ピングが可能である）。
溝の形成に続いて、転送層１３を第２図に示す
ように溝全体を覆うように被着する。なお転送層
にはポリシリコンまたはアモルフアスシリコンが
適切である。当該層はCVDによつて形成するこ
とにより溝の側壁を確実に覆うことができる。層
１３の厚さについては制限はないが、通常側面の
被着を良くするために少なくも500Åは必要であ
る。本実施例では、層１１はポリシリコン層１３
と基板表面との間に配置され、基板表面へのドー
ピングを防いでいる。しかし、層１１がないかあ
るいは当該層１１がポリシリコン層の被着の前に
除去されているような場合には、応用例として基
板表面へのドーピングを行なうことができる。
第２図に示される構造は、次いでイオン注入を
されて第３図のように層１３内に不純物が注入さ
れる。イオンビームの指向性により層１３の側壁
部分にはほとんど不純物は注入されない。形成さ
れるデバイスがｎチヤンネルアクセストランジス
タに関する蓄積コンデンサである場合には、基板
１０はｐ形であり、注入される適切な不純物は
1014／cm2のヒ素またはリンである。注入が行なわ
れた後は、第４図に示す如く注入された不純物を
底部から上方へまた上部から下方へと拡散させる
ために加熱される。リンのような不純物は950℃
の温度で側壁部を速く拡散する。さらに加熱する
と、基板側壁への十分なドーピングが第５図に示
すように起こり、所望のｐ−ｎ接合１４が形成さ
れる。このような過程を起こすには30分から２時
間の拡散時間が適当である。第４図および第５図
に示されているように、不純物はまず層１３内を
拡散し、次いで基板内へと拡散する。このような
状況は単結晶シリコン（基板１０）に比べてポリ
シリコン（層１３）での不純物の拡散が速いため
に（効果的に）起こるものであり、これが本発明
の中心である。実際には、プロセスは図示されて
いるように連続的で異なるステツプで起こるわけ
ではなく、当業者には明らかなように異なる速度
で同時に起こるものである。
側壁へのドーピングが終わつた後は、都合によ
つてはドーピング層１３を取り除くことも可能で
ある。層１３を除去する場合の適当な方法は、周
知の熱処理技術によつてこれを完全に酸化するこ
とである。通常の選択エツチングにより上記酸化
層を除去することは容易である。反対にこの酸化
層を残して、コンデンサの誘電体として機能させ
ることもできる。層１３を残しておくことに関す
る応用としては、例えばダイオードを形成すると
か、または基板１０とオーミツク接続をとる場合
などである。後者の場合、不純物はホウ素が適当
である。
メモリデバイスにおけるコンデンサとして第６
図のような構造を用いた場合、誘電体層（図示さ
れていない）は溝内に成長または被着され、導電
層は例えば米国特許第4353086号に記載されてい
るようにその上に形成される。前記誘電体は通常
SiO2であつて、熱成長プロセスにより形成され、
また導電層としてはアルミニウムが可能であるが
できればポリシリコンの方が良い。ポリシリコン
層は溝を埋めて平坦な面を形成できるような厚さ
で被着させることができる。第４図と第５図に示
されている熱拡散プロセスは、メモリセルにおけ
る誘電体層の成長に関して有利で効果的である。
誘電体層は先に示唆したように、転送層の酸化に
よつても形成することができる。
米国特許第4353086に記載されている溝形コン
デンサ装置は、対向している側壁間の分離を必要
としている。この構造を作成する方法は第７図と
第８図に示されている。溝の底部での分離は例え
ば第７図の２ａにおいて溝を異方性エツチングし
て当該溝の底部の注入領域を除去することによつ
て達成される。
上述した如く、側壁へのドーピングは不純物の
溝の上部からの下降および底部からの上昇による
ものである。第８図と第９図に示されている如
く、側壁へのドーピングは主として溝の上部から
で十分である。
ここで記述されている技術の他の応用として
は、溝分離デバイスの形成である。ｎチヤンネル
溝分離構造では側壁へのドーピングは２×1016／
cm3のホウ素を使用する。通常のドーピング方法を
用いた溝分離に対する詳細は米国特許第4104086
号および4353086号に見い出すことができる。
以下は溝分離構造を形成するために適した過程
である。当該過程は第１図から第６図に関連して
記載された過程とほぼ同じであるが、層１１が当
該過程では二酸化シリコン層上に被着された窒化
シリコン層を含んでいることが異なる。
RIEエツチングにより幅1μで深さ5μの溝を形成
することにより第１図に示されている構造と似た
構造を形成する。層１１は1200Åの窒化シリコン
層で覆われた175Åの酸化物から成る。ポリシリ
コン層１３は1000Åの厚さであり、通常のCVD
法によつて被着される。当該ポリシリコン層はド
ープされていない700Åの酸化物により覆われて
いる。このカバー（ここでは示されていない）
は、任意のものであるが転送層における所望の注
入プロフアイルを得るためおよび後の熱処理にお
ける不純物の蒸発を最小にするために使用したほ
うがよいものである。
次いでホウ素が40kev、1013／cm2で注入され、
その後窒素中950℃で60分追い込み過程を行なう。
次いでポリシリコンの転送層は950℃で60分アニ
ールすることにより酸化される。
酸化物でカバーされた転送層はそのままにして
おくことができる。もし必要であるなら、米国特
許第4104086号に記載されているように誘電体物
質で満たすことができる。
ここで与えられているドーピング技術は側壁へ
のドーピングという立場で記載されている。しか
しながら、本件発明の本質は注入ビームでは走査
しにくい層の部分にドーピングする方法である。
このような層あるいは領域は、例えば他の層の下
に位置しているかもしれない。このような場合に
は注入ビーム走査ができる転送層の一部に注入を
行ない、注入された不純物をその後転送層のビー
ム走査のしにくい部分に拡散する。注入された転
送層の領域はイオンビームに対して通常直角また
はほぼ直角な平坦な平面であり、不純物が転送さ
れる領域は上述された側壁の場合のようにイオン
ビームの走査が困難な垂直もしくはほぼ垂直な面
に沿つた部分である。また不純物が転送される領
域はビームに対して直交しているかもしれない
が、層の間にはさまれているためにビーム走査が
できないものであることもある。
基板表面に対して直交している領域における上
記不純物の転送は、本発明の特徴の重要な１つで
ある。転送の範囲は実際十分なものである。特定
の層の厚さ介して不純物を転送することは知られ
ているが、その層の厚さはとても小さく、通常数
分の１ミクロンのオーダである。従来技術から本
発明の転送過程を区別するための方法は、転送層
の厚さより十分大きい転送できる長さを規定する
ことである。通常従来技術では数分の１ミクロン
のオーダであるのに対し、本発明では数ミクロン
のオーダである。不純物を導入する方法として
は、イオン注入によるかまたはガスまたは蒸気を
源とする被着があり、いずれの場合も通常続いて
熱処理を行なうものである。不純物が望まれる場
所は、通常の不純物源による導入ができないまた
はしにくいものである。本件発明が有効である他
の場合は、不純物が必要とされる位置が１つまた
はそれ以上の層の下にあつて、イオンビームまた
はガスあるいは蒸気の不純物源に対して不純物の
導入を難しくしている場合である。
いわゆる溝技術におけるいくつかの応用におい
ては、溝の底部で起こる効果により問題が生じる
ことがある。例えば、溝の底部に被着または形成
された層が不均一さを呈することがある。溝の角
の付近では電界の効果が不均一であるので、誘電
体のブレイクダウンおよび他のデバイスの破損の
ポテンシヤルは溝の角と底部によつて増大しやす
い。さらには、上記溝の角における基板内の応力
効果が溝の底部付近に蓄積された電荷の漏れを助
長しししまう。従がつて、形成される特定のデバ
イスによつては蓄積層が溝底部の角にまで、また
はその付近にまで広がつていないような例えば第
７図および第９図に示されているような構造を用
いることがしばしば有利である。
JP60501521A 1984-04-05 1985-03-25 ド−ピング技術 Granted JPS61501809A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/596,850 US4569701A (en) 1984-04-05 1984-04-05 Technique for doping from a polysilicon transfer layer
US596850 1996-02-05

Publications (2)

Publication Number Publication Date
JPS61501809A JPS61501809A (ja) 1986-08-21
JPH0560649B2 true JPH0560649B2 (ja) 1993-09-02

Family

ID=24388981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501521A Granted JPS61501809A (ja) 1984-04-05 1985-03-25 ド−ピング技術

Country Status (6)

Country Link
US (1) US4569701A (ja)
EP (1) EP0174997B1 (ja)
JP (1) JPS61501809A (ja)
CA (1) CA1230431A (ja)
DE (1) DE3564165D1 (ja)
WO (1) WO1985004760A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
JPS6181653A (ja) * 1984-09-28 1986-04-25 Nec Corp 半導体装置の自己整合誘電体分離方法
US4694561A (en) * 1984-11-30 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making high-performance trench capacitors for DRAM cells
US4698104A (en) * 1984-12-06 1987-10-06 Xerox Corporation Controlled isotropic doping of semiconductor materials
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
US4676847A (en) * 1985-01-25 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Controlled boron doping of silicon
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
EP0232361B1 (en) * 1985-07-25 1992-09-30 AT&T Corp. High-performance dram arrays including trench capacitors
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
EP0259629A1 (de) * 1986-08-19 1988-03-16 Siemens Aktiengesellschaft Verfahren zum Herstellen einer definierten Dotierung in den vertikalen Seitenwänden und den Böden von in Halbleitersubstrate eingebrachten Gräben
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
JPH0644559B2 (ja) * 1987-09-04 1994-06-08 株式会社東芝 半導体集積回路の製造方法
US4871689A (en) * 1987-11-17 1989-10-03 Motorola Inc. Multilayer trench isolation process and structure
US5354710A (en) * 1988-01-14 1994-10-11 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices using an adsorption enhancement layer
US5100823A (en) * 1988-02-29 1992-03-31 Motorola, Inc. Method of making buried stacked transistor-capacitor
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
KR920000708B1 (ko) * 1988-07-22 1992-01-20 현대전자산업 주식회사 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법
JP2593524B2 (ja) * 1988-07-25 1997-03-26 株式会社東芝 半導体装置の製造方法
KR910008830B1 (ko) * 1988-08-18 1991-10-21 현대전자산업 주식회사 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
US5182224A (en) * 1988-09-22 1993-01-26 Hyundai Electronics Industries Co., Ltd. Method of making dynamic random access memory cell having a SDHT structure
JP2733271B2 (ja) * 1988-12-23 1998-03-30 シャープ株式会社 半導体装置の製造方法
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects
US5264381A (en) * 1989-01-18 1993-11-23 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
US5143859A (en) * 1989-01-18 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
US5026663A (en) * 1989-07-21 1991-06-25 Motorola, Inc. Method of fabricating a structure having self-aligned diffused junctions
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
US5229322A (en) * 1991-12-05 1993-07-20 International Business Machines Corporation Method of making low resistance substrate or buried layer contact
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5350941A (en) * 1992-09-23 1994-09-27 Texas Instruments Incorporated Trench isolation structure having a trench formed in a LOCOS structure and a channel stop region on the sidewalls of the trench
EP0631305B1 (de) * 1993-06-23 1998-04-15 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
DE59409300D1 (de) * 1993-06-23 2000-05-31 Siemens Ag Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate
US5451809A (en) * 1994-09-07 1995-09-19 Kabushiki Kaisha Toshiba Smooth surface doped silicon film formation
US6228750B1 (en) 1994-12-30 2001-05-08 Lucent Technologies Method of doping a semiconductor surface
JP2636796B2 (ja) * 1995-05-24 1997-07-30 日本電気株式会社 半導体装置の製造方法
KR0179807B1 (ko) * 1995-12-30 1999-03-20 문정환 반도체 기억소자 제조방법
KR100244271B1 (ko) * 1997-05-06 2000-02-01 김영환 반도체소자 구조 및 제조방법
AT2173U1 (de) * 1997-06-19 1998-05-25 Austria Mikrosysteme Int Verfahren zur herstellung von begrenzten, dotierten teilgebieten in einem substratmaterial aus monokristallinem silizium
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
GB2344215B (en) * 1998-11-26 2003-10-08 Siemens Plc Method of forming a buried plate
WO2003017336A2 (en) * 2001-08-13 2003-02-27 Amberwave Systems Corporation Dram trench capacitor and method of making the same
US6465304B1 (en) * 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US6656797B2 (en) 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6750104B2 (en) 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US6566201B1 (en) 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
TWI230456B (en) * 2003-05-14 2005-04-01 Promos Technologies Inc Shallow trench isolation and dynamic random access memory and fabricating methods thereof
JP5110776B2 (ja) * 2004-07-01 2012-12-26 セイコーインスツル株式会社 半導体装置の製造方法
KR100685620B1 (ko) * 2006-02-16 2007-02-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100769146B1 (ko) * 2006-08-17 2007-10-22 동부일렉트로닉스 주식회사 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
JP2011249354A (ja) * 2010-05-21 2011-12-08 Sharp Corp 半導体装置の製造方法
US8940388B2 (en) 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US9111853B2 (en) * 2013-03-15 2015-08-18 Micron Technology, Inc. Methods of forming doped elements of semiconductor device structures
CN106328503B (zh) * 2015-06-30 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
US11361991B2 (en) * 2018-03-09 2022-06-14 Applied Materials, Inc. Method for Si gap fill by PECVD
US10937654B2 (en) * 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
US4389255A (en) * 1980-01-14 1983-06-21 Burroughs Corporation Method of forming buried collector for bipolar transistor in a semiconductor by selective implantation of poly-si followed by oxidation and etch-off
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
US4397075A (en) * 1980-07-03 1983-08-09 International Business Machines Corporation FET Memory cell structure and process
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer

Also Published As

Publication number Publication date
WO1985004760A1 (en) 1985-10-24
CA1230431A (en) 1987-12-15
DE3564165D1 (en) 1988-09-08
US4569701A (en) 1986-02-11
EP0174997A1 (en) 1986-03-26
EP0174997B1 (en) 1988-08-03
JPS61501809A (ja) 1986-08-21

Similar Documents

Publication Publication Date Title
JPH0560649B2 (ja)
US6979878B1 (en) Isolation structure having implanted silicon atoms at the top corner of the isolation trench filling vacancies and interstitial sites
US4676847A (en) Controlled boron doping of silicon
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
EP0210190B1 (en) Controlled boron doping of silicon
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US5482871A (en) Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US6069058A (en) Shallow trench isolation for semiconductor devices
US4711017A (en) Formation of buried diffusion devices
US4486943A (en) Zero drain overlap and self aligned contact method for MOS devices
US5472905A (en) Method for forming a field oxide layer of a semiconductor integrated circuit device
US6548866B2 (en) Field effect transistor with reduced narrow channel effect
US20010011759A1 (en) Semiconductor device having a shallow trench isolation structure and a method for fabricating the same
US5006911A (en) Transistor device with high density contacts
US5026659A (en) Process for fabricating stacked trench capacitors of dynamic ram
US5915191A (en) Method for fabricating a semiconductor device with improved device integration and field-region insulation
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5854121A (en) Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure
JPH10154810A (ja) 半導体装置及び半導体装置の製造方法
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
US6100140A (en) Manufacturing method of semiconductor device
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
US20010001723A1 (en) Nitrogenated trench liner for improved shallow trench isolation
EP0081999A2 (en) A method of fabricating a MOS transistor on a substrate

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term