JPH0561066A

JPH0561066A - 液晶表示パネル

Info

Publication number: JPH0561066A
Application number: JP22026891A
Authority: JP
Inventors: Hideto Ishiguro; 英人石黒
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1991-08-30
Filing date: 1991-08-30
Publication date: 1993-03-12
Anticipated expiration: 2015-07-12
Also published as: JP3063266B2

Abstract

(57)【要約】【目的】表示の信頼性および表示の品位のいずれをも
向上可能な液晶表示パネルを実現すること。【構成】ガラス基板９の表面側で、モリブデンシリサ
イドからなる信号線２ａは、その上に形成されたＴＦＴ
８のソース領域４に導電接続している。一方、ドレイン
領域７の下方には、信号線２ａと同時形成された積み上
げ電極層２１を有し、層間絶縁膜１３を平坦化してい
る。ここで、ソース領域４は信号線２ａの形成領域に沿
って拡張されており、信号線２ａは、その拡張領域を上
層側に備えることによって冗長配線構造になっている。
また、画素電極６の端部６ａ，６ｂは画素領域１ａ，１
ｂの信号線２ａ，２ｂの上方位置にまで拡張されてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示パネルに関し、
特に、そのマトリックスアレイの信号線の形成技術に関
する。

【０００２】

【従来の技術】アクティブマトリクッス型の液晶表示パ
ネルの技術は飛躍的に進歩しており、テレビなどからＯ
Ａ機器向けの大型ディスプレイなどにも採用されていく
ものと期待されている。この液晶表示パネルに欠かせな
いマトリックスアレイの代表的な構造は、その平面図を
図１４に示すように、垂直方向の信号線１０２ａ，１０
２ｂ・・・と、水平方向のゲート線１０３ａ，１０３ｂ
・・・とが格子状に配線され、それらの間に各画素領域
１０１ａ，１０１ｂ・・が形成されている。例えば、画
素領域１０１ａにおいては、信号線１０２ａが導電接続
するソース領域１０４、ゲート線１０３ａが導電接続す
るゲート電極１０５、および画素電極１０６が導電接続
するドレイン領域１０７によって、ＴＦＴ（薄膜トラン
ジスタ）１０８が形成されている。ここで、画素電極１
０６は、ＩＴＯからなる透明電極であって、画素領域１
０１ａの内側領域に形成されている。このＴＦＴ１０８
の断面構造は、図１５に示すように、透明なガラス基板
１０９の表面側の多結晶シリコン層１１０には、チャネ
ル領域１１１を除いて、ソース領域１０４およびドレイ
ン領域１０７が形成されている。さらに、ＴＦＴ１０８
の表面側には層間絶縁膜１１２が形成されており、その
接続孔１１２ａ，１１２ｂを介して、信号線１０２ａは
ソース領域１０４に、画素電極１０６はドレイン領域１
０７にそれぞれ導電接続している。この構成のマトリッ
クアレイにおいて、信号線１０２ａからの信号電位がソ
ース領域１０４に印加された状態で、ゲート線１０３ａ
からゲート駆動電位が印加されると、ドレイン領域１０
７を介して信号電位が画素電極１０６に印加されて、対
向する共通電極（図示せず）とに間に封入された液晶材
料の配向状態を変えて情報を表示する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
マトリックスアレイにおいて、信号線１０４および画素
電極１０６は、いずれも同一の層間絶縁膜１１２の表面
上でそれぞれパターニングにより形成されたものである
ため、ショート状態になりやすいという問題を有する。
例えば、フォトリソグラフィの精度が低い場合やマスク
の欠陥などがあった場合に、信号線１０２ａと画素電極
１０６とがショート状態になると、この画素領域１０１
ａの表示に点欠陥が発生する。また、信号線１０２ａお
よびゲート電極１０５も層間絶縁膜１１３によって絶縁
分離された構造になっているが、接続孔１１２ａを開口
するとき、その形成位置がずれて、信号線１０２ａおよ
びゲート電極１０５（ゲート線１０３ａ）がショート状
態となると、信号線１０２ａから信号電位を供給される
べき画素領域全体への信号電位の印加が妨げられて、表
示のライン欠陥となる。

【０００４】このような表示の欠陥などの信頼性の低下
を防止するため、従来は、信号線１０２ａと、画素電極
１０６およびゲート電極１０５との間に一定以上の離間
距離を確保して、それらを絶縁分離する構造を採用して
いる。ここで、液晶表示パネルは、ＴＦＴ１０８が形成
されていない領域の画素電極１０６から光を透過させて
表示する。従って、各電極部の離間距離を広げると、表
示の信頼性が向上するものの、表示可能な領域の面積率
（開口率）が縮小され、表示の品位が低下する。このよ
うに、従来の構造では、表示の信頼性と表示の品位とは
二律背反する関係を有し、表示の高品質化などに対する
障害になっている。

【０００５】以上の問題点に鑑みて、本発明の課題は、
新規な信号線の配置構造を採用することによって、上記
の二律背反する特性、すなわち、表示の信頼性および表
示の品位のいずれをも向上可能な液晶表示パネルを提供
することにある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る液晶表示パネルにおいて講じた手段
は、透明基板の表面側で、画素電極に導電接続するドレ
インおよびゲート線に導電接続するゲート電極領域を備
えた薄膜トランジスタに対し、信号線が、この薄膜トラ
ンジスタのゲート酸化膜の下層側に形成されて、そのソ
ース領域に導電接続することである。すなわち、本発明
においては、ゲート酸化膜を絶縁分離に利用する。ここ
で、ゲート酸化膜とは、薄膜トランジスタのゲート酸化
膜に加えて、ソース領域およびドレイン領域などが形成
されたシリコン層表面にゲート酸化膜と同時に形成され
た酸化膜をも含めたものを意味する。

【０００７】ここで、信号線としては、例えば、透明基
板とソース領域の間の層でソース領域に導電接続してい
る構造を採用することができる。この場合には、透明基
板とドレイン領域との間にも、信号線と同時形成された
積み上げ電極層を形成しておき、この領域の表面側の平
坦化を図ってもよい。

【０００８】また、ソース領域の形成領域を信号線の形
成パターン領域にまで拡張し、この拡張領域によって信
号線の上層側を構成させて、信号線を複層構造とするこ
とが好ましい。

【０００９】さらに、信号線には、モリブデンシリサイ
ドなどのシリサイド化合物を用いて、耐熱性の確保およ
び低抵抗化を確保すると共に、熱酸化による良好なシリ
コン酸化膜の形成およびポリシリコンなどとの一括エッ
チングを可能とすることが好ましい。

【００１０】本発明においては、信号線として、ソース
領域とゲート酸化膜との間の層でソース領域に導電接続
しているものを採用してもよい。この場合にも、ドレイ
ン領域の表面側に信号線と同時形成された積み上げ電極
層を設けておき、この積み上げ電極層を介して画素電極
をドレイン領域に導電接続させることにより、この領域
の表面の平坦化を図ってもよい。

【００１１】この場合の信号線には、製造プロセス中に
薄膜トランジスタのチャネル領域などを汚染しないよう
に、シリコンとは別の材質のもの、例えば、金属配線層
などを使用することが好ましい。

【００１２】さらに、本発明においては、画素電極が、
その画素領域の信号線の上方位置から隣接する画素領域
の信号線の上方位置にまで拡張形成されていることが好
ましい。

【００１３】なお、上記の信号線を、この信号線側の遮
光マスクとして利用してもよい。

【００１４】

【作用】本発明に係る液晶表示パネルにおいて、信号線
は、ゲート酸化膜の下層側、例えば、透明基板とソース
領域の間の層として形成されて、そこでソース領域に導
電接続しており、ゲート電極や画素電極との間に少なく
ともゲート酸化膜を有しているため、信号線と、画素電
極またはゲート電極との絶縁分離は確実に確保されてい
る。従って、信号線をゲート電極に近接配置させても、
ショート状態が発生しない。それ故、表示のライン欠陥
が発生しないと共に、画素領域における薄膜トランジス
タの占有面積が縮小され、画素電極の形成領域を拡張で
きるので、開口率を高めることができる。しかも、ソー
ス領域およびドレイン領域をセルフアライン構造とする
ことができるので、ＴＦＴの寄生容量の低減および短チ
ャネル化が阻害されない。また、画素電極の端部を信号
線の近傍、例えばその上方位置に到達するまで拡張して
も、これらの間にはショート状態が発生しない。従っ
て、表示の点欠陥を発生させることなく画素電極を拡張
できるため、この領域の開口率のロスをなくして、開口
率を高めることができる。このように、ショートに起因
する表示の欠陥の発生を防止することによって、表示の
信頼性を高めると共に、開口率を高めることによって、
表示の品位も向上させることができる。

【００１５】

【実施例】次に、本発明の実施例について、添付図面を
参照して説明する。

【００１６】〔実施例１〕図１は本発明の実施例１に係
る液晶表示パネルのマトリックスアレイの一部を示す平
面図、図２はそのＡ−Ａ線における断面図である。

【００１７】この実施例は、図１に示すように、垂直方
向の信号線２ａ，２ｂ・・・と、水平方向のゲート線３
ａ，３ｂ・・・とが格子状に配線され、それらの間に各
画素領域１ａ，１ｂ・・が形成されている。

【００１８】以下に画素領域１ａを例にとって、その構
造を説明する。この画素領域１ａにおいては、モリブデ
ンシリサイドからなる信号線２ａが導電接続するソース
領域４、ゲート線３ａが導電接続するゲート電極５、お
よび画素電極６が導電接続するドレイン領域７によっ
て、ＴＦＴ８が形成されている。ここで、画素電極６
は、ＩＴＯからなる透明電極であって、その一方の端部
６ａは信号線２ａと重なり合い、他方の端部６ｂは隣接
する画素領域１ｂの信号線２ｂと重なり合うまで、画素
領域１ａのほぼ全面にわたって拡張形成されている。

【００１９】このＴＦＴ８の断面構造は、図２に示すよ
うに、液晶表示パネル全体を支持する透明なガラス基板
９の表面上に信号線２ａが形成されており、その表面側
に多結晶シリコン層１０が形成されている。この多結晶
シリコン層１０には、真性の多結晶シリコン領域である
チャネル領域１１を除いて、ｎ型の不純物としてのリン
が導入されて、ソース領域４およびドレイン領域７が形
成されている。これにより、信号線２ａは、ソース領域
４とガラス基板９との間でソース領域４に導電接続する
構造になっている。ここで、リンの導入は、多結晶シリ
コン層１０の表面側に形成されたゲート酸化膜１２を介
してイオン注入により行われ、その上のゲート電極５を
利用してセルフアラインとなるように行われる。その条
件は信号線２ａとソース領域４とが導電接続するように
設定される。また、ＴＦＴ８の表面側にはシリコン酸化
膜からなる層間絶縁膜１３が堆積されており、それには
接続孔１３ａのみが開口されている。この接続孔１３ａ
を介して、画素電極６がドレイン領域７に導電接続して
いる。ここで、画素電極６の一方の端部６ａは、ソース
領域４の上方位置、すなわち、信号線２ａの上方位置に
まで延びている一方、他方側の端部６ｂは、隣接する画
素領域１ｂの信号線２ｂの上方位置にまで拡張されて、
画素電極６の形成領域が最大限に拡張されている。ま
た、従来の構造であれば、層間絶縁膜１３の接続孔を介
してソース領域４と信号線２ａとを導電接続させている
ため、信号線２ａとゲート電極５とがショート状態とな
らないように、それらの離間距離を広く確保しているの
に対し、本例においては、信号線２ａとゲート電極５と
を、異なる層に、すなわち、ゲート酸化膜１２の下層側
および上層側に分離して形成している。従って、層間絶
縁膜１３に形成する接続孔の形成位置のばらつき、開口
時のレジストマスクの欠陥などを考慮する必要がないの
で、信号線２ａとゲート電極５との配置間隔を狭めて、
ＴＦＴ８の形成領域を縮小している。このため、画素電
極６の形成領域がさらに拡張されて、開口率が高くなっ
ている。それ故、ショート状態が発生せず、信頼性が高
いのに加えて、表示の品位も高い。

【００２０】かかる構造の液晶表示パネルのマトリック
スアレイの製造方法を、図３を参照して説明する。

【００２１】図３は、液晶表示パネルの製造方法の一部
を示す工程断面図である。

【００２２】まず、図３（ａ）に示すように、ガラス基
板９の表面上にスパッタ法により、モリブデンシリサイ
ドを被着した後、パターニングして、所定のパターン領
域に信号線２ａを残す。

【００２３】次に、図３（ｂ）に示すように、それらの
表面側に真性の多結晶シリコン層を堆積させた後に、パ
ターニングして、多結晶シリコン層１０ａを残す。さら
に、熱酸化を施して、多結晶シリコン層１０ａの表面に
ゲート酸化膜１２を形成する。本発明においては、ゲー
ト酸化膜１２とは、多結晶シリコン層１０ａの表面全体
に形成された酸化膜のことを意味する。

【００２４】次に、これらの表面側にリンドープの多結
晶シリコン層をＣＶＤ法により形成した後、図３（ｃ）
に示すように、パターニングしてゲート電極５を残す。
この状態で、ゲート電極５をマスクとしてリンをイオン
注入して、ソース領域４およびドレイン領域７を導電化
する。このときの条件は、信号線２ａとソース領域４と
が導電接続するように、ドーズ量などが設定されてい
る。

【００２５】次に、図３（ｄ）に示すように、これらの
表面側に、ＣＶＤ法により層間絶縁膜１３を堆積させた
後に、層間絶縁膜１３に接続孔１３ａを開口する。その
後に、ＩＴＯのスパッタ形成およびパターニングを行
い、図２に示す領域に画素電極６を残して、マトリック
スアレイを製造する。

【００２６】以上のとおり、本例においては、信号線２
ａを形成しておくだけで、容易に表示の信頼性および表
示の品位が高い表示パネルを製造することができる。し
かも、ソース領域４およびドレイン領域７をセルフアラ
イン構造で形成できるので、形成されるＴＦＴ８の寄生
容量の低減および短チャネル化を妨げない。従って、Ｔ
ＦＴ８の寄生容量を、負荷である画素電極６の容量値に
比して小さくできるため、画素電極６に加えられた信号
がＴＦＴ８のスイッチングノイズの影響を受けにくいの
で、表示の信頼性が向上する。また、周辺ドライバー部
を一体化したときに、ドライバー部を高速化できる。ま
た、信号線２ａにモリブデンシリサイドを使用している
ため、１０００℃以上の耐熱性を有すると共に、不純物
ドープのポリシリコンなどに比して低抵抗である。

【００２７】〔実施例２〕次に、本発明の実施例２に係
る液晶表示パネルを、図４および図５を参照して、説明
する。

【００２８】図４は本発明の実施例２に係る液晶表示パ
ネルのマトリックスアレイの一部を示す平面図、図５は
そのＢ−Ｂ線における断面図である。ここで、実施例２
の液晶表示パネルは、実施例１に係る液晶表示パネルに
対して、ガラス基板９とドレイン領域７との間に信号線
２ａと同時に形成された積み上げ電極層を加え、また、
ソース領域４を拡張形成して、信号線を複層化したもの
であって、他の構成は同様である。それ故、対応する部
位には同符号を付して、それらの説明は省略する。

【００２９】これらの図において、ドレイン領域７の下
方には、ドレイン領域７とガラス基板９との間に形成さ
れた積み上げ電極層２１を有する。この積み上げ電極層
２１は、モリブデンシリサイドからなり、信号線２ａと
同時に形成されたものである。この積み上げ電極層２１
によって、ＴＦＴ８の形成領域に対応する層間絶縁膜１
３の表面は平坦化されている。このため、画素電極６を
ドレイン領域７に導電接続させるための接続孔１３ａの
開口精度が高く、接続孔１３ａとゲート電極５との離間
距離を狭めて、ＴＦＴ８の形成領域を一層狭めている、
これにより、画素電極６の形成領域が拡張されて、開口
率が高まり、表示の品位をさらに高めている。また、ソ
ース領域４と信号線２ａとの導電接続を層間絶縁膜の接
続孔を介せず、直接に接続しているため、信号線２ａに
ドッグボーンと呼ばれる幅の広い接続領域を形成する必
要がなく、信号線２ａを直線的に配置でき、開口率のロ
スなどを低減できている。

【００３０】さらに、ソース領域４の構造を、図６およ
び図７に示す。

【００３１】図６は図４のＣ−Ｃ線における断面図、図
７はソース領域４および信号線２ａの概略構成図であ
る。

【００３２】これらの図において、ソース領域４は、信
号線２ａとの接続部からさらに信号線２ａの上層側を、
その形成パターンに沿って延長された拡張領域４ａを有
している。この拡張領域４ａの表面側には、ゲート酸化
膜１２と同時に形成された酸化膜１２ａも有している。
ここで、拡張領域４ａは、ソース領域４と同時に形成さ
れたものであって、ソース領域４と同様にリンがイオン
注入されて導電性を有する。従って、信号線２ａは、上
層側に導電性の拡張領域４ａを予備配線層として備える
構造である。このため、信号線２ａに断線部分があって
も、この断線部分の導電接続は拡張領域４ａが担うた
め、信号線２ａが断線状態になって表示のライン欠陥が
発生することを防止されている。

【００３３】かかる構造の液晶表示パネルのマトリック
スアレイの製造方法を、図８を参照して説明する。

【００３４】図８は、液晶表示パネルの製造方法の一部
を示す工程断面図である。

【００３５】まず、図８（ａ）に示すように、ガラス基
板９の表面上にスパッタ法により、モリブデンシリサイ
ドを被着した後、パターニングして所定のパターン領域
に信号線２ａを残すと共に、ドレイン形成予定領域に積
み上げ電極層２１も残す。

【００３６】次に、図８（ｂ）に示すように、それらの
表面側全体に真性の多結晶シリコン層を堆積させた後
に、パターニングして、多結晶シリコン層１０ａを残
す。ここで、多結晶シリコン層１０ａの形成領域は、Ｔ
ＦＴの形成予定領域に加えて、信号線２ａを形成した領
域にまで拡張されている。その後に、熱酸化を施して、
ゲート酸化膜１２を形成する。これにより、信号線２ａ
の上層側に残された多結晶シリコン層１０ａの表面側に
も酸化膜１２ａが形成される。

【００３７】次に、これらの表面側にリンドープの多結
晶シリコン層をＣＶＤ法により形成した後、図８（ｃ）
に示すように、パターニングしてゲート電極５を残す。
この状態で、ゲート電極５をマスクとしてリンをイオン
注入して、ソース領域４およびドレイン領域７を導電化
する。これにより、信号線２ａとソース領域４との導電
接続が形成される。一方、信号線２ａの上層側に残され
た多結晶シリコン層１０ａ（拡張領域４ａ）も導電化
し、配線層２ａの上層側配線層を構成する。

【００３８】次に、図８（ｄ）に示すように、これらの
表面側に、ＣＶＤ法により層間絶縁膜１３を堆積させた
後に、層間絶縁膜１３に接続孔１３ａを開口する。その
後に、ＩＴＯのスパッタ形成およびパターニングを行
い、図５に示す領域に画素電極６を残して、マトリック
スアレイを製造する。

【００３９】このように、信号線２ａを形成するための
工程を援用して、積み上げ電極層２１を形成すると共
に、ソース領域４およびドレイン領域７を形成する工程
を援用して、ソース領域４からの拡張領域４ａを信号線
２ａの上層にまで形成し、信号線２ａの冗長配線構造を
形成する。このため、本例においても、生産性を高く維
持したまま、表示品質の高い液晶表示パネルを製造でき
る。また、ドレイン領域７に積み上げ電極層２１を備え
ているため、層間絶縁膜１３に接続孔１３ａを開口する
ときに、その開口深さにばらつきが発生した場合であっ
ても、この積み上げ電極層２１がパッドとして機能する
ため、それらの導電接続を損ねることがない。また、信
号線２ａにモリブデンシリサイドを用いているため、約
１０００℃以上の耐熱性を備え、かつ、不純物ドープの
ポリシリコンなどに比して低抵抗である。さらに、信号
線２ａの表面に、絶縁性が高いシリコン酸化膜を熱酸化
法によって形成できる。しかも、ＣＦ₄などを用いたド
ライエッチング法により、ポリシリコンとの積層膜を一
括してパターニングすることもできる。

【００４０】なお、上記の製造方法においては、信号線
２ａおよび積み上げ電極層２１を完全にパターニングし
た後、多結晶シリコン層１０ａのパターニングを行って
いるが、以下の述べる製造方法を用いてもよい。

【００４１】まず、ガラス基板９の表面全体に被着した
モリブデンシリサイド層に対し、図９（ａ）に示すよう
に、多結晶シリコン層１０ａが直接ガラス基板９表面に
形成されるべき領域２２のみをパターニングにより除去
する。

【００４２】次に、これらの表面側に多結晶シリコン層
を全面に被着した後、これらの表面を信号線２ａおよび
積み上げ電極層２１の形成領域の反転パターン領域を窓
開けしたマスクで覆い、その窓開け部からエッチングし
て、図９（ｂ）に斜線領域２３で示す領域に多結晶シリ
コン層１０ａを残すようにしてもよい。

【００４３】この場合には、多結晶シリコン層１０ａ
と、信号線２ａおよび積み上げ電極層２１とは同時にパ
ターニングされるので、精度が高い。従って、さらに、
各部位の形成領域を近接させて、ＴＦＴ８の形成領域を
縮小し、開口率をより高めることができる。

【００４４】また、図１０に示すように、ソース領域４
の上方側には、層間絶縁膜１３を形成せずに、画素電極
６の端部６ｂが、隣接する画素領域１ｂにおける信号線
２ｂの側のゲート酸化膜表面に直接形成されていてもよ
い。この場合には、この領域の層間絶縁膜が除去された
分に対応する開口率のロスなどをなくして、開口率を究
極まで高めることができるので、表示の品位をさらに向
上することができる。

【００４５】〔実施例３〕図１１は、本発明の実施例３
に係る液晶表示パネルのマトリックスアレイの断面図で
ある。

【００４６】実施例１および実施例２は、いずれもソー
ス領域４の下方位置で、信号線２ａが導電接続する構造
のものであったが、本例においては、ソース領域４の上
方位置で信号線２ａが導電接続している。なお、他の構
成は、図２に示す実施例１に係る液晶表示パネルと同様
な構成であるため、対応する部位には同符号を付して、
それらの説明を省略する。

【００４７】図１１において、ガラス基板９の表面側に
形成されたＴＦＴ８のソース領域の上には、クロムから
なる信号線２ａが形成されている。ここで、信号線２ａ
としてクロムを使用した理由は、シリサイド化合物を使
用すると、後述する製造工程において、ＴＦＴ８のチャ
ネル領域１１などの表面から、下層側を損傷することな
く、シリサイド化合物を完全に除去することが困難であ
るため、残滓として残留させてしまうためである。従っ
て、信号線２ａにシリサイド化合物を使用しようとする
場合には、製造プロセスにおいて、マスキング層を形成
する必要があるのに対し、金属材料を使用すればシリコ
ンとの性質の違いを利用して、完全に除去しやすい。

【００４８】この構成のマトリックスアレイにおいて
も、信号線２ａとソース領域４との導電接続に層間絶縁
膜の接続孔を利用していないので、各部位の絶縁分離が
確実であるため、表示の欠陥などが発生せず、また、開
口率を高く維持することにより、表示の品位も高い液晶
表示パネルを実現できる。

【００４９】かかる構成の液晶表示パネルの製造方法
を、図１２を参照して説明する。

【００５０】図１２は、液晶表示パネルの製造方法の一
部を示す工程断面図である。

【００５１】まず、図１２（ａ）に示すように、ガラス
基板９の表面側全体に真性の多結晶シリコン層を堆積さ
せた後に、パターニングして、多結晶シリコン層１０ａ
を残す。

【００５２】次に、これらの表面全体にスパッタ法によ
りクロム層を被着した後、図１２（ｂ）に示すように、
所定のパターン領域に信号線２ａを残す。

【００５３】次に、図１２（ｃ）に示すように、それら
の表面側全体にＣＶＤ法により、シリコン酸化膜を堆積
させた後に、パターニングして、ゲート酸化膜１２を残
す。

【００５４】ここで、信号線２ａにシリサイド化合物を
使用した場合には、熱酸化法によりゲート酸化膜１２を
形成してもよい。

【００５５】次に、これらの表面側にリンドープの多結
晶シリコン層をＣＶＤ法により形成した後、図１２
（ｄ）に示すように、パターニングしてゲート電極５を
残す。この状態で、ゲート電極５をマスクとしてリンを
イオン注入して、ソース領域４およびドレイン領域７を
導電化する。このときのリンの横拡散を利用して、信号
線２ａとソース領域４との導電接続を形成する。

【００５６】しかる後に、これらの表面側に、ＣＶＤ法
により層間絶縁膜１３を堆積させた後に、層間絶縁膜１
３に接続孔１３ａを開口する。その後に、ＩＴＯのスパ
ッタ形成およびパターニングを行い、図１１に示す領域
に画素電極６を残して、マトリックスアレイを製造す
る。

【００５７】なお、本例の液晶表示パネルにおいても、
実施例２の液晶表示パネルにおいて講じたように、ドレ
イン領域７の側に積み上げ電極層を設けてもよい。この
場合には、ドレイン領域７の上に、クロムからなる積み
上げ電極層が形成され、この積み上げ電極層に対して、
画素電極６が接続孔１３ａを介して導電接続する構造と
なる。なお、この積み上げ電極層とドレイン領域７との
導電接続にも、不純物の横拡散を利用できる。

【００５８】以上のとおり、いずれの実施例において
も、ゲート酸化膜として形成されたシリコン酸化膜を境
界層として、信号線と、ゲート電極（ゲート線）および
画素電極とを確実に絶縁分離しているため、表示の点欠
陥およびライン欠陥の発生が抑制され、信頼性の高い液
晶表示パネルを製造することができる。また、絶縁分離
構造が確実であるため、それらの形成位置に対する制限
が緩和されているので、画素領域におけるＴＦＴの形成
領域をコンパクト化して、画素電極の形成領域を拡張す
ることができる。それ故、開口率を高めることによっ
て、表示の品位を向上することが可能である。ここで、
透明基板９に形成された信号線を遮光マスクとして利用
してもよく、この場合には、他の部位に信号線側の遮光
マスクを形成する必要がなく、またマトリックスアレイ
の画素領域と遮光マスクの整合が確実であるので、表示
の品位が高い。特に、図１３に示すように、実施例１な
いし実施例３における画素電極６の端部６ａ，６ｂを、
信号線２ａの上方位置にまで延長すると共に、他方辺側
の端部６ｃ，６ｄを、ゲート線３ａの上方位置にまで延
長した構造とし、信号線２ａおよびゲート線３ａを遮光
マスクとして利用した場合には、対向共通電極側にいず
れ側の遮光マスクも形成する必要がない。しかも、マト
リックス基板と共通基板との貼り合わせ精度に余裕度が
得られるので、表示の品位を確実に高めることができ
る。

【００５９】なお、上記の実施例の他に、各実施例の構
造を組み合わせてもよいものであり、信号線などに使用
した材質なども、モリブデンシリサイドやクロムに限定
されるものではなく、アルミニウムや他のシリサイド化
合物、例えば、タングステンシリサイド、タンタルシリ
サイド、チタンシリサイドなどを利用してもよい。

【００６０】また、層間絶縁膜なども、シリコン酸化膜
の他に、シリコン窒化膜などを全体的に、または部分的
に用いてもよいものである。

【００６１】

【発明の効果】以上のとおり、本発明においては、液晶
表示パネルの透明基板の表面側に、画素電極に導電接続
するドレイン領域およびゲート線に導電接続するゲート
電極を備えた薄膜トランジスタと、この薄膜トランジス
タのゲート酸化膜の下層側に形成されて、そのソース領
域に導電接続する信号線とを有している。従って、本発
明によれば、信号線とソース領域とは直接に導電接続し
ており、層間絶縁膜の接続孔などを利用していないの
で、以下の効果を奏する。

【００６２】層間絶縁膜表面に信号線が形成されて
いないので、信号線と画素電極とがショート状態になる
ことがない。また、信号線はゲート酸化膜によって絶縁
分離され、ゲート電極ともショート状態になることがな
い。このため、表示の点欠陥やライン欠陥などが発生し
ないので、表示の信頼性が高い液晶表示パネルを実現で
きる。

【００６３】各部位の絶縁分離が確実であるため、
各部位を接近させて形成できるので、画素領域における
薄膜トランジスタの形成領域の占有面積を縮小し、画素
電極の形成領域を拡張できる。それ故、開口率を高くで
きるので、表示の品位も向上する。特に、画素電極が、
その画素領域の信号線の上方位置から隣接する画素領域
の信号線の上方位置にまで拡張形成されている場合に
は、開口率を究極まで高めることができる。

【００６４】しかも、ソース領域およびドレイン領
域をセルフアライン構造で形成できるので、形成される
ＴＦＴの寄生容量の低減および短チャネル化を妨げな
い。

【００６５】ソース領域の形成領域が信号線の配線
パターン領域まで拡張形成されて、この拡張領域が信号
線の上層側を構成している場合には、新たな製造プロセ
スを追加することなく、信号線の冗長配線構造を実現で
きる。

【００６６】ドレイン領域側に積み上げ電極層を備
えている場合には、ＴＦＴ形成領域の表面側を平坦化で
きる。また、ドレイン層の上層側に形成した層間絶縁膜
に画素電極の導電接続用の接続孔を形成するとき、この
積み上げ電極層をパッドとして利用して、画素電極とド
レイン領域とを確実に導電接続させることができる。

【００６７】かかる信号線がシリサイド化合物から
なる場合には、耐熱性を確保できると共に、信号線の低
抵抗化を維持できる。しかも、熱酸化を利用して、その
表面に良好なシリコン酸化膜を形成できると共に、ＣＦ
₄などを用いたドライエッチングによって、ポリシリコ
ンとの一括エッチングも可能である。

【００６８】信号線を信号線側の遮光マスクとして
利用した場合には、この遮光ママスクを対向共通電極側
などに設ける必要がなく、また、表示の品位を維持、向
上するためのマトリックス基板と共通基板との貼り合わ
せ精度に余裕度が得られる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る液晶表示パネルのマト
リックスアレイの一部を示す平面図である。

【図２】図１のＡ−Ａ線における断面図である。

【図３】（ａ）乃至（ｄ）のいずれも、本発明の実施例
１に係る液晶表示パネルのマトリックスアレイの製造工
程の一部を示す工程断面図である。

【図４】本発明の実施例２に係る液晶表示パネルのマト
リックスアレイの一部を示す平面図である。

【図５】図４のＢ−Ｂ線における断面図である。

【図６】図４のＣ−Ｃ線における断面図である。

【図７】図４に示す液晶表示パネルのマトリックスアレ
イの信号線の構造を示す概略構成図である。

【図８】（ａ）乃至（ｄ）のいずれも、本発明の実施例
２に係る液晶表示パネルのマトリックスアレイの製造工
程の一部を示す工程断面図である。

【図９】（ａ），（ｂ）いずれも、本発明の実施例２の
液晶表示パネルのマトリックスアレイの別の製造方法の
一部を示す平面図である。

【図１０】図５に示す液晶表示パネルのマトリックスア
レイの変形例を示す断面図である。

【図１１】本発明の実施例３に係る液晶表示パネルのマ
トリックスアレイの一部を示す平面図である。

【図１２】（ａ）乃至（ｄ）のいずれも、本発明の実施
例３に係る液晶表示パネルのマトリックスアレイの製造
工程の一部を示す工程断面図である。

【図１３】図１に示す液晶表示パネルのマトリックスア
レイの変形例に係るマトリックス基板の一部を示す平面
図である。

【図１４】従来例の液晶表示パネルのマトリックスアレ
イの一部を示す平面図である。

【図１５】図１４のＤ−Ｄ線における断面図である。

【符号の説明】

１ａ，１ｂ・・・画素領域２ａ，２ｂ・・・信号線３ａ，３ｂ・・・ゲート線４・・・ソース領域４ａ・・・拡張領域５・・・ゲート電極６・・・画素電極７・・・ドレイン領域８・・・ＴＦＴ１０，１０ａ・・・多結晶シリコン層２１・・・積み上げ電極層

Claims

【特許請求の範囲】

【請求項１】透明基板の表面側に、画素電極に導電接
続するドレイン領域およびゲート線に導電接続するゲー
ト電極を備えた薄膜トランジスタと、この薄膜トランジ
スタのゲート酸化膜の下層側に形成されて、そのソース
領域に導電接続する信号線と、を有することを特徴とす
る液晶表示パネル。
【請求項２】請求項１において、前記信号線は、前記
透明基板と前記ソース領域の間で前記ソース領域に導電
接続していることを特徴とする液晶表示パネル。
【請求項３】請求項２において、前記透明基板と前記
ドレイン領域との間には、前記信号線と同時に形成され
た積み上げ電極層を備えることを特徴とする液晶表示パ
ネル。
【請求項４】請求項２または請求項３において、前記
ソース領域の形成領域が前記信号線の配線パターン領域
まで拡張形成されて、この拡張領域が前記信号線の上層
側を構成していることを特徴とする液晶表示パネル。
【請求項５】請求項２乃至請求項４のいずれかの項に
おいて、前記信号線は、シリサイド化合物からなること
を特徴とする液晶表示パネル。
【請求項６】請求項１において、前記信号線は、前記
ソース領域と前記ゲート酸化膜との間で前記ソース領域
に導電接続していることを特徴とする液晶表示パネル。
【請求項７】請求項６において、前記ドレイン領域の
表面側には前記信号線と同時に形成された積み上げ電極
層を備え、この積み上げ電極層を介して前記画素電極は
前記ドレイン領域に導電接続していることを特徴とする
液晶表示パネル。
【請求項８】請求項６または請求項７において、前記
信号線は金属配線層からなることを特徴とする液晶表示
パネル。
【請求項９】請求項１乃至請求項８のいずれかの項に
おいて、前記画素電極は、その画素領域の信号線の上方
位置から隣接する画素領域の信号線の上方位置にまで拡
張形成されていることを特徴とする液晶表示パネル。
【請求項１０】請求項１乃至請求項９のいずれかの項
において、前記信号線を、この信号線側の遮光マスクと
して利用していることを特徴とする液晶表示パネル。