JPH0561573A - 情報処理装置および電源制御方法 - Google Patents
情報処理装置および電源制御方法Info
- Publication number
- JPH0561573A JPH0561573A JP3222563A JP22256391A JPH0561573A JP H0561573 A JPH0561573 A JP H0561573A JP 3222563 A JP3222563 A JP 3222563A JP 22256391 A JP22256391 A JP 22256391A JP H0561573 A JPH0561573 A JP H0561573A
- Authority
- JP
- Japan
- Prior art keywords
- external device
- power supply
- information processing
- serial interface
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 外部装置と電気的に接続されているか否かを
判定して、電源ＯＮの場合のみシリアルインタフェース
回路を動作させることにより、携帯用パソコン等の消費
電力を低減させる。 【構成】 情報処理装置１０において、外部装置１８か
らの受信データ信号のレベルが所定しきい値を超えるか
否かを検出し、その結果によってシリアルインタフェー
ス回路１２の電源をＯＮ／ＯＦＦ制御する電源制御部１
７を設け、電源制御信号線２１により、外部装置１８が
活性状態にない場合には、シリアルインタフェース回路
１２の電源をＯＦＦする。
判定して、電源ＯＮの場合のみシリアルインタフェース
回路を動作させることにより、携帯用パソコン等の消費
電力を低減させる。 【構成】 情報処理装置１０において、外部装置１８か
らの受信データ信号のレベルが所定しきい値を超えるか
否かを検出し、その結果によってシリアルインタフェー
ス回路１２の電源をＯＮ／ＯＦＦ制御する電源制御部１
７を設け、電源制御信号線２１により、外部装置１８が
活性状態にない場合には、シリアルインタフェース回路
１２の電源をＯＦＦする。
Description
【０００１】
【産業上の利用分野】本発明は、携帯用パーソナルコン
ピュータ（パソコン）等の情報処理装置およびその電源
制御方法に関し、特にシリアルインタフェース回路の電
源を効率的に制御することにより、消費電力の低減をは
かる情報処理装置および電源制御方法に関する。
ピュータ（パソコン）等の情報処理装置およびその電源
制御方法に関し、特にシリアルインタフェース回路の電
源を効率的に制御することにより、消費電力の低減をは
かる情報処理装置および電源制御方法に関する。
【０００２】
【従来の技術】携帯用のパソコンの普及により、コンピ
ュータ機器の電池による動作時間を延ばすことが要求さ
れている。このため、ＣＰＵや周辺デバイスに対する供
給クロックを使用しない場合、あるいは高速で動作する
必要のない場合には、最大周波数より小さい周波数を用
いたり、電源をＯＦＦとしたりする方法が採用されてい
る。さらに、このような方法を実行する際、ＣＰＵの処
理時間が増加することを防ぐため、ＣＰＵバス上に電力
制御装置を配置して、キー入力を常時センスし、所定時
間内にキー入力が検出されない場合には、バスの制御権
を得て、制御信号等によりパワーダウンモードへ移行さ
せ、キー入力を検出した時点で通常モードに戻して、バ
ス制御権を放棄する方法も提案されている。また、従来
の携帯用パーソナルコンピュータでは、受信データ信号
線以外の信号線を用いて外部装置の状態を伝えているた
め、直ちに通信できる状態にあるか否かを判別すること
は可能だが、電気的に接続されているか否かを判別する
ことはできない。なお、この種の方法として関連するも
のには、例えば、特願平２−１７９０７８号がある。
ュータ機器の電池による動作時間を延ばすことが要求さ
れている。このため、ＣＰＵや周辺デバイスに対する供
給クロックを使用しない場合、あるいは高速で動作する
必要のない場合には、最大周波数より小さい周波数を用
いたり、電源をＯＦＦとしたりする方法が採用されてい
る。さらに、このような方法を実行する際、ＣＰＵの処
理時間が増加することを防ぐため、ＣＰＵバス上に電力
制御装置を配置して、キー入力を常時センスし、所定時
間内にキー入力が検出されない場合には、バスの制御権
を得て、制御信号等によりパワーダウンモードへ移行さ
せ、キー入力を検出した時点で通常モードに戻して、バ
ス制御権を放棄する方法も提案されている。また、従来
の携帯用パーソナルコンピュータでは、受信データ信号
線以外の信号線を用いて外部装置の状態を伝えているた
め、直ちに通信できる状態にあるか否かを判別すること
は可能だが、電気的に接続されているか否かを判別する
ことはできない。なお、この種の方法として関連するも
のには、例えば、特願平２−１７９０７８号がある。
【０００３】
【発明が解決しようとする課題】上記従来技術では、外
部装置が直ちに通信可能な状態にあるか否かの検出は可
能であるが、電気的に接続されているか否かの判定は不
可能であるため、省力化（消費電力の低減）をより進め
ることは難しかった。本発明の目的は、外部装置と電気
的に接続されているか否かを判定して、電源ＯＮの場合
のみシリアルインタフェース回路を動作させることによ
り、このような問題点を改善して、消費電力を低減させ
るのに好適な情報処理装置および電源制御方法を提供す
ることにある。
部装置が直ちに通信可能な状態にあるか否かの検出は可
能であるが、電気的に接続されているか否かの判定は不
可能であるため、省力化（消費電力の低減）をより進め
ることは難しかった。本発明の目的は、外部装置と電気
的に接続されているか否かを判定して、電源ＯＮの場合
のみシリアルインタフェース回路を動作させることによ
り、このような問題点を改善して、消費電力を低減させ
るのに好適な情報処理装置および電源制御方法を提供す
ることにある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電源制御方法は、外部装置からの受信デー
タ信号のレベルが所定しきい値を超えるか否かによっ
て、その外部装置が活性状態にあるか否かを検出し、外
部装置が活性状態にない場合には、電源制御信号を用い
てシリアルインタフェース回路の電源をＯＦＦすること
に特徴がある。また、本発明の情報処理装置は、受信デ
ータ信号線、シリアルインタフェース回路、および外部
装置との接続手段に加えて、外部装置からの受信データ
信号のレベルが所定しきい値を超えるか否かを検出する
手段（電源制御部）と、その結果によってシリアルイン
タフェース回路の電源をＯＮ／ＯＦＦ制御する手段（電
源制御信号線を含む電源制御部）とを設けたことに特徴
がある。
め、本発明の電源制御方法は、外部装置からの受信デー
タ信号のレベルが所定しきい値を超えるか否かによっ
て、その外部装置が活性状態にあるか否かを検出し、外
部装置が活性状態にない場合には、電源制御信号を用い
てシリアルインタフェース回路の電源をＯＦＦすること
に特徴がある。また、本発明の情報処理装置は、受信デ
ータ信号線、シリアルインタフェース回路、および外部
装置との接続手段に加えて、外部装置からの受信データ
信号のレベルが所定しきい値を超えるか否かを検出する
手段（電源制御部）と、その結果によってシリアルイン
タフェース回路の電源をＯＮ／ＯＦＦ制御する手段（電
源制御信号線を含む電源制御部）とを設けたことに特徴
がある。
【０００５】
【作用】本発明においては、電圧検出回路、アドレスデ
コーダ、バスバッファ等から構成された電源制御池部に
より、外部装置からの受信データ信号のレベルを検出す
る。そして、検出した電圧がバスバッファの所定しきい
値（ＶTH2）より低い場合には、外部装置は活性状態に
ないものとし、電源制御信号を用いてシリアルＩ／Ｆ回
路の電源をＯＦＦにする。これにより、外部装置が接続
されていない時間、あるいは電源がＯＦＦとなっている
時間は、電力を供給せずに済むため、低消費電力の携帯
用情報処理装置を実現できる。
コーダ、バスバッファ等から構成された電源制御池部に
より、外部装置からの受信データ信号のレベルを検出す
る。そして、検出した電圧がバスバッファの所定しきい
値（ＶTH2）より低い場合には、外部装置は活性状態に
ないものとし、電源制御信号を用いてシリアルＩ／Ｆ回
路の電源をＯＦＦにする。これにより、外部装置が接続
されていない時間、あるいは電源がＯＦＦとなっている
時間は、電力を供給せずに済むため、低消費電力の携帯
用情報処理装置を実現できる。
【０００６】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の一実施例における情報処理装置の
構成図、図２は本発明の一実施例における電源制御に用
いる信号のタイミングチャートである。図１において、
１１は装置全体を制御するＣＰＵ、１２はシリアルイン
タフェース（Ｉ／Ｆ）回路、１６はＣＰＵバス、１７は
電源制御部、２１はシリアルＩ／Ｆ回路１２用の電源制
御信号線であり、これらが本実施例の情報処理装置（携
帯用パソコン等）を構成する。また、１３はアドレスデ
コーダ、１４は電圧検出回路、１５はバスバッファであ
り、これらは電源制御部１７に含まれる。さらに、１８
はＩ／Ｆケーブル１９およびＩ／Ｆコネクタ２０によっ
て情報処理装置１０と接続される外部装置である。本実
施例のＣＰＵ１１は、アドレスデコーダ１３がＯＮとな
るアドレスを読み出すことにより、外部装置１８の動作
状態を読み取る。また、バスバッファ１５は、電圧検出
回路１４を介して得られた受信データの信号レベルを示
す信号（位置）とアドレスデコーダ１３の出力とのＡ
ＮＤをとり、その出力（位置）によって、ＣＰＵ１１
に外部装置１８の動作状態を知らせる。また、電源制御
信号線２１は、外部装置１８電源のＯＮ／ＯＦＦ状態に
よって、シリアルＩ／Ｆ回路１２の電源を制御するため
のものである。
る。図１は、本発明の一実施例における情報処理装置の
構成図、図２は本発明の一実施例における電源制御に用
いる信号のタイミングチャートである。図１において、
１１は装置全体を制御するＣＰＵ、１２はシリアルイン
タフェース（Ｉ／Ｆ）回路、１６はＣＰＵバス、１７は
電源制御部、２１はシリアルＩ／Ｆ回路１２用の電源制
御信号線であり、これらが本実施例の情報処理装置（携
帯用パソコン等）を構成する。また、１３はアドレスデ
コーダ、１４は電圧検出回路、１５はバスバッファであ
り、これらは電源制御部１７に含まれる。さらに、１８
はＩ／Ｆケーブル１９およびＩ／Ｆコネクタ２０によっ
て情報処理装置１０と接続される外部装置である。本実
施例のＣＰＵ１１は、アドレスデコーダ１３がＯＮとな
るアドレスを読み出すことにより、外部装置１８の動作
状態を読み取る。また、バスバッファ１５は、電圧検出
回路１４を介して得られた受信データの信号レベルを示
す信号（位置）とアドレスデコーダ１３の出力とのＡ
ＮＤをとり、その出力（位置）によって、ＣＰＵ１１
に外部装置１８の動作状態を知らせる。また、電源制御
信号線２１は、外部装置１８電源のＯＮ／ＯＦＦ状態に
よって、シリアルＩ／Ｆ回路１２の電源を制御するため
のものである。
【０００７】ここで、図２により、外部装置１８の動作
状態を検出する方法について述べる。なお、本実施例で
は、受信データ信号は無通信時（外部装置１８が電源Ｏ
Ｎ状態で、情報処理装置１０と通信していない場合）
は、Ｖ（−）のレベルを保つものとする。例えば、受信
データ信号のレベル（以下Ｖｒと記す）が、ＲLにより
ＧＮＤにほぼ近いものとなっている状態から、外部装置
１８の電源が時刻Ｔ0で入った場合、位置におけるＶ
ｒは、徐々に下降する。そして、電圧検出回路１４のし
きい値ＶTH1を過ぎると、位置における電圧は「Ｌ」
となり、コンデンサ（Ｃ）の電荷がダイオード（Ｄi）
を通して放電される。これにより、Ｃの電圧は低下し、
時刻Ｔ1において、「ＶTH2（バスバッファ１５のしきい
値）＞Ｃの電圧」となる。この後、時刻Ｔ2で外部装置
１８の電源が切れたとすると、Ｖｒは、ＧＮＤレベルに
向けて上昇する。そして、「ＶTH1＜Ｖr」となる時刻Ｔ
3において、位置における電圧は「Ｈ」となり、Ｃは
Ｒを通して充電されるため、時刻Ｔ4では、「Ｃの電圧
＞ＶTH2」となって、位置およびにおける電圧は
「Ｈ」となる。こうして検出した信号（位置）によ
り、シリアルＩ／Ｆ回路１２の電源のＯＮ／ＯＦＦを制
御する。つまり、外部装置１８の動作期間中はＯＮ、そ
れ以外はＯＦＦとする。なお、時刻Ｔ1からＴ4の間に、
受信データによりＣの電圧がＶTH2を超えないために
は、ＣＲの時定数が受信データ１ワードのスタートビッ
トからストップビットまでの時間よりも大きければよ
い。また、本実施例では、バスバッファ１５から読み出
した結果が「Ｌ」となっている時間（時刻Ｔ1からＴ4ま
で）を外部装置１８の動作期間として検出するが、この
うち、外部装置１８の電圧が降下する時間（時刻Ｔ2か
らＴ3まで）、およびＣＲの時定数で定まる時間（時刻
Ｔ3からＴ4までであり、受信データ１ワードより僅かに
長い程度）は無視できるので、この検出時間は、外部装
置１８の動作時間（時刻Ｔ1からＴ2まで）とほぼ等しい
ものである。
状態を検出する方法について述べる。なお、本実施例で
は、受信データ信号は無通信時（外部装置１８が電源Ｏ
Ｎ状態で、情報処理装置１０と通信していない場合）
は、Ｖ（−）のレベルを保つものとする。例えば、受信
データ信号のレベル（以下Ｖｒと記す）が、ＲLにより
ＧＮＤにほぼ近いものとなっている状態から、外部装置
１８の電源が時刻Ｔ0で入った場合、位置におけるＶ
ｒは、徐々に下降する。そして、電圧検出回路１４のし
きい値ＶTH1を過ぎると、位置における電圧は「Ｌ」
となり、コンデンサ（Ｃ）の電荷がダイオード（Ｄi）
を通して放電される。これにより、Ｃの電圧は低下し、
時刻Ｔ1において、「ＶTH2（バスバッファ１５のしきい
値）＞Ｃの電圧」となる。この後、時刻Ｔ2で外部装置
１８の電源が切れたとすると、Ｖｒは、ＧＮＤレベルに
向けて上昇する。そして、「ＶTH1＜Ｖr」となる時刻Ｔ
3において、位置における電圧は「Ｈ」となり、Ｃは
Ｒを通して充電されるため、時刻Ｔ4では、「Ｃの電圧
＞ＶTH2」となって、位置およびにおける電圧は
「Ｈ」となる。こうして検出した信号（位置）によ
り、シリアルＩ／Ｆ回路１２の電源のＯＮ／ＯＦＦを制
御する。つまり、外部装置１８の動作期間中はＯＮ、そ
れ以外はＯＦＦとする。なお、時刻Ｔ1からＴ4の間に、
受信データによりＣの電圧がＶTH2を超えないために
は、ＣＲの時定数が受信データ１ワードのスタートビッ
トからストップビットまでの時間よりも大きければよ
い。また、本実施例では、バスバッファ１５から読み出
した結果が「Ｌ」となっている時間（時刻Ｔ1からＴ4ま
で）を外部装置１８の動作期間として検出するが、この
うち、外部装置１８の電圧が降下する時間（時刻Ｔ2か
らＴ3まで）、およびＣＲの時定数で定まる時間（時刻
Ｔ3からＴ4までであり、受信データ１ワードより僅かに
長い程度）は無視できるので、この検出時間は、外部装
置１８の動作時間（時刻Ｔ1からＴ2まで）とほぼ等しい
ものである。
【０００８】
【発明の効果】本発明によれば、外部装置が活性状態に
あるか否かを検出することができる。また、この検出結
果を用いてシリアルＩ／Ｆ回路の電源を制御することに
より、通信が行われる恐れのない間（外部装置が接続さ
れていない時間、あるいは外部装置の電源がＯＦＦとな
っている時間）は、電源をＯＦＦできるので、低消費電
力の情報処理装置を実現することが可能である。さら
に、受信データ信号のみを用いて外部装置の活性状態を
検出することができるので、受信データ、送信データ、
およびＧＮＤ用の３本の信号線しかない通信方法に利用
することも可能である。
あるか否かを検出することができる。また、この検出結
果を用いてシリアルＩ／Ｆ回路の電源を制御することに
より、通信が行われる恐れのない間（外部装置が接続さ
れていない時間、あるいは外部装置の電源がＯＦＦとな
っている時間）は、電源をＯＦＦできるので、低消費電
力の情報処理装置を実現することが可能である。さら
に、受信データ信号のみを用いて外部装置の活性状態を
検出することができるので、受信データ、送信データ、
およびＧＮＤ用の３本の信号線しかない通信方法に利用
することも可能である。
【０００９】
【図１】本発明の一実施例における情報処理装置の構成
図である。
図である。
【図２】本発明の一実施例における電源制御に用いる信
号のタイミングチャートである。
号のタイミングチャートである。
１０ 情報処理装置 １１ ＣＰＵ １２ シリアルＩ／Ｆ回路 １３ アドレスデコーダ １４ 電圧検出回路 １５ バスバッファ １６ ＣＰＵバス １７ 電源制御部 １８ 外部装置 １９ Ｉ／Ｆケーブル ２０ Ｉ／Ｆコネクタ ２１ 電源制御信号線
Claims (3)
- 【請求項１】 外部装置と接続された情報処理装置にお
けるシリアルインタフェース回路の電源制御方法におい
て、外部装置からの受信データ信号のレベルが所定しき
い値を超えるか否かにより、該外部装置が活性状態にあ
るか否かを検出することを特徴とする電力制御方法。 - 【請求項２】 上記検出の結果を示す制御信号を用い、
外部装置が活性状態にない場合には、シリアルインタフ
ェース回路の電源をＯＦＦすることを特徴とする請求項
１記載の電源制御方法。 - 【請求項３】 受信データ信号線、シリアルインタフェ
ース回路、および外部装置との接続手段を備えた情報処
理装置において、外部装置からの受信データ信号のレベ
ルが所定しきい値を超えるか否かを検出する手段と、該
検出の結果によってシリアルインタフェース回路の電源
をＯＮ／ＯＦＦ制御する手段とを設けたことを特徴とす
る情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222563A JPH0561573A (ja) | 1991-09-03 | 1991-09-03 | 情報処理装置および電源制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222563A JPH0561573A (ja) | 1991-09-03 | 1991-09-03 | 情報処理装置および電源制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561573A true JPH0561573A (ja) | 1993-03-12 |
Family
ID=16784423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3222563A Pending JPH0561573A (ja) | 1991-09-03 | 1991-09-03 | 情報処理装置および電源制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561573A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342329A (ja) * | 1993-05-18 | 1994-12-13 | Nec Corp | 周辺制御装置 |
| JP2008262393A (ja) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 情報処理システムおよびその制御方法 |
| JP2009213868A (ja) * | 2008-03-07 | 2009-09-24 | Ge Medical Systems Global Technology Co Llc | ドッキングステーションおよび超音波診断装置 |
| US8949634B2 (en) | 2008-04-25 | 2015-02-03 | Fujitsu Limited | Storage device connected to a superior device and method of supplying power to the storage device |
-
1991
- 1991-09-03 JP JP3222563A patent/JPH0561573A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342329A (ja) * | 1993-05-18 | 1994-12-13 | Nec Corp | 周辺制御装置 |
| JP2008262393A (ja) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 情報処理システムおよびその制御方法 |
| JP2009213868A (ja) * | 2008-03-07 | 2009-09-24 | Ge Medical Systems Global Technology Co Llc | ドッキングステーションおよび超音波診断装置 |
| US8949634B2 (en) | 2008-04-25 | 2015-02-03 | Fujitsu Limited | Storage device connected to a superior device and method of supplying power to the storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963933B2 (en) | Data transfer control device, electronic equipment, and power supply switching method | |
| US9450441B2 (en) | Mobile terminal, and device and method for charging same | |
| KR920002245B1 (ko) | 밧데리 구동 휴대용 기기 | |
| US7082545B2 (en) | Method of and device for detecting cable connection | |
| US6727952B1 (en) | Electronic device having common connector | |
| EP2825931B1 (en) | Master-slave interface | |
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| US20030204652A1 (en) | Data transfer control device, electronic equipment and data transfer control method | |
| JP2008158840A (ja) | 電子機器 | |
| US5727168A (en) | I/O card, cable connected to the I/O card, and method for saving power of I/O card | |
| JPH0561573A (ja) | 情報処理装置および電源制御方法 | |
| US20040010730A1 (en) | Clock control circuit, data transfer control device, and electronic instrument | |
| JP3063838U (ja) | 自動省電睡眠機能を具えたｐｃカ―ド | |
| JP2010146062A (ja) | 電源装置および電源装置の制御方法 | |
| JP2003196623A (ja) | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード | |
| US6067027A (en) | Low power plug-in card removal detection | |
| JP5251317B2 (ja) | デバイス機器、ホスト機器及びインターフェイスシステム | |
| CN107370196A (zh) | 充电装置及充电方法 | |
| KR20060024673A (ko) | 범용 직렬 버스 단자를 구비한 휴대 단말기 및 범용 직렬버스 구동 방법 | |
| JP3012378B2 (ja) | プリンタのインターフェイス回路 | |
| JP2004287887A (ja) | 電源供給装置、電子機器、電源供給方法および充電方法 | |
| JP4423124B2 (ja) | 情報処理システム及び画像形成装置 | |
| JPH09292939A (ja) | メモリカードシステム装置及びそのメモリカードの制御方法 | |
| US6904531B2 (en) | Portable computer with low power consumption of a card bus controller thereof | |
| KR100313997B1 (ko) | 카메라손상방지장치및방법 |