JPH0561783A - マイクロコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータにおいて、複数のシス
テム間で調歩同期式シリアル通信を行う場合、複雑なプ
ログラムを作成する必要があり、これを簡略化すること
を目的とする。 【構成】 受信データおよび受信エラーを検出（Ａ
１）、その種類（３種類：パリティ、オーバーラン、フ
レーシング）を同時にマイクロコンピュータ用メモリに
転送できる回路を内蔵し（Ａ２）、メモリ上に転送され
たデータが正常であるか受信エラーであるかを判別でき
る手段（Ａ３）を持っている。 【効果】 調歩同期式シリアル通信システムにおいて自
動受信システムを構築できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特にマイクロコンピュータに内蔵されたシリア
ル受信回路に関する。

【０００２】

【従来の技術】従来のシリアル受信回路を図について説
明する。図６は、従来のマイクロコンピュータのシリア
ル受信回路のブロック図である。図において、シリアル
データとして受信したデータ信号ｄをパラレルデータに
変換するシフト・レジスタ１．と、変換されたパラレル
データをマイクロコンピュータのＣＰＵに読み出すまで
の間退避する受信バッファ２．と、シリアル受信にエラ
ーが生じたことを検出するエラー検出器３．と検出した
エラーの種別を記憶するエラー種別レジスタ４．を有し
ていた。

【０００３】上記エラー種別には受信バッファ２に退避
したデータをＣＰＵに読み出す前に次のシリアルデータ
を受信したこと（オーバーラン・エラー）を表わすもの
や、シリアルデータの終了を示すストップビットが無か
ったこと（フレーミング・エラー）を表わすものや、受
信したデータのパリティが一致しなかったこと（パリテ
ィ・エラー）を表わすものがある。通常、この種のシリ
アル受信回路は受信したデータを受信バッファ２．に退
避したときに受信終了信号ｂ．を、エラー種別をエラー
種別レジスタ４．に退避したときに受信エラー信号ｃ．
を出力するようになっていた。

【０００４】上記のようなシリアル受信回路を内蔵した
マイクロコンピュータを用いたシリアル受信処理の一つ
として、図７や図８に示すようなソフトウェア処理が用
いられていた。

【０００５】図７では受信終了信号ｂ．でソフトウェア
処理Ｄ．を起動している。ソフトウェア処理Ｄ．は、受
信バッファ２．の受信データをＣＰＵに読み出し、１ブ
ロックごとにメモリ７．に転送するための処理で、この
場合ソフトウェア処理Ｄ．内で、受信エラー判定ブロッ
クにより受信エラー信号ｃ．の検出を行い受信エラーが
発生していれば、送信元へエラー応答（正誤応答）を行
うソフトウェア処理Ｅ．（エラー処理）を起動してい
る。

【０００６】図８では受信終了信号ｂ．でソフトウェア
処理Ｆ．を、受信エラー信号ｃでソフトウェア処理Ｇ．
（エラー処理）を起動している。ソフトウェア処理Ｆ．
は受信バッファ２．の受信データをＣＰＵに読み出し、
１ブロックごとにメモリ７．に転送するための処理で、
この処理では割り込み信号ｃ．の検出を行わない点がソ
フトウェア処理Ｄ．と異なっている。

【０００７】図９は、複数のマイクロコンピュータをシ
リアル通信により接続したシステムの例の図である。

【０００８】図１０はエラー信号線接続システムの例の
図である。

【０００９】図１１は、サークル接続をしたシステムの
例の図である。

【００１０】図９、図１０、図１１に示すように、最近
ではこのシリアル受信回路を内蔵したマイクロコンピュ
ータを用いて、複数のマイクロコンピュータを共通のシ
リアル信号線で接続し、この信号線を通じて各マイクロ
コンピュータ間でデータのやり取りを行うシステムを構
築する場合が増加している。この場合、送信しているマ
イクロコンピュータと受信しているマイクロコンピュー
タを規定するためにシリアル通信でのデータ送受信の手
順を定めて図１２、図１３の複数のマイクロコンピュー
タをシリアル通信により接続するとき複数ブロックのデ
ータをやりとりするフォーマット例の図のような複数の
ブロックのシリアルデータをフォーマット化してシリア
ル通信を行っている。このデータ送受信の手順は通信プ
ロトコル（通信手順）と呼ばれ、様々なものが考えられ
ている。

【００１１】

【発明が解決しようとする課題】この従来のシリアル受
信回路を内蔵したマイクロコンピュータでは、エラー種
別レジスタ４．のデータは次のシリアル受信が行われる
までしか保持されず、受信エラー信号ｃ．も前記の期間
しか保持されない。そのため、図７や図８のソフトウェ
ア処理でシリアル受信終了後直ちにエラー判定を行い、
送信元にエラー応答（正誤応答）を送信している。とこ
ろが図９、図１０、図１１のようなシステムを構築した
場合では、図１２、図１３のような複数ブロックのフォ
ーマットの途中のブロックで受信エラーが発生しても直
ちに図８のソフトウェア処理Ｇ．で送信元へエラー応答
を送信してはいけない場合が多い。

【００１２】なぜなら、図９、図１０、図１１のような
システムでは共通のシリアル信号線で接続された全ての
マイクロコンピュータが定められた通信プロトコルに従
ってシリアル通信を行っており、図１２、図１３のフォ
ーマットのデータ通信完了時に受信先アドレスに該当す
るマイクロコンピュータのみが応答することになってい
る。

【００１３】このためシリアル通信の途中でエラーが発
生した場合でも通信を続行し、図１２、図１３のような
フォーマットの全てのブロックを通信した後に、受信先
アドレスを確認し、該当するマイクロコンピュータのみ
エラー応答する必要があった。

【００１４】この様にしないと通信エラーが発生した場
合、送信元のマイクロコンピュータがまだ送信している
途中で他のマイクロコンピュータからエラー応答が行わ
れたり、複数のマイクロコンピュータから同時にエラー
応答が行われたりして、シリアルデータ同志がぶつか
り、シリアル通信が出来なかったり、マイクロコンピュ
ータが破壊されると言う課題があった。

【００１５】ところが、従来のシリアル受信回路を内蔵
したマイクロコンピュータでは新しいシリアルデータを
シリアル受信するとエラーが発生したことを示す情報
（受信エラー信号ｃ．）とエラーの種別を示す情報（エ
ラーデータ）が失われるため、図１２、図１３のような
フォーマットのブロックをすべて通信終了してから、エ
ラーの有無とエラー種別の判別をすることが出来なかっ
た。

【００１６】このため、図９、図１０、図１１のような
システムで図１２、図１３のようなフォーマットのブロ
ックをすべて通信終了してからエラー応答することは困
難であると云う課題があった。

【００１７】本発明は、上述の課題を解消すべくなされ
たものであり、複数のシステム間のシリアル通信におけ
るエラー処理を適確に実行する簡略化したプログラムに
よるマイクロコンピュータを提供することを目的とす
る。

【００１８】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、複数ビットのデータを１ブロックとした複数
ブロックのデータをシリアル受信し、前記複数ブロック
のデータのブロック単位でのシリアル通信の正誤を判断
する手段と、前記判断の結果、正のブロックの場合は受
信データをそのまま保持し、誤のブロックの場合は受信
データをエラーの内容を示すデータに変換してから、複
数ブロックを一括してメモリに記憶する手段と、前記メ
モリに記憶した複数ブロックからエラーの内容を示すブ
ロックを判別する手段とを有している。

【００１９】

【作用】上記構成によれば、本発明のマイクロコンピュ
ータは、複数ブロックのデータのブロック単位でのシリ
アル通信の正誤を判断して、正のブロックの場合はその
まま保持し、誤のブロックの場合はエラーの内容を示す
データに変換してから、複数ブロックを一括してメモリ
に記憶しておきエラーの内容を示すブロックを判別する
ので、フォーマットのブロックの通信が終了してからエ
ラー処理ができる。

【００２０】

【実施例】次に本発明について図面を参照して説明す
る。

【００２１】図１は、本発明の一実施例のマイクロコン
ピュータのソフトウェア処理Ａのフローである。図１の
ソフトウェア処理Ａ．は従来例に示したシステムで実行
される場合のものである。シリアル受信した図６の受信
バッファ２．のデータを１ブロックごとにメモリ７．に
転送する処理で受信終了信号ｂ．で起動される。ソフト
ウェア処理Ａ．のブロックＡ１．にて受信エラー信号
ｃ．の検出を行っている（ステップＳＴ１０）。エラー
が発生していなければ受信データをそのままメモリ７．
に転送している（ステップＳＴ１１）。エラーが発生し
ていればブロックＡ２．にてエラー種別を選択して（ス
テップＳＴ１２）メモリ７．に転送している（ステップ
ＳＴ１３，１４，１５）。また、ブロックＡ３．にてメ
モリ７．に転送したデータが受信データであるかエラー
種別であるかを示すブロックをメモリ７．に記憶してい
る（ステップＳＴ１６），（ステップＳＴ１７）。

【００２２】図２は、本発明の一実施例のマイクロコン
ピュータのソフトウェア処理Ｂのフローである。ソフト
ウェア処理Ｂ．はソフトウェア処理Ａ．にて受信した図
１２のようなフォーマットの解析を行う処理で、通常あ
る一定期間毎に起動される。ソフトウェア処理Ｂ．のブ
ロックＢ３．にてメモリ７．の１ブロックが受信データ
かエラー種別かを判断している（ステップＳＴ２０）。
ブロックＢ４．にてメモリ７．に転送された複数ブロッ
クのデータがフォーマットと一致し、受信アドレスが一
致することを確認している（ステップＳＴ２１）。フォ
ーマット、アドレスとも一致すれば（ステップＳＴ２
２）ブロックＢ５．にてエラー種別があればエラー種別
に応じたエラー応答（正誤応答）を送信元のマイクロコ
ンピュータへ送信する（ステップＳＴ２３），（ステッ
プＳＴ２４）。

【００２３】このようにして図１２のようなフォーマッ
トのブロックを一度、すべて通信してから、該当するア
ドレスのマイクロコンピュータだけがエラー応答するこ
とが出来る。

【００２４】本実施例によらず図９に示したシステム例
でエラー応答する場合、エラーの発生したブロックの次
のブロックが受信されて、エラーの情報が失われる前に
エラー応答する必要があるため、図１０に示したシステ
ム例のようにエラーを知らせるための信号線１５．を増
やし、このエラー信号により送信元マイクロコンピュー
タの次のブロックの送信を停止する必要がある。前記の
エラー信号を出力する処理と受け付ける処理は、図１２
のフォーマットの１個のブロックからブロックまでに行
われる必要があり緊急度の高いものである。このため通
常割り込み処理が用いられ、非常に複雑でタイミングの
きびしい処理となる。本実施例によれば、シリアル通信
完了後にエラー応答が出来るので、エラーを知らせるた
めの信号線やエラー処理が不要になりマイクロコンピュ
ータのポートの節約とソフトウェア処理の簡略化が出来
るメリットがある。

【００２５】さらに図１１のサークル接続のシステムの
ようにフォーマット中に常に全てのマイクロコンピュー
タ用のブロックを規定しているものでは、図１３のフォ
ーマットのブロックの位置で送信元、受信先のマイクロ
コンピュータが決定されるため、途中のブロックでエラ
ーがあってもエラー応答できない。このためエラーを見
込んで通常数回（最低でも３回）受信したデータが一致
して有効としている。従って、データの受信が完了する
のは、図１３のフォーマットの周期の数倍を必要とし通
信時間がかかる。

【００２６】本実施例によれば、シリアル通信完了後、
次の周期のシリアル通信にてエラー応答が出来るため、
通信データの数回一致を確認する必要がなく通信時間が
短縮（約１／３）されるという目メリットがある。

【００２７】次に本発明の他の実施例である第２の実施
例について説明する。

【００２８】図３は本発明の第２の実施例を示すマイク
ロコンピュータのブロック図である。

【００２９】図３ではシリアルデータ信号ｄ．をパラレ
ルデータに変換するシフトレジスタ１．と、シリアル受
信にエラーが発生したことを検出するエラー検出器３．
と、検出したエラー種別を記憶するエラー種別レジスタ
４．という従来構成に加えて、前記シフトレジスタ１．
で変換された受信データおよび前記エラー種別を示すデ
ータを記憶する受信バッファ２．と、受信バッファ２．
に記憶するデータを前記受信データか前記エラー種別か
のいずれかを選択する選択回路５．と、前記受信バッフ
ァ２．のデータが受信データであるかエラー種別である
かをマイクロコンピュータのＣＰＵ部に読み出すまでの
間記憶する記憶回路６．から構成される。

【００３０】図４は第２の実施例によるマイクロコンピ
ュータでのソフトウェア処理のフローである。シリアル
受信が行われエラーがあればエラー種別レジスタ４．の
内容が、エラーで無ければシフトレジスタ１．の内容が
選択回路５．で選択され受信バッファ２．に記憶され
る。受信バッファ２．にデータが記憶されると受信終了
信号ａ．が発生し、図４のソフトウェア処理Ｃ．が起動
される。ソフトウェア処理Ｃ．にて受信バッファ２．の
受信データあるいはエラー種別と記憶回路６．のデータ
を１ブロックとしてメモリ７．に転送する。

【００３１】この場合、ソフトウェア処理Ｃ．は第１の
実施例のソフトウェア処理Ａ．よりも非常に簡略され、
受信バッファ２．のデータと記憶回路６．のデータをた
だ単純にメモリ７．に転送する処理となる（ステップＳ
Ｔ３０）。このため、第１の実施例に比べより早いシリ
アル通信に対応できる。ソフトウェア処理Ｅにより１ブ
ロックごとに受信し、図１の実施例と同じソフトウェア
処理Ｂ．でフォーマットの解析を行う。

【００３２】次に本発明の他の実施例である第３の実施
例について説明する。

【００３３】図５は本発明の第３の実施例を示すマイク
ロコンピュータのブロック図で、本発明を応用したハー
ドウェアによる自動受信システムのブロック図である。

【００３４】図５ではシリアルデータ信号ｄ．をパラレ
ルデータに変換するシフトレジスタ１．と、シリアル受
信にエラーが発生したことを検出するエラー検出器３．
と、検出したエラー種別を記憶するエラー種別レジスタ
４．と前記シフトレジスタ１．で変換された受信データ
および前記エラー種別を記憶する受信バッファ２．と、
受信バッファ２．に記憶するデータを前記受信データか
前記エラー種別のいずれかを選択する選択回路５．と、
前記受信バッファ２．のデータが受信データであるかエ
ラー種別であるかをマイクロコンピュータのＣＰＵ部に
読み出すまでの間記憶する記憶回路６．に加えて、図１
２のフォーマットに示された通信開始データＨ．と受信
バッファ２．に記憶されたデータを比較する受信開始デ
ータ比較器９．と、図１２のフォーマットに示された通
信終了データＩ．と受信バッファ２．に記憶されたデー
タを比較する受信終了データ比較器１０．と、図１２に
示されたフォーマットを送信中である時、受信中信号ｈ
を出力する受信中信号作成器１１．と、１ブロックごと
にメモリ７．に格納するアドレスを記憶する格納先指定
回路１２．により構成される。

【００３５】図１２のフォーマットを受信している間、
前記受信中信号ｈと前記受信終了信号ａ．により格納先
アドレスを更新し、図１２のフォーマット分のブロック
を転送する。

【００３６】この場合、第１、第２の実装例のようなソ
フトウェア処理はなく、第１、第２実施例に比べより早
いシリアル通信に対応できる。

【００３７】

【発明の効果】以上説明したように、本発明はシリアル
受信時のエラー種別を受信データと同じ形式でメモリに
記憶する手段とメモリに記憶したブロックが受信データ
かエラー種別かを判断する手段を提供しているので、マ
イクロコンピュータのシリアル通信システムを容易に構
築でき、複数ブロックのフォーマットの途中のブロック
でエラーが発生しても指定された受信先マイクロコンピ
ュータのみがエラー応答（正誤応答）することが出来
る。また、数ブロックのデータからなるシリアルデータ
をハードウェアにより自動的に受信し、メモリに転送す
るシステムが実現できる、という効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例であるマイクロコンピュータ
のソフトウェア処理Ａのフローである。

【図２】本発明の一実施例であるマイクロコンピュータ
のソフトウェア処理Ｂのフローである。

【図３】本発明の第２の実施例であるマイクロコンピュ
ータのブロック図である。

【図４】本発明の第２の実施例のマイクロコンピュータ
のソフトウェア処理Ｃのフローである。

【図５】本発明の第３の実施例のマイクロコンピュータ
のブロック図である。

【図６】従来のマイクロコンピュータのブロック図であ
る。

【図７】従来のマイクロコンピュータのソフトウェア処
理Ｄ，Ｅの処理のフローである。

【図８】従来のマイクロコンピュータのソフトウェア処
理Ｆ，Ｇの処理のフローである。

【図９】従来の複数のマイクロコンピュータ、シリアル
通信の接続システムの例の図である。

【図１０】従来の複数のマイクロコンピュータ、シリア
ル通信のエラー信号線接続システムの例の図である。

【図１１】従来の複数のマイクロコンピュータ、シリア
ル通信のサークル接続のシステム例の図である。

【図１２】従来の複数のマイクロコンピュータ、シリア
ル通信のフォーマット例の図である。

【図１３】従来の複数のマイクロコンピュータ、シリア
ル通信のブロック別フォーマット例の図である。

【符号の説明】

Ａ． 受信終了処理の例１ Ｂ． フォーマット解析処理 Ｃ． 受信終了処理の例２ Ｈ． 通信開始データ Ｉ． 通信終了データ １ シフト・レジスタ ２ 受信バッファ ３ エラー検出器 ４ エラー種別レジスタ ５ 選択回路 ６ 記憶回路 ７ メモリ ８ 内部データバス ９ 開始データ比較器 １０ 終了データ比較器 １１ 受信中信号作成器 １２ 格納先アドレス指定回路 １３ 内部アドレスバス １４ シリアルバス １５ エラー信号線 ａ 受信終了信号（受信エラーを含む） ｂ 受信終了信号 ｃ 受信エラー信号 ｄ シリアルデータ ｅ 内部基準クロック ｆ 正常データまたはエラー種別識別信号 ｇ エラー種別信号 ｈ 受信中信号 ｉ 開始データ検出信号 ｊ 終了データ検出信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数ビットのデータを１ブロックとした
   複数ブロックのデータをシリアル受信するマイクロコン
   ピュータにおいて、前記シリアル受信した複数ブロック
   の受信データのブロック単位でのシリアル通信の正誤を
   判断する手段と、前記正誤を判断する手段による判断の
   結果、正のブロックの場合は受信データをそのまま保持
   し、誤のブロックの場合は受信データをエラーの内容を
   示すデータに変換してから、複数ブロックを一括してメ
   モリに記憶する手段と、前記記憶する手段によってメモ
   リに記憶した複数ブロックからエラーの内容を示すデー
   タを含むブロックを判別する手段とを有することを特徴
   とするマイクロコンピュータ。