JPH0561873B2

JPH0561873B2 -

Info

Publication number: JPH0561873B2
Application number: JP59075623A
Authority: JP
Inventors: Akira Tomono
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1984-04-14
Filing date: 1984-04-14
Publication date: 1993-09-07
Also published as: JPS60219971A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、論理制御電圧より高い電源電圧の極
性を切替えて、電歪振動装置を両方向に低電力で
大きく変位させる駆動回路に関するものである。

〔従来技術〕

ジルコン酸チタン酸鉛（PZT）など、電圧を
印加すると形状が変形する圧電材料は、薄い板状
にして、これに電極を設け何枚か張り合せ、これ
に電圧を印加することによつて駆動部品（アクチ
ユエータ）として用いることができる。

第１図ａ〜ｃは、２枚張り合せたバイモルフ形
電歪振動子の従来構成を示す概略図である。第１
図ａは、両側に電極を施した１対の電歪板１，２
が分極方向Ａが同じになるように中央電極４を介
して接合した分極同方向構造のバイモルフ形電歪
振動子３０とその駆動回路５０を含み、第１図
ｂ、第１図ｃは分極方向ＢおよびＣが対向するよ
うに接合した分極対向構造のバイモルフ形電歪振
動子３１とその駆動回路を含む。同図において、
３，５は電極、４は中央電極、６は電歪振動子支
持部、Ｅは電源である。６０，６１，６２は、電
歪振動子の各電歪板に電圧を印加するための２端
子入力となるように電極を集束する回路であり、
駆動入力回路と呼ぶ。また、電歪振動子３０，３
１と駆動入力回路０，６１又は６２とから成る装
置を電歪振動装置１００，１０１又は１０２と呼
ぶ。

まず、第１図ａの動作を説明する。電源Ｅによ
つて、電極３，５及び中央電極４に電圧が加えら
れると、電界は電極３から中央電極４へ、電極５
から中央電極４へと発生する。このため電歪板１
では電界が分極方向Ａと同方向に加えられ、電歪
板１の内部には矢印Ｄのように縮もうとする応力
が発生する。一方電歪板２では電界が分極方向Ａ
と逆の方向に加えられるため、電歪板２の内部に
は矢印Ｅのように伸びようとする応力が発生す
る。電歪板１，２の内部に発生するそれぞれの応
力によつて電歪振動子３０の先端は、支持部６を
支点として矢印Ｆのように上に変位する。次に、
スイツチSWを逆に投入し回路を短絡すると電荷
は放電するため３０は復旧する。

第１図ｂの動作も同様に説明される。すなわ
ち、図のように電圧を印加すると、電歪板１は縮
み、電歪板２′は伸びるため電歪振動子３１の先
端は矢印Ｇのように上に変位する。

第１図ａ，ｂとも、１つの電源で、１対の電歪
板のそれぞれに電界を加え応力を発生させる点で
効率的な回路と言えるが、動作変位量を増すため
に電圧を上昇させる場合に大きな欠点がある。す
なわち、電歪板１，２および２′は、分極方向と
同じ方向に電圧を印加した場合には、電圧を上げ
ても絶縁破壊を生じない限り、分極特性が劣化ｓ
ることはないが、分極方向と逆の方向に電圧を印
加した場合には、絶縁破壊電圧より低い所定の電
圧で分極特性が劣化し減極する（このときの電圧
を分極劣化電圧と呼ぶ）。さらに、電圧を上げる
と分極は破壊し、電歪効果は失なわれる欠点があ
る。従つて、電源Ｅの電圧ｖは逆バイアスされた
電歪板の分極特性が化しない条件で上限が制限さ
れるため、第１図ａ，ｂの構成では変位量を大き
くすることが困難であつた。

第１図ｃは、高い電圧が印加できるように改良
された回路構成である。この回路は１対のダイオ
ードＤ１，Ｄ２のアノード同志を結合し、この結
合点を中央電極４に接続し、各カソードを電極
３，５にそれぞれ接続したものである。動作を説
明する。充電電流は矢印Ｉ１のように流れ、電歪
板１は図のように帯電する。この帯電によつて生
ずる電界の方向は分極方向Ｈと同じである。一
方、電流は電歪板２′には流れないため、この電
歪板２′は帯電せず、従つて電界は加わらない。
このため、この電歪振動装置１０２には電歪板１
が絶縁破壊を起さない範囲で高電圧を印加でき、
従つて大きな変位量が得られるというものであ
る。しかし、この構成では、電歪板２′は変位に
全く寄与しないばかりでなく、バネ性のため電歪
板１の変位力を防げる欠点があつた。

次に、電歪振動子は一般にヒステリシス特性が
あるために、第１図ａ〜ｃに示す従来例のように
１方向のみの電圧を印加した場合には、復旧の
際、電荷を放電しても、変位が完全に戻らないこ
とがあり、このため実質的な変位量が減る欠点も
あつた。これを解決し、逆に変位させることで大
きな変位を得るために、第２図に示すように電源
回路と電歪振動装置１００との間に極性切替スイ
ツチ７０を設け、電源電圧を切替る方式が考えら
れている。

極性を切替えるための回路部品としては、電圧
が高い場合、従来、電磁リレー、トランジスタな
どが考えられるが、これらはいずれも電流によつ
て制御され消費電力が増大するため、電歪振動装
置の駆動には適さない欠点があつた。すなわち、
電歪振動装置そのものは極めて低電力で動作する
にもかかわらず、従来の切替回路では、その状態
を保持するために大きな電力を消費するため、結
局、低電力駆動が困難となつていた。

また、第２図の回路では、極性切替の際、充電
されていた電荷を電源を用いてキヤンセルする必
要があるため、無駄な電力が消費される欠点があ
る。すなわち、第２図において電歪振動装置１０
０の静電容量をＣ、変位させるときの電圧をＶと
すると電歪振動装置１００に蓄えられるエネルギ
ーは1/2CV²である。この状態から極性切替スイ
ツチ７０を切替えて逆に変位させる場合、電源Ｅ
は電歪振動装置１００に帯電した電荷を打ち消す
ように逆の電荷を供給し、さらに逆に帯電させる
必要があるため、必要なエネルギーはCV²であ
る。従つて繰り返しの動作では１周期当り2CV²
のエネルギーが必要である。このように、従来の
駆動回路では、帯電した電荷を電源Ｅの電荷でキ
ヤンセルする必要があるため消費電力が増大し、
また動作毎に放電と充電を電源から行うため時定
数が長くなり動作が遅くなる欠点があつた。

第３図は、数10〜数100枚の電歪板８ａを、分
極方向が交互になるように接合した積層形電歪振
動子３２を利用した積層形電歪振動装置１０３の
概略構成図である。駆動端子８１に正、駆動端子
８２に負の電圧を印加すると各電歪板８０には分
極方向に電圧が加わり厚さ方向に膨張する。１枚
の電歪板の厚さの増加は僅かであるが、積層形に
することによつて、数10〜100μm程度の変位が得
られる。

積層形では、各電歪板８０には同じ方向に電圧
が印加されるため、分極方向と同方向（矢印Ｉの
方向）には高電圧を印加し、変位を大きくするこ
とが多い。しかし、高電圧を印加すると、バイモ
ルフ形の場合と同様、ヒステリシスの影響も大き
くなる。

第４図は、印加電圧変位量特性例を示す図であ
る。１方向のみの電圧を印加するとヒステリシス
のため変位量は減少する。これを防止するために
は、電源の極性を切替え、第４図の太い実線のよ
うに、逆に変位させればよい。しかし、高電圧を
そのまま切替えた場合、各電極板には分極方向と
逆の方向に高電圧が印加されることになり、分極
が破壊することになる。従つて、逆方向に電圧を
切替える場合には、電源電圧を分極劣化電圧以下
に下げる必要があるが、従来このような回路は明
らかではなかつた。

以上、まとめると従来、電歪振動子を大きく変化させるために
必要な高電圧を印加できる効率の良い駆動入力
回路が実現されていない。

高電圧を低電力で切替えることができ、ま
た、必要に応じて極性によつて電圧を変化させ
ることができ切替えた状態を低電力で保持でき
る容量性負荷電圧切替回路が実現されていな
い。

などの問題があつた。このため、従来の電歪振動
子は単位長さ当りの変位量が小さく、これを補お
うとする場合形状が大きくなる欠点があつた。ま
た、形状が大きくなると動作が遅く、高価にな
り、さらに壊れやすくなる欠点がある。電歪振動
子は小形、低電力なアクチユエータとして期待さ
れながらも、上記の欠点などのために普及が阻ま
れてきた。特に、貨幣処理装置、リレー、光スイ
ツチなどには変位量が十でなかつたため実用は困
難とされてきた。

〔発明の概要〕

本発明は上記欠点に鑑みてなされたものであ
り、その目的は、電歪振動子を低電力で大きく変
位させることのできる電歪振動装置駆動回路を提
供することにある。

かかる目的を達成するために、本発明は両側に
電極を設けた強誘電体電歪板を２つ以上重ねて形
成した電歪振動子と、２つの駆動端子をもつ駆動
入力回路とから成る電歪振動装置に、電源回路か
ら極性を切替えて電圧を印加し、この電歪振動装
置に充電されていた電荷を放電した後、逆に充電
することによつて前記電歪振動子を前の状態とは
逆に変位させる駆動回路において、極性を切替え
るために、論理制御電圧より高い電源電圧をオン
オフでき、制御電流のパルス通電又は制御電圧の
印加によつてスイツチのオン状態を電力をほとん
ど消費することなく保持できるPNPN素子構造
又はFET素子構造の半導体スイツチ４つをブリ
ツジ形に接続し、ブリツジの中の平行スイツチ２
つと斜スイツチ２つの駆動論理を反転させて駆動
することによつて、平行又は斜のスイツチ回路の
一方がオンの際、他方はオフとなるように制御す
るものである。

以下、実施例とともに本発明を詳細に説明す
る。

〔実施例〕

第５図は、本発明の基本思想を示す回路図であ
り、PNPNスイツチ（サイリスタ）ホトカプラ
を用いた極性切替スイツチ回路を含む。同図にお
いて、PN１〜PN４はPNPNスイツチであり、
ブリツジ回路７１を形成している。すなわち、ア
ノード同志が共通に接続された１組のPNPNス
イツチPN１，PN３の共通接続端子Ｋ１を直流
電源回路の陽極に、カソード同志が共通に接続さ
れた１組のPNPNスイツチPN２，PN４の共通
接続端子Ｋ２を直流電源回路の陰極に接続し、
PNPNスイツチPN１のカソードとPNPNスイツ
チPN４のアノードとを接続し、電歪振動装置１
００の一方の駆動端子に、PNPNスイツチPN３
のカソードとPNPNスイツチPN２のアノードと
を接続し、電歪振動装置の他方の駆動端子に接続
してある。ZD５は定電圧ダイオードで、直流電
源Ｅの電圧ｖよりわずかに高い電圧で動作する特
性のものである。CRD１，CRD２は定電流ダイ
オード、C₁，C_Aはコンデンサ、R₁₁，R₁₂は抵抗
である。また、電歪振動装置１００は第１図ａで
示したものと同じものであるが、その他第１図
ｂ，ｃあるいは第３図に示したものや、後述する
電歪振動装置であつてもよい。

LED１〜LED４は、それぞれPNPNスイツチ
PN１〜PN４を照射し点弧させるための発光ダ
イオード、SW１２，SW３４はそれぞれFET，
MOS，CMOSなどの素子構造をもつ制御電力を
必要としないスイツチ、INVは論理入力レベル
を反転するインバータ、R_Hは高抵抗、SW５は切
替制御スイツチ、PULは第６図の波形図に示す
ように、論理制御電圧Egの電圧をオン、オフし、
間欠的なパルス電圧を繰り返して発生するパルス
発振回路であり、これらによつて論理制御回路７
２が構成されている。

次に、動作を説明する。電源スイツチSWの投
入によつてコンデンサＣ１には、定電流ダイオー
ドCRD１を介して定電流が供給され充電される。
また、パルス発振回路PULは発振を開始する。
切替制御スイツチSW５が図のような場合、スイ
ツチSW１２はオン状態、一方スイツチSW３４
はオフ状態となり、発光ダイオードLED１及び
LED２のみが、パルス発振回路PULの発生する
パルス間欠電圧によつて駆動され発光する。
PNPNスイツチPN１及びPN２は最初のパルス
光を受光するとオンするため、電歪振動装置１０
０には、定電流ダイオードCRD２を介して定電
流が流れる。電流が流れ始めると、PNPN素子
構造のスイツチPN１、及びPN２は、自己保持
機能のためのパルス光が去つた後でも、電歪振動
装置１００が充電されるまで通電を継続する。電
歪振動装置１００が充電され電流が流れなくなる
とPNPNスイツチPN１及びPN２は復旧する。
このように、本来１つのパルスで電歪振動装置１
００を駆動することも可能であるが、以下の理由
で連続パルス駆動が望ましい。すなわち、電歪振
動子にはヒステリシス特性があるため、静電容量
が動作中に変化することがある。このため１回の
パルス電歪振動装置１００に十分な電荷を供給で
きず電源電圧に見合つた変位が得られない場合が
ある。また、電歪振動子の電極端部にはわずかな
がらリークが存在するため、十分に充電しても、
長い間には放電し、変位が戻つてしまうことがあ
る。特に、電極端部の絶縁処理が製造時に十分な
されていない振動子では湿度が高くなるとこの影
響が大きくなる。これを解決するため本実施例で
は、パルス発振回路PULによりパルス電流を連
続的に通電するようにしている。

パルスの間隔τ₂については、制御電力を小さく
するためには、長い方が望ましいが、長くなり過
ぎると前記の理由で、変位の微少な戻りが生じる
ため、変位した側でパルス間隔に同期した微少な
振動が発生する。これを防止するためには100ms
以下が望ましい。

一方、パルス幅を短かくすると、微少振動もな
くなり高速の繰り返し動作にも適するが、充電の
時定数より短かい場合、スイツチSW５を高速で
切替えると、平行に接続されたPNPNスイツチ
PN１，PN２が充電電流によつてオン状態に保
持されている間に、斜に接続されたPNPNスイ
ツチPN３，PN４が駆動されることが起きるた
めブリツジ回路は短絡することがある。これを防
止するためには0.5ms以上が望ましい。このよう
に、パルス幅としては結局0.5ms〜100msが望ま
しい。

パルス幅についてはPNPNスイツチの感度に
よつて決めるが、数10μsで十分である。従つてデ
ユーテイは１／50〜１／10000となり、電歪振動
子を保持するための制御電力は極めて小さくでき
る。

次に、一点鎖線で囲まれた平滑回路について説
明する。パルス幅を長くすると振動子が変位側で
微少に変位し、これを防止するためには、パルス
幅を許容値以下に短かくする必要があることを述
べたが、微少振動を防止する他の手段として、電
歪振動装置１００とブリツジ回路７１との間に平
滑回路を設ける方法が考えられる。平滑回路はコ
ンデンサC_Aと抵抗R_A又はコンデンサC_Aと双方向
定電流ダイオードCRD−Ａで構成できる。この
原理は、電歪振動装置１００に充電する際、コン
デンサC_Aにも同時に充電し、電歪振動装置１０
０の静電容量の変化、リークなどによつて低下し
た充電電圧をコンデンサC_Aから電荷を供給して
補なうものである。

次に、定電流ダイオードCRD１及びCRD２の
作用について述べる。定電流ダイオードCRD１
はコンデンサＣ１の充電回路に、定電流ダイオー
ドCRD２は電歪振動装置の充電回路にそれぞれ
用いられた定電流回路である。これらは、いずれ
も抵抗Ｒ３，Ｒ４に置き換えることができるが抵
抗より良い点について述べる。第７図ａないしｆ
はこれを説明する図である。第７図ａに示すよう
に抵抗を介して充電した場合には、最初は大きな
電流が流れ（同図ｂ）、電圧の立上りも速い（同
図ｃ）。従つて、振動子の動作も速いが、充電と
ともに、電流値は指数関数的に急速に低下するた
め電圧の上昇も遅くなり、振動子は変位の大きな
最も重要なところで動作が遅くなる欠点がある。

一方、第７図ｄに示すように定電流ダイオード
CRDを用いて充電した場合には、容量Ｃで示し
た電歪振動装置には充電が進んでも最初とほぼ同
じ電流が流れ続け（同図ｅ）、電圧は最初とほぼ
同じ勾配で上昇するため（同図ｆ）、振動子は動
作の際、速度の変化が少なくかつ速い特徴があ
る。

以上充電と保持の動作について述べたが、次に
スイツチの切替動作と、定電圧ダイオードZD５
の作用について説明する。スイツチSW５を接地
レベル（GND）に切替えるとスイツチSW３４
はオンし、スイツチSW１２はオフに切替わるた
め、発光ダイオードLED１及びLED２は発光を
停止し、光ダイオードLED３及びLED４はパル
ス発振回路PULから供給される次のパルス電流
によつて発光する。このためPNPNスイツチPN
３，PN４は点弧する。なお、PNPNスイツチＮ
１，PN２はパルス発振回路PULのパルス周期が
電歪振動装置１００の充電時定数より長い場合、
前述のようにPNPNスイツチPN３及びPN４が
点弧される時にはオフ状態となつている。
PNPNスイツチPN３，PN４が点弧されると、
電歪振動装置１００に充電されていた電荷は、
PNPNスイツチPN４、定電圧ダイオードZD５
（順方向）、PNPNスイツチPN３の経路で放電さ
れ、続いてコンデンサC₁および電源Ｅから充電
電流が定電流ダイオードCRD２、PNPNスイツ
チPN３、電歪振動装置１００、PNPNスイツチ
PN４の経路で流れ電歪振動装置は充電される。
このように、切替えの際、電歪振動装置に充電さ
れていた電荷を打ち消すために、定電圧ダイオー
ドZD５の順方向特性を用いることによつて無駄
な電力の消費を少なくすることができる。第８図
は、これを詳細に示すため、第５図の電源回路か
ら流れる電流を図示したものである。なお簡単の
ためここでは一点鎖線の平滑回路は省略してあ
る。定電圧ダイオードZD５がない場合を第８図
ａ，ｂ、定電圧ダイオードZD５をつけた場合を
第８図ｃ，ｄに示す。このように、定電圧ダイオ
ードZD５をつけた場合、第８図ｂの斜線で示す
放電のため電流が不要になるため無駄な電力は省
略される。また、定電圧ダイオードZD５をつけ
ることによつて充電時間がT₁からT₂に短かくな
り、従つて動作が速くなる利点もある。

以上の説明では、定電圧ダイオードZD５は順
方向特性のみが必要である。従つて、この替りに
ダイオードを用いてもよい。なお、ここで定電圧
ダイオードとした理由は、電源電圧を越えたサー
ジ電圧が侵入したときこれを吸収できる利点があ
るためである。

なお、第５図において、Ｋ１，Ｋ２端子に並列
にブリツジ回路７１と同じ回路を接続することに
よつて、１つの電源を用いて複数の電歪振動装置
を動作させることができる。

第９図はホトカプラPNPNスイツチブリツジ
回路７１を用いた２×２マトリツクス駆動回路の
実施例を示す回路図である。なお、パルス発振回
路PULのデユーテイを電歪振動子が微少振動し
ない範囲にすることを前提に、同図では微少振動
防止回路は省略してある。交叉点１１を動作する
場合を例にとり簡単に説明する。

入力端子IN１１に論理制御電圧を印加すると、
発光ダイオードLED１とLED２又は発光ダイオ
ードLED３とLED４のいずれかにパルス電流が
流れるため、対応するPNPNスイツチが点弧し、
電歪振動装置１００Ａが動作する。他の交叉点に
ついても同様である。

次に、本発明の実施例を説明する。第５図で
は、ホトカプラを用いてPNPNスイツチのゲー
トと論理制御回路とを分離する方法を説明した
が、PN逆接合を用いて分離することもできる。
第１０図は、電流駆動形のPNPNスイツチを用
い、ゲート回路と論理制御回路をトランジスタの
PN逆接合を用いて分離する実施例を示す回路図
である。同図において、PN１′，PN３′はＮゲ
ートPNPNスイツチ（サイリスタ）、PN２，PN
４はＰゲートPNPNスイツチ（サイリスタ）、
R_GA，R_GKはそれぞれゲート・アノード抵抗、ゲ
ート・カソード抵抗である。また、Tr１２，Tr
３４はNPNトランジスタである。なお、本実施
例は、第５図に示す実施例と基本的構成について
は同じであるので、その相違点を中心に説明す
る。

PNPNスイツチPN１′はＮゲートにゲート電
流I_G1を通電することによつて点弧する。このゲ
ート電流は、論理制御電圧Egで動作する論理制
御回路７３で制御するが、PNPNスイツチPN
１′のアノード、ゲートには電源Ｅの電圧ｖが印
加されているため、ゲート回路を論理制御回路７
３から分離して、ゲート電流だけを流せるように
する必要がある。本実施例では、NPNトランジ
スタのPN逆接合で分離されている。PNPNスイ
ツチPN３′についても同様である。

動作を説明する。スイツチSW５が図の状態に
なりスイツチSW１２がオンするとトランジスタ
Tr１２にはパルス発振回路PULからベース電流
I_B1が流れるため、コレクタｃには増幅された電
流I_G1が流れる。この電流は、PNPNスイツチPN
１′のＮゲートを介して流れるためPNPNスイツ
チPN１′は点弧する。なお抵抗Ｒ８は電源I_G1を
適当な値に制御する抵抗である。また、PNPN
スイツチPN２のＰゲートにはパルス発振回路
PULから直接ゲート電流I_G2が図のように流れる
ため、PNPNスイツチPN２も点弧する。一方、
スイツチSW３４はオフ状態のため、トランジス
タTr３４にはベース電流は流れず従つて、電源
Ｅの電圧ｖはトランジスタTr３４のPN逆接合で
阻止されている。また、PNPNスイツチPN４の
Ｐゲートにも電流は流れないため、電源Ｅの電圧
ｖはPNPNスイツチPN４のPN逆接合（ゲート
接合）で阻止されている。スイツチSW５を切り
替えるとPNPNスイツチPN１′，PN２はオフと
なり、PNPNスイツチPN３′，PN４が点弧す
る。その後の動作は第５図の実施例と同じであ
る。

次に、スイツチの誤動作防止について説明す
る。PNPNスイツチには立上りの速い電圧が、
アノード・カソード間に印加されると、ゲート接
合には接合容量を介してサージ電流が流れるた
め、誤点弧する特性がある（これをdv／dt特性
と呼ぶ）。立上りの速い電圧は、主として極性切
替時に印加されるが、これによつて誤点弧する
と、ブリツジ回路７４は短絡するため障害とな
る。これを防止するためには、ゲート抵抗R_GK又
はR_GAを低くすればよいが、低くし過ぎるとゲー
ト感度が低下するため駆動電力は大きくなり省電
力化に反する。そこで、ここでは、小さな静電容
量をゲート抵抗に並列に入れる方法を第１１図
ａ、第１１図ｂに示す。200PF程度のコンデンサ
を用いる場合を例にとると、立上りが1MHz程度
の周波数成分に対しては約800Ωのインピーダン
スになる。ゲート抵抗R_GX，R_GAを５〜50KΩ程度
とすると、インビーダンスは1/10以下なるため
dv／dt耐量は向上する。またパルス幅50μs程度
で動作する場合、200PFは8KΩのインピーダン
スに相当するため、ゲート感度特性への影響は少
ない。コンデンサC_GK，C_GAはPNPNスイツチの
ゲート特性から決めるが、50〜500PF程度が適し
ている。また、電源電圧の立上りを鈍らせるため
の他の方法として、アノード、ゲート間に容量の
小さなコンデンサC_AKを挿入してもよい。その
他、素子構造レベルで過度電流をバイパスさせる
回路を設けdv／dt耐量を上げてもよい。

なお、本実施例の回路部品のうち、PNPNス
イツチ、トランジスタ、ダイオード、定電流ダイ
オードはバイポーラ製造工程で作れるためIC化
が可能である。またパルス発振回路PUL、イン
バータINV、スイツチSW１２，SW３４は
CMOSプロセスでIC化ができる。従つて、本実
施例は２つのICで構成できる。

第１２図は、他の実施例を示す回路図である。
ブリツジ回路はＮチヤネルFETで構成され、ゲ
ート回路７５と論理制御回路７６とはＮチヤネル
エンハンスメント形MOSFETで分離されてい
る。FETはノーマリオン形スイツチであり、ゲ
ートに電圧を印加しない場合には数mAの定電流
が流れ、ソース電極に対して、ゲートに負の電圧
を印加するとドレイン電流は次第に制御され、数
Ｖの電圧でピンチオフ状態となる。FETはゲー
トに電圧を印加しない場合の定電流が数mAであ
ることから、アクチユエータの駆動用としては、
従来あまり用いられていないが、本発明では電歪
振動装置が小さな容量性負荷であるため、数mA
でも十分に使用が可能である。

動作を説明する。ＮチヤネルFETは、ゲート
とソース間を数100K〜1MΩ程度の抵抗で短絡す
るものとする。スイツチSW５が同図の状態にあ
ると、Ｎチヤネルエンハンスメント形MOSFET
スイツチ１１１，１１２のゲートには電圧Egが
加わるため、上記スイツチは導通状態となる。こ
れによつて、ＮチヤネルFET１２１，１２２の
ゲートは、接地レベル、すなわちドレイン、ソー
スに対しては負のレベルになるため、これらのＮ
チヤネルFETはピンチオフ状態となる。一方、
FETスイツチ１１３，１１４のゲートは接地レ
ベルゆえオフ状態である。従つて、Ｎチヤネル
FET１２３，１２４には上記の数mAの定電流Ｉ
１が図のように流れ、電歪振動装置１００は動作
する。

スイツチSW５を逆に投入すると、FETスイツ
チ１１１，１１２はオフ状態となるため、Ｎチヤ
ネルFEH１２１，１２２には定電流が流れ、一
方、FETスイツチ１１３，１１４はオン状態と
なるため、ＮチヤネルFET１２３，１２４はピ
ンチオフとなる。これによつてＩ１とは逆方向の
充電電流が流れ、電歪振動装置は逆に変位する。

次に、制御消費電力について述べる。同図のよ
うに電歪振動装置１００に充電する際に、Ｎチヤ
ネルFET１２１，１２４のゲート抵抗Rhを介し
てＩ２，Ｉ３のようなゲート電流が流れるが、こ
の電流値はRhが500K〜1MΩの高抵抗のため極
めて小さい。また電歪振動装置１００が充電され
た後には流れない。従つて、電歪振動装置が動作
した後、その状態を保持するために必要な制御電
力は零に近い。ＮチヤネルFET１２１ないし１
２４は、同様の特性のＮチヤネルデプレツシヨン
形MOSFETに置き換えることもできる。いずれ
もFETプロセスを用いてIC化することができる。

第１３図は第１２図のＮチヤネルFET１２１
ないし１２４，FETスイツチ１１１ないし１１
４をＰチヤネルFETに置き換えた実施例である。
なお、動作は第１２図の実施例と同様ゆえ説明は
省略する。

同様に、第１４図は静電誘導形トランジスタ
SITを用いた実施例、第１５図は高耐圧CMOSア
ナログスイツチを用いた実施例である。同図にお
いてSW_A〜DはCMOSスイツチ、CO_A〜Dはゲート回
路である。

次に本発明の駆動回路により駆動される電歪振
動装置の実施例を説明する。

第１６図は、電歪振動子３０を、両側に電極を
施した１対の電歪板１，２を中央電極４を介して
接合して形成し、駆動入力回路６３を、電歪振動
子３０の外側に形成された電極のうち、＋分極と
接している電極３に定電流ダイオードZD１のカ
ソードを接続し、−分極と接している電極５に定
電圧ダイオードZD２のアノードを接続し、定電
圧ダイオードZD１のアノードと、定電圧ダイオ
ードZD２のカソードを共通にして駆動端子９１
とし、中央電極を駆動端子９２とすることによつ
て構成した電歪振動装置１０４の概略構成図であ
る。動作を説明する。駆動端子９１と９２との間
に電圧Ｅが印加されると、充電電流Ｉ２が同図の
ように流れ、電歪板１には、分極方向Ｋに電圧Ｅ
が、電歪板２には分極方向Ｌとは逆に電圧（Ｅ−
V_ZD2）が印加される。ここで、V_ZD2は定電圧ダイ
オードZD２の逆方向動作電圧である。このため、
電歪板１，２はそれぞれ矢印Ｍ，Ｎのように歪
み、電歪振動子３０は矢印Ｏのように上に変位す
る。一方、逆の極性、すなわち、駆動端子９２が
正、駆動端子９１が負となるように電圧Ｅを印加
すると、電歪板２には、分極方向Ｌに電圧Ｅが、
電歪板１には、分極方向Ｋと逆に電圧（Ｅ−
V_ZD1）が印加される。このため、電歪振動子３０
は矢印Ｏと逆の方向すなわち下に変位する。

本電歪振動装置１０４では、（Ｅ−V_ZD2）＜（電
歪板２の分極劣化電圧）（Ｅ−V_ZD1）＜（電歪板１
の分極劣化電圧）の条件を満たせば、電圧Ｅは、
電歪板１又は２が絶縁破壊しない範囲で高電圧に
できる。例えば、Ｅを第１図ａに対して２倍にし
た場合、電歪板１には２倍以上の縮み応力が生
じ、電歪板２には、第１図ａの場合と同等の伸び
応力が生ずるため、電歪板３０は、第１図ａの場
合に比べ約1.5倍以上変位する。また、電圧Ｅを
３倍にすれば、同様にして、電歪板３０は第１図
ａに比べ約２倍〜３倍変位する。

次に、この電歪振動装置の具体例について述べ
る。ジルコン酸チタン酸鉛（PZT）系のある種
の電歪材で構成した電歪振動装置１０４に電源電
圧を切替えて印加したときの動作変位量δを第１
図ａに示す電歪振動装置１００の動作変位量と比
較して第１７図に示す。同図において、（回イ）
は本実施例装置１０４の動作変位量特性、（回ロ）
は第１図ａに示す装置１００の特性である。とも
に低い電圧では変位量δは単調に増加するが、
60V程度になると、電歪振動装置１００では電歪
振動子を構成する電歪板の分極が破壊し変位量δ
は急激に減少する。分極の劣化は分極破壊電圧の
１／２程度から始まるためこの電歪振動装置では電
歪板に逆分極方向に印加できる定格電圧は30V程
度である。従つて変位量は１mm程度である。しか
し、電歪振動装置１０４では、逆分極方向には定
格の電圧V_Mを、順分極方向には絶縁破壊が起き
ない範囲で高電圧を印加できるため100V以上の
電源電圧を用いることも可能である。実験では
60Vで約２mm、100Vで約３mmの変位が得られ、
かつ劣化もなかつた。60Vは、前述のCMOSスイ
ツチで、また、100Vは前述のPNPNスイツチな
どで切換え可能ゆえ、現実的に使用が容易な電圧
である。このように、従来の電歪振動装置１００
に比べ２倍〜３倍以上の変位が得られることを確
認した。

逆分極方向に電圧を印加した場合、電歪板によ
つては、分極劣化電圧以下でもわずかずつ分極が
劣化してゆくことがある。この劣化は、分極劣化
電圧以上を印加した場合よりはるかに小さいが、
長時間には数％〜10％程度減少することがある。
一方、電歪板には、分極方向に高電圧を印加する
と、劣化した分極が回復する性質がある。このよ
うな特性を利用すると、この駆動入力回路６３を
用いた電歪振動装置１０４を本発明の駆動回路を
用いて振動させた場合には、以下のように分極の
劣化を防止できる利点もある。すなわち、第１６
図において、長時間放置すると、電歪板２には、
逆分極方向に電圧が印加されるため、劣化もあり
える。しかし、印加電圧の極性が逆になると、電
歪板２には分極方向Ｌに高電圧が印加されるため
分極の劣化は回復する。このようにして、交互に
変位（振動）させることによつて分極の劣化は防
止できる。電歪板１についても同様である。

なお、第１６図において、定電圧ダイオード
ZD１の動作電圧V_ZD1と、定電圧ダイオードZD２
の動作電圧V_ZD2とを変えてもよい。この場合、各
電歪板に加わる電圧を極性に応じて制御すること
ができるため、変位の方向によつて変位量を変え
ることができる。

電歪振動子３０は、高温、多湿中で高電圧が加
わると、近接した電極エツジ部で放置することが
ある。これによつて前述のように変位した側で微
少振動することがある。これを防止するため電極
エツジ部又は電極全面に絶縁性樹脂をコーテイン
グしてもよい。コーテイング材としてはポリウレ
タン、テフロンなどが適している。このうち、ポ
リウレタンは室温で塗布できるが、テフロンは加
熱処理が必要である。しかし、キユリー温度以上
加熱すると電歪板の分極は破壊する。これを解決
するために以下の方法が有効である。まず、電歪
振動子３０を形成し、テフロンを塗布し、加熱処
理した後に分極を形成するための高電圧を印加す
るものである。この方法は、絶縁処理の後に分極
形成高電圧を印加するため、通常の方法より高い
電圧を印加して分極を形成できるため歩留りもよ
い。

また、駆動端子１，２間には、サージを吸収す
るため、双方向定電圧制限素子VRを接続しても
よい。

第１８図は、第１６図の電歪振動装置と同様な
原理の他の構成例を示したものである。同図にお
いて、中央電極４−１，４−２は絶縁板１４を介
して接合され、中央電極４−１には定電圧ダイオ
ードZD２のアノードが、中央電極４−２には定
電圧ダイオードZD１のアノードがそれぞれ接続
され、定電圧ダイオードZD１のカソードは電極
３に、定電圧ダイオードZD２のカソードは電極
５にそれぞれ接続され、電極３，５がそれぞれ駆
動端子９１，９２に接続されている。端子９１，
９２に電圧Ｅを印加すると電歪板１には分極方向
にＥが、電歪板２には逆分極方向（Ｅ−V_ZD1）が
印加される。極性を逆にすると、電歪板２には分
極方向にＥが、電歪板１には逆分極方向（Ｅ−
V_ZD2）が印加される。基本的動作については、第
１６図と同様ゆえ省略する。

第１９図ａ〜ｃは、第１６図において電歪板
１，２を多層にした場合の電歪振動装置の実施例
である。電歪板の分極劣化電圧が30V、電源電圧
が60V、定電圧ダイオードの動作電圧が60V−
30V＝30Vの場合を示してある。なお、電源電圧
−分極劣化電圧＜定電圧ダイオードの動作電圧
V_ZDｘを満たす範囲において、動作電圧V_ZD1と
V_ZD2は異つてもよい。多層にする利点は、同じ電
圧を印加しても大きな力を得ることができる点に
ある。

第２０図は、分極対向構造の電歪振動子３１を
用いた電歪振動装置の構成例を示した概略構成図
である。すなわち、電歪振動装置１０５は、外側
の電極３，５を駆動端子９１，９２とし、電極
３，５にそれぞれ定電圧ダイオードZD３，ZD４
のアノードを接続し、当該定電圧ダイオードZD
３，ZD４のカソードに、それぞれダイオードの
カソードを接続し、当該ダイオードのアノード同
志を共通にして中央電極４に接続することによつ
て構成されるものである。

動作を説明する。駆動端子９１，９２間に電圧
Ｅが印加されると、充電電流Ｉ５が流れ、電歪板
１には、分極方向に（Ｅ−V_ZD4）、電歪板２′には
逆分極方向にV_ZD4の電圧が印加される。これによ
り、電歪板１は縮み、電歪板２′は伸びるため、
電歪振動子３１の先端は第１６図と同様上に変位
する。印加電圧の極性を逆にすると、電歪板２′
には分極方向Ｐに（Ｅ−V_ZD3）、電歪板１には分
極方向Ｑと逆にV_ZD3の電圧が印加され、電歪板１
は伸び、電歪板２′は縮むため先端は下に変位す
る。

この駆動入力回路６４では、V_ZD4＜（電歪板
２′の分極劣化電圧）（Ｅ−V_ZD4）＜（電歪板１の絶縁破壊電圧）、 V_ZD3＜（電歪板１の分極劣化電圧）、（Ｅ−V_ZD3）＜（電歪板２′の絶縁破壊電圧）の条件を満たす限り、Ｅの電圧を上げることがで
き、従つて大きな変位を得ることができる。具体
例をあげて従来と比較すると、例えば、Ｅ＝
90V，V_ZD3＝V_ZD4＝（分極劣化電圧）＝30Vの場
合、電歪板１には60V、電歪板２′には30Vの電
圧が印加されるため、電歪振動子３１は、第１図
ｂにおいてＥ＝60Vすなわち電歪板１，２に印加
される電圧を30Vとした場合に比較し、1.5倍以
上変位する。

なお、上下に変位すなわち振動させることによ
つて分極の劣化を防止できるのは第１６図の電歪
振動装置と同じである。

第２１図は、第２０図の分極を逆にした構成例
である。動作原理は、第２０図と同様ゆえ省略す
る。

第２２図は第２０図において電歪板１，２′を
多層にした場合の電歪振動装置の実施例である。

第２３図は積層構造の電歪振動子３２を用いた
電歪振動装置の実施例を示した概略構成図であ
る。すなわち、積層形電歪振動装置１０６の駆動
入力回路６５は、＋分極と接する電極８に定電圧
ダイオードZD６のカソードを接続し、当該定電
圧ダイオードZD６のアノードを駆動端子９１と
し、−分極と接する電極９を駆動端子９２として
構成される。

動作を説明する。（）の方向に電圧Ｅを印加
すると、各電歪板８２には、分極方向Ｒに電圧Ｅ
が印加されるため、電歪振動子３２の先端は伸び
る。次に極性を逆にし、（）の方向に電圧を印
加すると、各電歪板８２には逆分極方向に電圧
（Ｅ−V_ZD6）が印加されるため、第４図太実線の
ように変位する。この電歪振動装置１０６では、
Ｅ＜（各電歪板の絶縁破壊電圧）、（Ｅ−V_ZD6）＜
（各電歪板の分極劣化電圧）の条件を満たす限り、
Ｅの電圧を上げることができる。

電歪板８２に逆分極方向に印加できる電圧は、
分極方向に比べかなり小さいが、第４図でわかる
ように、印加電圧の低い部分で変位量の変化率が
高いため、逆分極方向に印加する電圧が、劣化電
圧以下の低い電圧でもヒステリシスの影響を十分
に防止することができる。このため、逆に電圧を
印加しない第３図の電歪振動装置１０３に比べ、
同じ電圧Ｅでも30％程度変位量を大きくすること
ができる。

次に、本発明の駆動回路により、駆動される電
歪振動装置の電歪振動子の構成例について説明す
る。本発明の駆動回路は、高電圧の直流電源の極
性を切替えて、電歪振動装置に印加し、当該装置
を大きく振動させるものであるが、装置の先端に
発生する力を利用する場合には、単に変位量が大
きいだけは不十分で、変位・力特性を考慮する必
要がある。第２４図はこれを説明するための構成
図で、初め電歪振動子３０がの状態になるよう
に電圧を印加しておき、この電圧の極性を逆にし
ての状態に変化させたときの変位・力特性は第
２５図のようになる。この特性からわかるよう
に、逆に変位した始めの部分では大きな力が発生
するが、変位とともに力は弱くなりの状態で零
となる。すなわちの状態近傍で圧力を得ること
は困難である。このため、電歪振動装置を、継電
器、光スイツチなどに使用する場合、変位量を犠
性にして圧力を得ることによつて、切替時の接触
信頼性を確保しなければならない。

第２６図は、電歪振動装置の変位・力特性を改
良するための構成例を示す概略図である。同図に
おいて、１０は電歪振動子３０の先端付近に設け
られた磁性片１１，１２は電歪振動子３０が極性
の切替えられた印加電圧によつて振動する際、両
側に変位する到達点の近傍に、磁性片１０に対向
するように設けられた固定永久磁石である。な
お、磁性片１０、固定永久磁石１１，１２から成
る機構は、磁性片１０と固定永久磁石１１が接す
る、磁性片１０と固定永久磁石１２が接するのい
ずれかに力学的安定点があるフリツプフロツプ機
構である。また、第２７図はの状態からの状
態への力を正として、電歪振動子３０の先端の力
を示した図である。動作を説明する。の状態に
おいて、電歪振動子３０には、磁性片１０と固定
永久磁石１１との吸引力によつて破線のような力
が働いている。ここで、印加電圧の特性を逆する
と一点鎖線のような力が加わるため、実線のよう
な力となり電歪振動子３０はＡの方向に動く。電
歪振動子３０がの状態に近ずくと一点鎖線の力
は弱まるが、磁性片１０と固定永久磁石１２との
吸引力が増すための力の減少はない。このように
して、の状態でも機械的な安定な作用力を得る
ことが可能である。

第２８図は、フリツプフロツプ機構よる振動子
の変位時間短縮効果を示したものである。電歪振
動子３０には、前述のように分極のヒステリシス
特性があるため、振動動作をする際最終変位点付
近で動作が急に遅くなる現象がある。第２８図の
破線に示すように速度が遅くなると、当然のこと
ながら最終変位点までの動作時間Ｔは長くなる。
ここで、フリツプフロツプ機構を用いると、最終
変位点付近で電歪振動子３０の先端に力が働くた
め実線に示すように動作は速くなり、従つて動作
時間は短かくなる。

第２９図は、磁石を用いる替りにバネを用いて
フリツプフロツプ機構を実現したものである。同
図において、１３は、電歪振動子３０の先端に取
り付けられ、の状態ではＦ１の方向へ、の状
態ではＦ２の方向へ力を発生するフリツプフロツ
プバネである。第３０図に電歪振動子３０の先端
の変位・力特性を示す。動作については、第２６
図の電歪振動子３０と同様ゆえ省略する。

〔発明の効果〕

以上説明したように、本発明は、両側に電極を
設けた強誘電体電歪板を２つ以上重ねて形成した
電歪振動子と、２つの駆動端子をもつ駆動入力回
路とから成る電歪振動装置に、電源回路から極性
を切替えて電圧を印加し、この電歪振動装置に充
電されていた電荷を放電した後、逆に充電するこ
とによつて前記電歪振動子を前の状態とは逆に変
位させる駆動回路において、極性を切替えるため
に、論理制御電圧より高い電源電圧をオンオフで
き、制御電流のパルス通電又は制御電圧の印加に
よつてスイツチのオン状態を電力をほとんど消費
することなく保持できるPNPN素子構造又は
FET素子構造の半導体スイツチ４つをブリツジ
形に接続し、ブリツジの中の平行スイツチ２つと
斜スイツチ２つの駆動論理を反転させて駆動する
ことによつて、平行又は斜のスイツチ回路の一方
がオンの際、他方はオフとなるように制御するも
のであるので、電歪振動子を低電力で大きく変位
させることができる。

また、スイツチ切替時に、電歪振動装置にそれ
まで充電されていた電荷を放電促進回路によつて
放電させたり、定電流回路を用いたり、スイツチ
に定電流特性を持たせたりすれば、放電、充電動
作を速くするため、電歪振動装置の動作を速くで
き、かつ駆動時の消費電力を低減できる。

さらに、スイツチ切替時に、電歪振動子の分極
方向には高電圧を、逆分極方向には分極劣化電圧
以下の電圧を印加するための駆動入力回路を用い
ることによつて、電歪振動装置に印加できる電圧
を従来よりはるかに高くでき、変位量を従来に比
べ２〜３倍に増加できる利点がある。また、この
駆動入力回路では、分極方向には必ず分極劣化電
圧以上の電圧が印加されるため、逆分極方向に加
えられた電圧によつて劣化した分極は、振動動作
によつて、分極方向に電圧が印加される際回復す
る利点がある。従つて信頼性が高い。また、振動動作する際、両側に変位する到達点付近に
機械的安定点をもつ磁石又はバネで構成されるフ
リツプフロツプ機構を用いることによつて、変位
到達点における作用力を増すことができ、かつ動
作速度を速めることもできる利点がある。

以上のような効果を有するので、本発明は、電
歪振動子をアクチユエータとして使用するあらゆ
る分野に適用できるが、特に光導波路切替用ス
イツチの導波路駆動部品、硬貨処理装置、磁
気カード搬送装置のカードチヤツク機構、ビデ
オのヘツド駆動部品、継電器の接点駆動部品、
カードパンチ機構のパンチピン駆動部品、イ
ンクジエツトプリンターのインクポンプ駆動機
構、ワイヤドツトプリンターのワイヤ駆動機構
などに応用した場合きわめて有効である。

【図面の簡単な説明】

第１図は従来の電歪振動装置駆動回路の概略構
成図、第２図は他の従来技術の概略構成図、第３
図はさらに別の従来技術の概略構成図、第４図
は、第３図その印加電圧と変位量の関係を示す
図、第５図は本発明の一実施例を示す回路図、第
６図は、パルス発振回路の出力波形図、第７図は
定電流ダイオードの作用を説明するための図、第
８図は駆動端子に現われる電圧及び電源回路から
流れる電流を示した図、第９図は２×２マトリツ
クス駆動回路の実施例を示す回路図、第１０図は
本発明の他の実施例を示す回路図、第１１図はそ
のスイツチ誤動作を防止するための回路図、第１
２図は第３の実施例を示す回路図、第１３図は第
４の実施例を示す回路図、第１４図は第５の実施
例を示す回路図、第１５図は第６の実施例を示す
回路図、第１６図は電歪振動装置の構成例を示す
概略構成図、第１７図は印加電圧と変位量の関係
を示すグラフ、第１８図ないし第２３図はそれぞ
れ電歪振動装置の他の構成例を示す概略構成図、
第２４図は電歪振動子の構成例を示す概略構成
図、第２５図はその変位・力・特性を示すグラ
フ、第２６図はその電歪振動子の構成例を示す概
略構成図、第２７図はその変位・力・特性を示す
グラフ、第２８図は変位時間短縮効果を示すグラ
フ、第２９図はさらに別の電歪振動子の構成例を
示す概略構成図、第３０図はその変位・力・特性
を示すグラフである。１，２，２′……電歪板、３，５……電極、４
……中央電極、３０，３１……電歪振動子、５０
……駆動回路、７１……ブリツジ回路、７２……
論理制御回路、１００〜１０６……電歪振動装
置、１２１〜１２４……ＮチヤネルFET、PN１
〜PN４……PNPNスイツチ、SIT１〜SIT４…
…静電誘導形トランジスタ、SW_A〜SW_D……高
耐圧CMOSアナログスイツチ。

Claims

【特許請求の範囲】１強誘電体電歪板を複数枚重ねて形成した電歪
振動子に正逆の電圧を交互に供給する電歪振動装
置駆動回路において、高耐圧半導体スイツチをブリツジ形に接続し、
そのブリツジ中の平行スイツチと斜スイツチの駆
動論理を反転させて駆動することによつて平行ま
たは斜めのスイツチ回路のいずれか一方がオンの
際は他方がオフとなるように制御するスイツチ回
路を備え、各高耐圧半導体スイツチをPNPN素子構造の
スイツチで構成し、かつ前記スイツチ回路は、アノード同志が共通に接続された第１および第
２のPNPNスイツチの共通接続端子を電源回路
の陽極に接続すると共に、カソード同志が共通に
接続された第３および第４の１組のPNPNスイ
ツチの共通接続端子を電源回路の陰極に接続し、前記第１のPNPNスイツチのアノードと第３
のPNPNスイツチのカソードを共通接続した上
で電歪振動装置の一方の電極に接続し、前記第２のPNPNスイツチのアノードと第４
のPNPNスイツチのカソードを共通接続した上
で電歪振動装置の他方の電極に接続し、各PNPNスイツチのゲートと論理制御回路と
をPNPN逆接合またはホトカプラによつて分離
し、ゲート回路をパルス電圧で駆動することを特徴
とする電歪振動装置駆動回路。２強誘電体電歪板を複数枚重ねて形成した電歪
振動子に正逆の電圧を交互に供給する電歪振動装
置駆動回路において、高耐圧半導体スイツチをブリツジ形に接続し、
そのブリツジ中の平行スイツチと斜スイツチの駆
動論理を反転させて駆動することによつて平行ま
たは斜めのスイツチ回路のいずれか一方がオンの
際は他方がオフとなるように制御するようスイツ
チ回路を備え、各高耐圧半導体スイツチをFETスイツチで構
成し、かつ前記スイツチ回路は、入力端子同志が共通に接続された第１および第
２のFETスイツチの共通接続端子を電源回路の
陽極に接続するとともに、出力端子同志が共通に
接続された第３および第４の１組のFETスイツ
チの共通接続端子を電源回路の陰極に接続し、前記第１のFETスイツチの出力端子と第３の
FETスイツチの出力端子を共通接続した上で電
歪振動装置の一方の電極に接続し、前記第２のFETスイツチの入力端子と第４の
FETスイツチの出力端子を共通接続した上で電
歪振動装置の他方の電極に接続し、各FETスイツチのゲートと論理制御回路とを
FETスイツチによつて分離することを特徴とす
る電歪振動装置駆動回路。