JPH0562823B2 - - Google Patents
Info
- Publication number
- JPH0562823B2 JPH0562823B2 JP29886085A JP29886085A JPH0562823B2 JP H0562823 B2 JPH0562823 B2 JP H0562823B2 JP 29886085 A JP29886085 A JP 29886085A JP 29886085 A JP29886085 A JP 29886085A JP H0562823 B2 JPH0562823 B2 JP H0562823B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film wiring
- active layer
- plating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、GaAsパワートランジスタ
のように、半絶縁性基板上のＮ動作層に設けた金
属膜配線が相互にエアーブリツジ構造に交差する
部分を有する半導体装置の製造方法に関するもの
である。
のように、半絶縁性基板上のＮ動作層に設けた金
属膜配線が相互にエアーブリツジ構造に交差する
部分を有する半導体装置の製造方法に関するもの
である。
例えば、GaAsパワートランジスタでは、表面
の金属膜配線に相互に交差させねばならない部分
が生ずるが、超高周波帯（1GHz以上）での用途
を目的とする場合には配線間の浮遊容量を極力小
さくしなければならない。一般にこの交差部分は
空間的に橋渡しするいわゆるエアーブリツジ構造
が採用されている。
の金属膜配線に相互に交差させねばならない部分
が生ずるが、超高周波帯（1GHz以上）での用途
を目的とする場合には配線間の浮遊容量を極力小
さくしなければならない。一般にこの交差部分は
空間的に橋渡しするいわゆるエアーブリツジ構造
が採用されている。
この場合、金属膜配線のブリツジになる部分を
補強する必要があり、当該金属膜配線上に厚さ
5μｍ程度のメツキ層を形成する手段が採られる。
補強する必要があり、当該金属膜配線上に厚さ
5μｍ程度のメツキ層を形成する手段が採られる。
ところが、従来の製造方法では、抵抗率1016Ω
cm以上の半絶縁性基板上に成長させたＮ動作層を
メサエチングして素子分離を行なつた後に金属膜
配線を形成するので、この状態のままでは、当該
各金属膜配線へ給電することができず、当該各金
属膜配線を電解メツキすることができない。
cm以上の半絶縁性基板上に成長させたＮ動作層を
メサエチングして素子分離を行なつた後に金属膜
配線を形成するので、この状態のままでは、当該
各金属膜配線へ給電することができず、当該各金
属膜配線を電解メツキすることができない。
これに対し、電極を必要としない無電解メツキ
法の採用が考えられるが、電解メツキ法と比較し
て、下地金属との接着性、メツキ厚の確保などで
劣り、かつ、メツキ液の管理が困難であるという
問題がある。
法の採用が考えられるが、電解メツキ法と比較し
て、下地金属との接着性、メツキ厚の確保などで
劣り、かつ、メツキ液の管理が困難であるという
問題がある。
したがつて、従来は、電解メツキ法によつてい
るが、当該各金属膜配線へ給電することができる
ように、何らかの形態の電気伝導性のラインを設
けなければならない。
るが、当該各金属膜配線へ給電することができる
ように、何らかの形態の電気伝導性のラインを設
けなければならない。
第２図ａ，ｂはそれぞれ従来の方法における金
属膜配線への給電ラインの構造を模擬的に示す平
面図、断面図である。
属膜配線への給電ラインの構造を模擬的に示す平
面図、断面図である。
GaAs半絶縁性基板１上に生成されたＮ動作層
２がメサエツチングによつて、図ａの破線内の部
分がメサ状に残され、他の部分がエツチング除去
される。残された部分にソース、ドレインのオー
ミツク電極とゲート電極が形成されるが、本図面
では、補強する必要のあるブリツジ部分を有する
オーミツクに設けられた一つの金属膜配線３のみ
を示すこととした。
２がメサエツチングによつて、図ａの破線内の部
分がメサ状に残され、他の部分がエツチング除去
される。残された部分にソース、ドレインのオー
ミツク電極とゲート電極が形成されるが、本図面
では、補強する必要のあるブリツジ部分を有する
オーミツクに設けられた一つの金属膜配線３のみ
を示すこととした。
各金属膜配線３には電解メツキの際に該金属膜
配線３へ給電するための金属パターン４が設けら
れ、各金属パターン４はウエハの周辺部に集めら
れる（図示してない）。ウエハ上に縦横に張り回
された金属パターン４には、メツキ層が形成され
ないように、絶縁膜５が形成される。
配線３へ給電するための金属パターン４が設けら
れ、各金属パターン４はウエハの周辺部に集めら
れる（図示してない）。ウエハ上に縦横に張り回
された金属パターン４には、メツキ層が形成され
ないように、絶縁膜５が形成される。
当該金属膜配線３にメツキ層が形成され、ブリ
ツジ部分が補強された後、ウエハの裏面処理がさ
れてウエハが切断される。
ツジ部分が補強された後、ウエハの裏面処理がさ
れてウエハが切断される。
以上のように、従来の方法では、ブリツジ部分
の下地金属膜補強のための電解メツキ時の当該金
属膜配線３への給電ラインとして、ウエハ上に金
属パターン４を縦横に張り回さねばならず、さら
に、この金属パターン４上にメツキ層付着防止用
の絶縁膜５を形成しなければならないという問題
があつた。
の下地金属膜補強のための電解メツキ時の当該金
属膜配線３への給電ラインとして、ウエハ上に金
属パターン４を縦横に張り回さねばならず、さら
に、この金属パターン４上にメツキ層付着防止用
の絶縁膜５を形成しなければならないという問題
があつた。
かつ、給電用の金属パターン４の部分はチツプ
の中に組み込めず、廃棄することになるので、チ
ツプの収率を著しく下げるという問題もあつた。
の中に組み込めず、廃棄することになるので、チ
ツプの収率を著しく下げるという問題もあつた。
本発明は、上記のような問題点を解消するため
になされたもので、別途に給電用のラインを設け
る必要のない方法を提供することを目的とする。
になされたもので、別途に給電用のラインを設け
る必要のない方法を提供することを目的とする。
本発明の製造方法は、ブリツジ部となる金属膜
配線を補強するのに、Ｎ動作層をブリツジ部とな
る金属膜配線への給電導体として電解メツキ法に
より行なうことを特徴とするものである。
配線を補強するのに、Ｎ動作層をブリツジ部とな
る金属膜配線への給電導体として電解メツキ法に
より行なうことを特徴とするものである。
以下、本発明の製造方法について説明する。第
１図ａ，ｂ，ｃ，ｄは本発明の製造方法における
工程順の途中の構造を模擬的に示す断面図であ
る。
１図ａ，ｂ，ｃ，ｄは本発明の製造方法における
工程順の途中の構造を模擬的に示す断面図であ
る。
GaAs半絶縁基板１上に生成されたＮ動作層２
の一つのチツプ領域にソース、ドレインのオーミ
ツク電極とゲート電極が形成されるが、第１図で
は、補強する必要のあるブリツジ部分を有するオ
ーミツクに設けられた一つの金属膜配線３のみを
示すこととした。
の一つのチツプ領域にソース、ドレインのオーミ
ツク電極とゲート電極が形成されるが、第１図で
は、補強する必要のあるブリツジ部分を有するオ
ーミツクに設けられた一つの金属膜配線３のみを
示すこととした。
Ｎ動作層２の各チツプ領域にそれぞれオーミツ
クに設けた各金属膜配線３は、Ｎ動作層２によつ
て電気的に連結されている。
クに設けた各金属膜配線３は、Ｎ動作層２によつ
て電気的に連結されている。
Ｎ動作層２の金属膜３が形成されていない領域
は絶縁膜５ａで覆われている（図ａの状態）。
は絶縁膜５ａで覆われている（図ａの状態）。
この段階で、ウエハの周辺部の金属膜配線３に
電解メツキ装置の電極を接触させ、Ｎ動作層２を
通して各金属膜配線３に給電し、電解メツキ法に
より、各金属膜配線３にメツキ層６を形成する
（図ｂの状態）。
電解メツキ装置の電極を接触させ、Ｎ動作層２を
通して各金属膜配線３に給電し、電解メツキ法に
より、各金属膜配線３にメツキ層６を形成する
（図ｂの状態）。
その後、メサエツチング用のレジスト膜７を形
成し（図ｃの状態）、絶縁膜５ａ、Ｎ動作層２を
メサエツチングする（図ｄの状態）。
成し（図ｃの状態）、絶縁膜５ａ、Ｎ動作層２を
メサエツチングする（図ｄの状態）。
メサエツチングによる素子分離が終わると、レ
ジスト膜７を除去し、ウエハの裏面処理を行な
い、ウエハを切断する。
ジスト膜７を除去し、ウエハの裏面処理を行な
い、ウエハを切断する。
上記において、GaAsパワートランジスタを例
に説明したが、GaAsパワーFETに限るものでな
く、Monolithic Microwave ICにおいても同様
のことがいえる。また、基板もGaAs基板に限定
するものではない。
に説明したが、GaAsパワーFETに限るものでな
く、Monolithic Microwave ICにおいても同様
のことがいえる。また、基板もGaAs基板に限定
するものではない。
以上説明のとおり、この発明によれば、従来の
方法に比べ、材料費が減少し、チツプの収率が上
り、製造コストの低減に資すること大である。
方法に比べ、材料費が減少し、チツプの収率が上
り、製造コストの低減に資すること大である。
第１図ａ，ｂ，ｃ，ｄは本発明の製造方法にお
ける工程順の途中の構造を模擬的に示す断面図、
第２図ａ，ｂはそれぞれ従来の方法における電極
パツドへの給電ラインの構造を模擬的に示す平面
図、断面図である。 １……半絶縁性基板、２……Ｎ動作層、３……
金属膜配線、５ａ……絶縁膜、６……メツキ層、
７……レジスト膜。
ける工程順の途中の構造を模擬的に示す断面図、
第２図ａ，ｂはそれぞれ従来の方法における電極
パツドへの給電ラインの構造を模擬的に示す平面
図、断面図である。 １……半絶縁性基板、２……Ｎ動作層、３……
金属膜配線、５ａ……絶縁膜、６……メツキ層、
７……レジスト膜。
Claims (1)
- １ 半絶縁性基板上のＮ動作層に設けた金属膜配
線が相互にエアーブリツジ構造に交差する部分を
有する半導体装置の製造方法において、Ｎ動作層
をブリツジ部を有する金属膜配線への給電導体と
して電解メツキ法により上記ブリツジ部の金属膜
配線をメツキして補強する工程を備えたことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60298860A JPS62156838A (ja) | 1985-12-27 | 1985-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60298860A JPS62156838A (ja) | 1985-12-27 | 1985-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62156838A JPS62156838A (ja) | 1987-07-11 |
| JPH0562823B2 true JPH0562823B2 (ja) | 1993-09-09 |
Family
ID=17865127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60298860A Granted JPS62156838A (ja) | 1985-12-27 | 1985-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156838A (ja) |
-
1985
- 1985-12-27 JP JP60298860A patent/JPS62156838A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62156838A (ja) | 1987-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045503A (en) | Microwave monolithic integrated circuit with heat radiating electrode | |
| US3357871A (en) | Method for fabricating integrated circuits | |
| JPH05102200A (ja) | 半導体装置 | |
| JPH0640591B2 (ja) | モノリシツク半導体構造とその製法 | |
| US3698941A (en) | Method of applying contacts to a semiconductor body | |
| US4692791A (en) | Monolithic IMPATT with stripline leads | |
| JPH0562823B2 (ja) | ||
| JPH0732257B2 (ja) | モノリシック半導体構造 | |
| US4095330A (en) | Composite semiconductor integrated circuit and method of manufacture | |
| KR940002769B1 (ko) | 오버래핑하는 도전층을 갖는 반도체 장치와 그 제조방법 | |
| JP2713113B2 (ja) | 半導体装置の製造方法 | |
| GB2278017A (en) | Semiconductor integrated circuit device | |
| JPH0510827B2 (ja) | ||
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JPH0777265B2 (ja) | 半導体装置の製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPH065785A (ja) | スパイラルインダクタの製造方法 | |
| JP2576462B2 (ja) | 半導体装置の製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPS5851433B2 (ja) | 横形電界効果トランジスタの製造方法 | |
| JPS61268060A (ja) | 半導体装置の製造方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH11150113A (ja) | 半導体装置の製造方法 | |
| JPS63204663A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |