JPH0562976A - 集積回路作製方法 - Google Patents
集積回路作製方法Info
- Publication number
- JPH0562976A JPH0562976A JP3224245A JP22424591A JPH0562976A JP H0562976 A JPH0562976 A JP H0562976A JP 3224245 A JP3224245 A JP 3224245A JP 22424591 A JP22424591 A JP 22424591A JP H0562976 A JPH0562976 A JP H0562976A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- integrated circuit
- type
- manufacturing
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 フォトレジストと基板との密着製が良く、結
果としてプロセスの再現性が良く、パターン欠陥のより
少ない集積回路を作成すること。 【構成】 パターニングの工程に際して、露光を要する
面積が少なくなるように、各工程で塗布するフォトレジ
ストをポジ型か、あるいはネガ型かを選択し、且つ、ウ
エットエッチングの工程では、ネガ型フォトレジストを
塗布する。
果としてプロセスの再現性が良く、パターン欠陥のより
少ない集積回路を作成すること。 【構成】 パターニングの工程に際して、露光を要する
面積が少なくなるように、各工程で塗布するフォトレジ
ストをポジ型か、あるいはネガ型かを選択し、且つ、ウ
エットエッチングの工程では、ネガ型フォトレジストを
塗布する。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路作製方法に
関し、特に半導体集積回路における多層配線構造の製造
方法の改良に関するものである。
関し、特に半導体集積回路における多層配線構造の製造
方法の改良に関するものである。
【０００２】
【従来の技術】従来より、集積回路作製プロセスでは、
感光体性高分子（フォトレジスト）を用いた所謂フォト
リゾグラフィーの技術が多く用いられている。ここで用
いられるフォトレジストは大きく分けてポジ型とネガ型
の２種類があり、ポジ型フォトレジストは光に照射され
た部分が現像の際に除去され、露光に用いられるＣｒマ
スクのＣｒ（遮光部）と同一のパターンが得られるも
の、又ネガ型フォトレジストは逆に光照射された部分の
みが現像時に残るもので、パターン露光時に用いられる
Ｃｒパターンの反転となる。この２種類のフォトレジス
トには、それぞれ特長が有り、例えばポジ型フォトレジ
ストは膨潤等が少なく、微細なパターンの形成に適して
いるが、親水性表面との密着性に乏しい傾向がある。一
方、ネガ型フォトレジストは基板との密着性や耐薬品性
に優れているが、パターンの再現性があまり良くない。
現在のところ、半導体製造プロセスでは微細パターンの
形成が主要な課題となっているため一般にポジ型フォト
レジストが全製造工程で使用されている。又、集積回路
作製プロセスにおいても、微細パターンを再現性良く作
成するため、又エッチングのプロセスが殆どドライエッ
チングにより行なわれる様になっていて、レジストと基
板との密着性や耐薬品性があまり問題とされないため
に、一般にポジ型フォトレジストが広く用いられてい
る。しかしながら、素子の集積度が上がると多層配線構
造が用いられる等、表面の段差が増加する傾向がある。
この対策として、例えば特開平３−１８０２８号公報に
開示されているように、イオンインプラにより形成され
る高エッチング層を利用して等方的な化学エッチング
（ウエットエッチング）により、テーパー形状を形成す
る等の工夫が行なわれている。
感光体性高分子（フォトレジスト）を用いた所謂フォト
リゾグラフィーの技術が多く用いられている。ここで用
いられるフォトレジストは大きく分けてポジ型とネガ型
の２種類があり、ポジ型フォトレジストは光に照射され
た部分が現像の際に除去され、露光に用いられるＣｒマ
スクのＣｒ（遮光部）と同一のパターンが得られるも
の、又ネガ型フォトレジストは逆に光照射された部分の
みが現像時に残るもので、パターン露光時に用いられる
Ｃｒパターンの反転となる。この２種類のフォトレジス
トには、それぞれ特長が有り、例えばポジ型フォトレジ
ストは膨潤等が少なく、微細なパターンの形成に適して
いるが、親水性表面との密着性に乏しい傾向がある。一
方、ネガ型フォトレジストは基板との密着性や耐薬品性
に優れているが、パターンの再現性があまり良くない。
現在のところ、半導体製造プロセスでは微細パターンの
形成が主要な課題となっているため一般にポジ型フォト
レジストが全製造工程で使用されている。又、集積回路
作製プロセスにおいても、微細パターンを再現性良く作
成するため、又エッチングのプロセスが殆どドライエッ
チングにより行なわれる様になっていて、レジストと基
板との密着性や耐薬品性があまり問題とされないため
に、一般にポジ型フォトレジストが広く用いられてい
る。しかしながら、素子の集積度が上がると多層配線構
造が用いられる等、表面の段差が増加する傾向がある。
この対策として、例えば特開平３−１８０２８号公報に
開示されているように、イオンインプラにより形成され
る高エッチング層を利用して等方的な化学エッチング
（ウエットエッチング）により、テーパー形状を形成す
る等の工夫が行なわれている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体及び集積回路作製プロセス（ウエットエッチ
ングプロセス）においては、ポジ型フォトレジストをそ
のまま用いたのでは基板との密着性が不充分な場合があ
り、特に、酸化シリコン膜等の親水性表面では、エッチ
ング液のしみ込みが大きくなる傾向にあり、これらの理
由が製造プロセスの再現性を悪くする要因となってい
た。従来は、これらの問題点の対策としてヘキサメチル
ジシラザン等の密着助剤を用いる等の工夫を行なってい
たが、プロセスが複雑になる等の別の問題点があった。
来の半導体及び集積回路作製プロセス（ウエットエッチ
ングプロセス）においては、ポジ型フォトレジストをそ
のまま用いたのでは基板との密着性が不充分な場合があ
り、特に、酸化シリコン膜等の親水性表面では、エッチ
ング液のしみ込みが大きくなる傾向にあり、これらの理
由が製造プロセスの再現性を悪くする要因となってい
た。従来は、これらの問題点の対策としてヘキサメチル
ジシラザン等の密着助剤を用いる等の工夫を行なってい
たが、プロセスが複雑になる等の別の問題点があった。
【０００４】また、フォトリソグラフィー工程で最も問
題となるパターン欠陥は露光時に光照射される部分に発
生し易く、これはマスクの遮光部（Ｃｒ）のピンホール
欠陥は予め修復することができるのに対し、Ｃｒのない
部分は傷やチリ、ホコリによって光の透過が妨げられる
ことがあるのが主が原因となっている。このパターン欠
陥を減らす方法としては、通常、雰囲気の清浄度を上げ
たり、マスクのハンドリングに注意を払う等の方法しか
なかった。
題となるパターン欠陥は露光時に光照射される部分に発
生し易く、これはマスクの遮光部（Ｃｒ）のピンホール
欠陥は予め修復することができるのに対し、Ｃｒのない
部分は傷やチリ、ホコリによって光の透過が妨げられる
ことがあるのが主が原因となっている。このパターン欠
陥を減らす方法としては、通常、雰囲気の清浄度を上げ
たり、マスクのハンドリングに注意を払う等の方法しか
なかった。
【０００５】そこで、この発明は、上述した従来の問題
点を解消して、作製プロセスの再現性が良く、パターン
欠陥が生じるのを極力少なくすることのできる集積回路
作製方法を提供することを課題としている。
点を解消して、作製プロセスの再現性が良く、パターン
欠陥が生じるのを極力少なくすることのできる集積回路
作製方法を提供することを課題としている。
【０００６】
【課題を解決するための手段】そこで、請求項１記載の
発明では、フォトレジストの塗布及びパターニングの工
程を少なくとも２つ以上含み、用いられるレジストの種
類がポジ型またはネガ型の双方を含む集積回路製作方法
において、上記パターニングの工程に際して、露光を要
する面積が小さくなる様に、各工程で塗布するフォトレ
ジストを選択している。また、請求項２記載の発明で
は、フォトレジストの塗布及びパターニングの工程を少
なくとも２つ以上含み、用いられるレジストの種類がポ
ジ型またはネガ型の双方を含む集積回路製作方法におい
て、ウエットエッチングの工程ではネガ型フォトレジス
トを用いている。
発明では、フォトレジストの塗布及びパターニングの工
程を少なくとも２つ以上含み、用いられるレジストの種
類がポジ型またはネガ型の双方を含む集積回路製作方法
において、上記パターニングの工程に際して、露光を要
する面積が小さくなる様に、各工程で塗布するフォトレ
ジストを選択している。また、請求項２記載の発明で
は、フォトレジストの塗布及びパターニングの工程を少
なくとも２つ以上含み、用いられるレジストの種類がポ
ジ型またはネガ型の双方を含む集積回路製作方法におい
て、ウエットエッチングの工程ではネガ型フォトレジス
トを用いている。
【０００７】
【作用】したがってパターニングの工程では、露光時に
光照射される面積が少なくなるように、フォトレジスト
をポジ型かネガ型かを選択するので、光照射される部分
に発生し易いパターン欠陥を少なくすることができる。
また、ウエットエッチングの工程でネガ型フォトレジス
トを用いることにより、基板との密着性が充分に確保さ
れる。
光照射される面積が少なくなるように、フォトレジスト
をポジ型かネガ型かを選択するので、光照射される部分
に発生し易いパターン欠陥を少なくすることができる。
また、ウエットエッチングの工程でネガ型フォトレジス
トを用いることにより、基板との密着性が充分に確保さ
れる。
【０００８】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はｐｎ型半導体の作製方法を示しており、
先ず、同図（ａ）に示すようにｎ型基板１を熱酸化し、
シリコン酸化膜２を作る。
明する。図１はｐｎ型半導体の作製方法を示しており、
先ず、同図（ａ）に示すようにｎ型基板１を熱酸化し、
シリコン酸化膜２を作る。
【０００９】そして同図（ｂ）に示すように、シリコン
酸化膜２をフォトリソグラフィーの手法を用いて開口除
去して開口部３を形成する。この時、開口のエッジ部
は、後にアルミニウム配線を形成するためにテーパー形
状３ａに形成する。このテーパー形状３ａの形成手順と
して、例えば次の様に行なう。
酸化膜２をフォトリソグラフィーの手法を用いて開口除
去して開口部３を形成する。この時、開口のエッジ部
は、後にアルミニウム配線を形成するためにテーパー形
状３ａに形成する。このテーパー形状３ａの形成手順と
して、例えば次の様に行なう。
【００１０】先ず、シリコン酸化膜２全面にアルゴンイ
オン（Ａr+）をイオンインプラにより照射し、エッチレ
ートの高い層を形成する。次にネガ型フォトレジストを
塗布、パターニングした後、バッファードフッ酸によ
り、シリコン酸化膜２を除去する。このプロセスではウ
エットエッチングを行なうため、フォトレジストは上記
の如くネガ型を用いる。
オン（Ａr+）をイオンインプラにより照射し、エッチレ
ートの高い層を形成する。次にネガ型フォトレジストを
塗布、パターニングした後、バッファードフッ酸によ
り、シリコン酸化膜２を除去する。このプロセスではウ
エットエッチングを行なうため、フォトレジストは上記
の如くネガ型を用いる。
【００１１】そして、同図（ｃ）に示すように、シリコ
ン酸化膜２の開口部３にＢ+ を帯電した後、酸化性雰囲
気中で活性化し、Ｐ型拡散層４を形成する。
ン酸化膜２の開口部３にＢ+ を帯電した後、酸化性雰囲
気中で活性化し、Ｐ型拡散層４を形成する。
【００１２】次に、同図（ｄ）に示すように、再びフォ
トリソグラフィーの手法により、コンタクトホール３ｂ
を開口除去する。この場合、エッチングはドライエッチ
ングを用い、又開口除去する面積は相対的に小さいので
ポジ型フォトレジストを用いる。
トリソグラフィーの手法により、コンタクトホール３ｂ
を開口除去する。この場合、エッチングはドライエッチ
ングを用い、又開口除去する面積は相対的に小さいので
ポジ型フォトレジストを用いる。
【００１３】次に、同図（ｅ）に示すように、アルミニ
ウムを全面蒸着した後、やはりフォトリソグラフィーの
手法により、電極パターン５の形成を行なう。この時、
半導体の使用目的にも依るが、一般的に電極パターン５
は全体の面積に比較して小さいので、エッチング除去す
る面積は大きくなるため、ここではネガ型フォトレジス
トを用いる。
ウムを全面蒸着した後、やはりフォトリソグラフィーの
手法により、電極パターン５の形成を行なう。この時、
半導体の使用目的にも依るが、一般的に電極パターン５
は全体の面積に比較して小さいので、エッチング除去す
る面積は大きくなるため、ここではネガ型フォトレジス
トを用いる。
【００１４】さらに、同図（ｆ）に示すように、ｎ型基
板１の裏面側にコンタクト電極７を形成する。尚、上述
したアルミニウムの蒸着後、電極パターン５の形成にお
いて、アルミニウムが残る場合、特に、光集積回路の様
な装置、即ち、フィールド酸化膜２上にプラズマＣＶＤ
等によって導波路が形成されていて、この導波路中に光
を導き、その導波光を上記半導体で検出する装置の場
合、前記アルミニウムの残りは、前記導波光の吸収な散
乱の原因となって装置の性能を低下させるため、この理
由からも、ネガ型フォトレジストを用いる必要がある。
板１の裏面側にコンタクト電極７を形成する。尚、上述
したアルミニウムの蒸着後、電極パターン５の形成にお
いて、アルミニウムが残る場合、特に、光集積回路の様
な装置、即ち、フィールド酸化膜２上にプラズマＣＶＤ
等によって導波路が形成されていて、この導波路中に光
を導き、その導波光を上記半導体で検出する装置の場
合、前記アルミニウムの残りは、前記導波光の吸収な散
乱の原因となって装置の性能を低下させるため、この理
由からも、ネガ型フォトレジストを用いる必要がある。
【００１５】また、上述した様な光集積回路では、フィ
ールド酸化膜２の開口部３のエッジ部分のテーパー形状
３ａは導波光の散乱を少なくし、ダイオード領域へ導く
ためにも重要となる。
ールド酸化膜２の開口部３のエッジ部分のテーパー形状
３ａは導波光の散乱を少なくし、ダイオード領域へ導く
ためにも重要となる。
【００１６】このように、ウエットエッチングの工程で
はネガ型フォトレジストを用い、又除去する面積が小さ
い場合は光照射された部分が除去されるポジ型フォトレ
シストを用い、除去する面積が大きい場合は光照射され
た部分が残るネガ型フォトレジストを用いることによ
り、光照射される部分が最小限になるようにしている。
はネガ型フォトレジストを用い、又除去する面積が小さ
い場合は光照射された部分が除去されるポジ型フォトレ
シストを用い、除去する面積が大きい場合は光照射され
た部分が残るネガ型フォトレジストを用いることによ
り、光照射される部分が最小限になるようにしている。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、パターニングに際して露光を要する面積が小さくな
る様に、各工程でのフォトレジストにポジ型あるいはネ
ガ型を選択し、特に、ウエットエッチングを必要とする
工程ではネガ型フォトレジストを用いたので、パターン
欠陥のより少ない集積回路を作製することができ、且つ
作製プロセスの再現性やパターン精度を向上させること
ができる。
ば、パターニングに際して露光を要する面積が小さくな
る様に、各工程でのフォトレジストにポジ型あるいはネ
ガ型を選択し、特に、ウエットエッチングを必要とする
工程ではネガ型フォトレジストを用いたので、パターン
欠陥のより少ない集積回路を作製することができ、且つ
作製プロセスの再現性やパターン精度を向上させること
ができる。
【図１】図（ａ）〜（ｆ）はこの発明の実施例のｐｎ型
半導体の製造方法を示すプロセス図である。
半導体の製造方法を示すプロセス図である。
１ ｎ型基板 ２ シリコン酸化膜 ４ ポジ型拡散層 ５ 電極パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 Ｑ 7342−4Ｍ
Claims (2)
- 【請求項１】フォトレジストの塗布及びパターニングの
工程を少なくとも２つ以上含み、用いられるレジストの
種類がポジ型またはネガ型の双方を含む集積回路製作方
法において、 上記パターニングの工程に際して、露光を要する面積が
小さくなる様に、各工程で塗布するフォトレジストを選
択することを特徴とする集積回路作製方法。 - 【請求項２】フォトレジストの塗布及びパターニングの
工程を少なくとも２つ以上含み、用いられるレジストの
種類がポジ型またはネガ型の双方を含む集積回路製作方
法において、 ウエットエッチングの工程ではネガ型フォトレジストを
用いることを特徴とする集積回路作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224245A JPH0562976A (ja) | 1991-09-04 | 1991-09-04 | 集積回路作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224245A JPH0562976A (ja) | 1991-09-04 | 1991-09-04 | 集積回路作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562976A true JPH0562976A (ja) | 1993-03-12 |
Family
ID=16810765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224245A Pending JPH0562976A (ja) | 1991-09-04 | 1991-09-04 | 集積回路作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338428B1 (ko) * | 1993-05-28 | 2003-05-17 | 다이니폰 인사츠 가부시키가이샤 | 차광층을가진기판의형성방법,차광층을가진기판,흑백표시박막트랜지스터(tft)어레이기판용대향전극기판및흑백표시액정디스플레이장치 |
| JP2025519208A (ja) * | 2022-06-08 | 2025-06-24 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | 平面光回路の製造方法および平面光回路 |
-
1991
- 1991-09-04 JP JP3224245A patent/JPH0562976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338428B1 (ko) * | 1993-05-28 | 2003-05-17 | 다이니폰 인사츠 가부시키가이샤 | 차광층을가진기판의형성방법,차광층을가진기판,흑백표시박막트랜지스터(tft)어레이기판용대향전극기판및흑백표시액정디스플레이장치 |
| JP2025519208A (ja) * | 2022-06-08 | 2025-06-24 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | 平面光回路の製造方法および平面光回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| EP1047118A2 (en) | Improved top layer imaging lithography for semiconductor processing | |
| JPH0562976A (ja) | 集積回路作製方法 | |
| US6090523A (en) | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH0467333B2 (ja) | ||
| JPH06104171A (ja) | 半導体装置の製造方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2854748B2 (ja) | レジストパターン形成方法 | |
| KR100415098B1 (ko) | 셀투사마스크의제조방법 | |
| US20030059718A1 (en) | Method for forming a contact window in a semiconductor device | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JP2914236B2 (ja) | 半導体装置の製造方法 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| KR0172735B1 (ko) | 노광용 정렬 키 제조방법 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPS647492B2 (ja) | ||
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| JP3725416B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2830148B2 (ja) | パターン形成方法 |