JPH056316A - 周辺機器のエラ−処理装置 - Google Patents
周辺機器のエラ−処理装置Info
- Publication number
- JPH056316A JPH056316A JP3183282A JP18328291A JPH056316A JP H056316 A JPH056316 A JP H056316A JP 3183282 A JP3183282 A JP 3183282A JP 18328291 A JP18328291 A JP 18328291A JP H056316 A JPH056316 A JP H056316A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- signal
- output
- turned
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 41
- 230000005856 abnormality Effects 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 周辺機器が制御装置に対して応答しない場合
にその原因を制御装置側で知ることができるようにした
周辺機器のエラー処理装置を提供する。 【構成】 制御装置に接続された周辺機器において、前
記周辺機器の電源のオン状態を前記制御装置に伝える第
１の通知手段と、前記周辺機器の正常動作状態を判別す
る判別回路の出力を前記制御装置に伝える第２の通知手
段とを備える。
にその原因を制御装置側で知ることができるようにした
周辺機器のエラー処理装置を提供する。 【構成】 制御装置に接続された周辺機器において、前
記周辺機器の電源のオン状態を前記制御装置に伝える第
１の通知手段と、前記周辺機器の正常動作状態を判別す
る判別回路の出力を前記制御装置に伝える第２の通知手
段とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、ホストコンピュータな
どの制御装置に接続された周辺機器のエラーを検出する
エラー処理装置に関するものである。
どの制御装置に接続された周辺機器のエラーを検出する
エラー処理装置に関するものである。
【０００２】
【発明の背景】プリンタ装置や端末入力装置や表示装置
等の周辺機器をホストコンピュータなどの制御装置に接
続し、この制御装置と周辺機器とが協同して作動するよ
うにした装置が周知である。この場合周辺機器にエラ−
が発生して制御装置からの指令に対して応答しないこと
があり得る。
等の周辺機器をホストコンピュータなどの制御装置に接
続し、この制御装置と周辺機器とが協同して作動するよ
うにした装置が周知である。この場合周辺機器にエラ−
が発生して制御装置からの指令に対して応答しないこと
があり得る。
【０００３】従来の装置においては、周辺機器に内蔵す
るＣＰＵなどの制御回路が正常動作中に出力する信号に
基づいて周辺機器にエラーが無く正常であると判別して
いた。しかしこの場合にはエラーが発生した場合にその
原因がどこにあるのか判別できないという問題があっ
た。例えば、周辺機器に電源が入っていないのか、周辺
機器との接続ケーブルに不良があるのか、周辺装置が外
からの指令を受付けないハングアップ状態にあるのか、
等の判別ができなかった。
るＣＰＵなどの制御回路が正常動作中に出力する信号に
基づいて周辺機器にエラーが無く正常であると判別して
いた。しかしこの場合にはエラーが発生した場合にその
原因がどこにあるのか判別できないという問題があっ
た。例えば、周辺機器に電源が入っていないのか、周辺
機器との接続ケーブルに不良があるのか、周辺装置が外
からの指令を受付けないハングアップ状態にあるのか、
等の判別ができなかった。
【０００４】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、周辺機器が制御装置に対して応答しない場
合にその原因を制御装置側で知ることができるようにし
た周辺機器のエラー処理装置を提供することを目的とす
る。
ものであり、周辺機器が制御装置に対して応答しない場
合にその原因を制御装置側で知ることができるようにし
た周辺機器のエラー処理装置を提供することを目的とす
る。
【０００５】
【発明の構成】本発明によればこの目的は、制御装置に
接続された周辺機器において、前記周辺機器の電源のオ
ン状態を前記制御装置に伝える第１の通知手段と、前記
周辺機器の正常動作状態を判別する判別回路の出力を前
記制御装置に伝える第２の通知手段とを備えることを特
徴とする周辺機器のエラー処理装置、により達成され
る。
接続された周辺機器において、前記周辺機器の電源のオ
ン状態を前記制御装置に伝える第１の通知手段と、前記
周辺機器の正常動作状態を判別する判別回路の出力を前
記制御装置に伝える第２の通知手段とを備えることを特
徴とする周辺機器のエラー処理装置、により達成され
る。
【０００６】
【実施例】図１は本発明の一実施例のブロック図、図２
はその動作のタイムチャート図である。
はその動作のタイムチャート図である。
【０００７】図１において符号１０は制御装置でありホ
ストコンピュータからなる。１２はプリンタなどの周辺
機器であって、制御装置１０から離れた位置に設置さ
れ、両者は例えば接続ケーブル１４によって接続されて
いる。
ストコンピュータからなる。１２はプリンタなどの周辺
機器であって、制御装置１０から離れた位置に設置さ
れ、両者は例えば接続ケーブル１４によって接続されて
いる。
【０００８】周辺機器１２は電源がオンになった時にオ
ンとなる電源信号ａをケーブル１４の一部である電源ケ
ーブル１４ａを介して制御装置１０に送出する。この電
源ケーブル１４ａは本発明における第１の通知手段を形
成する。
ンとなる電源信号ａをケーブル１４の一部である電源ケ
ーブル１４ａを介して制御装置１０に送出する。この電
源ケーブル１４ａは本発明における第１の通知手段を形
成する。
【０００９】周辺機器１２は、周辺機器１２の正常動作
状態を判別する判別回路１６を備える。この判別回路１
６はいわゆるウォッチドッグタイマと呼ばれるものであ
り、第１のタイマ１８とフリップフロップ回路（以下Ｆ
Ｆという）２０とを有する。ＦＦ２０はＤフリップフロ
ップ（遅延形フリップフロップ）で構成され、入力端子
Ｄのデータをセット信号に基づいて読込み出力端Ｑに出
力するものである。ここに入力端子Ｄには常に“１”が
入力されている。
状態を判別する判別回路１６を備える。この判別回路１
６はいわゆるウォッチドッグタイマと呼ばれるものであ
り、第１のタイマ１８とフリップフロップ回路（以下Ｆ
Ｆという）２０とを有する。ＦＦ２０はＤフリップフロ
ップ（遅延形フリップフロップ）で構成され、入力端子
Ｄのデータをセット信号に基づいて読込み出力端Ｑに出
力するものである。ここに入力端子Ｄには常に“１”が
入力されている。
【００１０】２２はオア回路であり、ここには電源信号
ａのオン時にオンのパルス信号となる電源リセット信号
ｂが入力される。従ってこの電源リセット信号ｂがオン
になればＦＦ２０の入力端Ｓにはリセット信号ｃが入力
され、ＦＦ２０は“１”を出力端Ｑに出力することにな
る。この出力端Ｑの出力信号ｄは後記するように周辺機
器１２の正常動作時にオン（“１”）となるものであ
り、第２の通知手段としての接続ケーブル１４ｂを介し
て制御装置１０に送られる。
ａのオン時にオンのパルス信号となる電源リセット信号
ｂが入力される。従ってこの電源リセット信号ｂがオン
になればＦＦ２０の入力端Ｓにはリセット信号ｃが入力
され、ＦＦ２０は“１”を出力端Ｑに出力することにな
る。この出力端Ｑの出力信号ｄは後記するように周辺機
器１２の正常動作時にオン（“１”）となるものであ
り、第２の通知手段としての接続ケーブル１４ｂを介し
て制御装置１０に送られる。
【００１１】判別回路１６の構成の一部となる前記第１
のタイマ１８はオア回路２４によってセットされ、設定
器２６による設定時間Ｔ1 の経過後にオンとなる信号ｆ
を出力する。このオア回路２４には、前記電源リセット
信号ｂと、制御回路（ＣＰＵ）２８から出力されるリス
タート信号ｅとが入力される。リスタート信号ｅは図２
に示すように制御回路２８の正常動作中に一定周期で繰
り返し出力されるパルス信号からなる。この周期は第１
のタイマ１８の設定時間Ｔ1 よりも短かい。
のタイマ１８はオア回路２４によってセットされ、設定
器２６による設定時間Ｔ1 の経過後にオンとなる信号ｆ
を出力する。このオア回路２４には、前記電源リセット
信号ｂと、制御回路（ＣＰＵ）２８から出力されるリス
タート信号ｅとが入力される。リスタート信号ｅは図２
に示すように制御回路２８の正常動作中に一定周期で繰
り返し出力されるパルス信号からなる。この周期は第１
のタイマ１８の設定時間Ｔ1 よりも短かい。
【００１２】従って第１のタイマ１８は、電源リセット
信号ｂのパルスあるいはリスタート信号ｅのパルスが出
力されている間はいずれかのパルスが入力される度に再
び計時を再開（リスタート）し、この間は出力信号ｆは
オフとなる。しかしリスタート信号ｅが設定時間Ｔ1 の
間出力されないと信号ｆはオンとなる。この信号ｆはＦ
Ｆ２０のリセット入力端Ｒに入力される。従って信号ｆ
のオンによりＦＦ２０の出力端Ｑの信号ｄはオフすなわ
ち“０”になる。この信号ｄは制御装置１０に送出され
ているから、これが“０”になったことから制御装置１
０はＣＰＵ２８の異常、すなわち制御ソフトに異常があ
るものと推定できる。
信号ｂのパルスあるいはリスタート信号ｅのパルスが出
力されている間はいずれかのパルスが入力される度に再
び計時を再開（リスタート）し、この間は出力信号ｆは
オフとなる。しかしリスタート信号ｅが設定時間Ｔ1 の
間出力されないと信号ｆはオンとなる。この信号ｆはＦ
Ｆ２０のリセット入力端Ｒに入力される。従って信号ｆ
のオンによりＦＦ２０の出力端Ｑの信号ｄはオフすなわ
ち“０”になる。この信号ｄは制御装置１０に送出され
ているから、これが“０”になったことから制御装置１
０はＣＰＵ２８の異常、すなわち制御ソフトに異常があ
るものと推定できる。
【００１３】なおこの信号ｄが“１”の正常動体時に点
灯する表示ランプ３０を周辺機器１２側に設けておけ
ば、動作の状態を容易に目視により確認でき、便利であ
る。またこの実施例では、オア回路２２に第２のタイマ
３０の出力信号ｇと外部リセット信号ｈとが入力され、
これらのオンによってもＦＦ２０はセットされるように
なっている。
灯する表示ランプ３０を周辺機器１２側に設けておけ
ば、動作の状態を容易に目視により確認でき、便利であ
る。またこの実施例では、オア回路２２に第２のタイマ
３０の出力信号ｇと外部リセット信号ｈとが入力され、
これらのオンによってもＦＦ２０はセットされるように
なっている。
【００１４】ここに第２のタイマ３２のスタート入力端
Ｓには、ＦＦ２０の出力端Ｑの信号ｄをインバータ３４
により反転した信号が入力され、信号ｄがオフに変わっ
てから計時開始して設定器３６の設定時間Ｔ2 の経過時
にオンとなる信号ｇを出力するものである。また外部リ
セット信号ｈは周辺機器１２側で手動スイッチにより入
力するものである。
Ｓには、ＦＦ２０の出力端Ｑの信号ｄをインバータ３４
により反転した信号が入力され、信号ｄがオフに変わっ
てから計時開始して設定器３６の設定時間Ｔ2 の経過時
にオンとなる信号ｇを出力するものである。また外部リ
セット信号ｈは周辺機器１２側で手動スイッチにより入
力するものである。
【００１５】
【動作】次に図２を用いてこの回路の動作を説明する。
正常動作時には電源のオンにより電源信号ａがオンにな
ると、電源リセット信号ｂがパルス信号を出力する。こ
の信号ｂによりＦＦ２０がセットされ出力端Ｑの出力信
号ｄがオンになる。この信号ｂによって第１のタイマ１
８もスタートするが、ＣＰＵ２８が正常動作中に出力す
るリスタート信号ｅがこのタイマ１８の計時を強制的に
再スタート（リスタ−ト）させるからリセット信号ｆは
オフのままである。
正常動作時には電源のオンにより電源信号ａがオンにな
ると、電源リセット信号ｂがパルス信号を出力する。こ
の信号ｂによりＦＦ２０がセットされ出力端Ｑの出力信
号ｄがオンになる。この信号ｂによって第１のタイマ１
８もスタートするが、ＣＰＵ２８が正常動作中に出力す
るリスタート信号ｅがこのタイマ１８の計時を強制的に
再スタート（リスタ−ト）させるからリセット信号ｆは
オフのままである。
【００１６】ＣＰＵ２８内のソフトに異常があったりす
るとリスタート信号ｅが出力されなくなるから、第１の
タイマ１８の計時時間が設定時間Ｔ1 に達し、タイマ１
８はリセット信号ｆを出力する。このためＦＦ２０の出
力端Ｑの出力ｄはオフ（“０”）になる。従って制御装
置１０は周辺機器１２のＣＰＵ２８の異常を予想する
が、この時第２のタイマ３０が計時開始し、設定時間Ｔ
2 経過すると信号ｇを出力する。このためセット信号ｃ
がオンとなり、ＦＦ２０がセットされて出力端Ｑがオン
（“１”）になる。この時ＣＰＵ２８の異常が修復され
ていればＣＰＵ２８はリスタート信号ｅを出力している
から第１のタイマ１８はリセット信号ｆを出力しない。
しかしＣＰＵ２８の異常が続いていれば第１のタイマ１
８はリセット信号ｆを出力し、ＦＦ２０の出力信号ｄは
オフに保たれる。このことからＣＰＵ２８の異常と判別
される。なお外部リセット信号ｈを入力すればＦＦ２０
がセットされ、ＣＰＵ２８に異常がなければそのまま信
号ｄがオンを維持する。
るとリスタート信号ｅが出力されなくなるから、第１の
タイマ１８の計時時間が設定時間Ｔ1 に達し、タイマ１
８はリセット信号ｆを出力する。このためＦＦ２０の出
力端Ｑの出力ｄはオフ（“０”）になる。従って制御装
置１０は周辺機器１２のＣＰＵ２８の異常を予想する
が、この時第２のタイマ３０が計時開始し、設定時間Ｔ
2 経過すると信号ｇを出力する。このためセット信号ｃ
がオンとなり、ＦＦ２０がセットされて出力端Ｑがオン
（“１”）になる。この時ＣＰＵ２８の異常が修復され
ていればＣＰＵ２８はリスタート信号ｅを出力している
から第１のタイマ１８はリセット信号ｆを出力しない。
しかしＣＰＵ２８の異常が続いていれば第１のタイマ１
８はリセット信号ｆを出力し、ＦＦ２０の出力信号ｄは
オフに保たれる。このことからＣＰＵ２８の異常と判別
される。なお外部リセット信号ｈを入力すればＦＦ２０
がセットされ、ＣＰＵ２８に異常がなければそのまま信
号ｄがオンを維持する。
【００１７】この実施例によれば外部リセット信号ｈを
用いて外部、例えば制御装置１０から再起動を指示し自
己復帰を図ることができるので、一過性の障害であれば
とりあえずシステムの運用を続けることが可能になる。
また従来の周辺機器でマニュアル操作とリモート操作と
を切換え可能にしたものでは、制御装置１０によるリモ
ート操作が制御権をとっている時に異常が発生すると制
御装置１０側からリセットしないとマニュアル操作に切
換えることができないという問題もあった。しかしこの
実施例によれば第２のタイマ３２の時間によって自動で
復旧動作を行うから、制御装置１０からの指示がなくて
も一定時間待てばマニュアル操作に切換えられ、便利で
もある。
用いて外部、例えば制御装置１０から再起動を指示し自
己復帰を図ることができるので、一過性の障害であれば
とりあえずシステムの運用を続けることが可能になる。
また従来の周辺機器でマニュアル操作とリモート操作と
を切換え可能にしたものでは、制御装置１０によるリモ
ート操作が制御権をとっている時に異常が発生すると制
御装置１０側からリセットしないとマニュアル操作に切
換えることができないという問題もあった。しかしこの
実施例によれば第２のタイマ３２の時間によって自動で
復旧動作を行うから、制御装置１０からの指示がなくて
も一定時間待てばマニュアル操作に切換えられ、便利で
もある。
【００１８】
【発明の効果】請求項１の発明は以上のように、電源の
オンを制御装置１０に伝える第１の通知手段（１４ａ）
と、周辺機器の正常動作状態を判別する判別回路（１
６）の出力を制御装置（１０）に伝える第２の通知手段
（１４ｂ）とを備えるから、電源の異常か、周辺機器
（１０）自身の制御回路（ＣＰＵ２８）の異常かを判別
できる。
オンを制御装置１０に伝える第１の通知手段（１４ａ）
と、周辺機器の正常動作状態を判別する判別回路（１
６）の出力を制御装置（１０）に伝える第２の通知手段
（１４ｂ）とを備えるから、電源の異常か、周辺機器
（１０）自身の制御回路（ＣＰＵ２８）の異常かを判別
できる。
【００１９】ここに判別回路（１６）は電源のオンと共
に計時開始し周辺機器（１２）の正常動作中に制御回路
（２８）が出力するリスタート信号によりリスタートさ
れ続ける第１のタイマ（１８）と、電源のオンによって
“１”を出力し第１のタイマの設定時間経過により
“０”にリセットされるフリップフロップ回路（２０）
とで構成することができる（請求項２）。
に計時開始し周辺機器（１２）の正常動作中に制御回路
（２８）が出力するリスタート信号によりリスタートさ
れ続ける第１のタイマ（１８）と、電源のオンによって
“１”を出力し第１のタイマの設定時間経過により
“０”にリセットされるフリップフロップ回路（２０）
とで構成することができる（請求項２）。
【００２０】さらにこの判別回路（１６）には、フリッ
プフロップ回路（２０）の出力が“０”にリセットされ
ることにより計時を開始し設定時間の経過によりこのフ
リップフロップ回路（２０）をセットする第２のタイマ
（３２）を設けることができ、この場合には周辺機器
（１２）に一過性の異常であればその後自動復旧して動
作を続けることができる（請求項３）。
プフロップ回路（２０）の出力が“０”にリセットされ
ることにより計時を開始し設定時間の経過によりこのフ
リップフロップ回路（２０）をセットする第２のタイマ
（３２）を設けることができ、この場合には周辺機器
（１２）に一過性の異常であればその後自動復旧して動
作を続けることができる（請求項３）。
【図１】本発明の一実施例のブロック図
【図２】その動作のタイムチャート図
１０ 制御装置
１２ 周辺機器
１４ａ 第１の通知手段
１４ｂ 第２の通知手段
１６ 判別回路
１８ 第１のタイマ
２０ フリップフロップ回路
２８ 制御回路
３２ 第２のタイマ
Claims (3)
- 【請求項１】 制御装置に接続された周辺機器におい
て、前記周辺機器の電源のオン状態を前記制御装置に伝
える第１の通知手段と、前記周辺機器の正常動作状態を
判別する判別回路の出力を前記制御装置に伝える第２の
通知手段とを備えることを特徴とする周辺機器のエラー
処理装置。 - 【請求項２】 前記判別手段は、前記電源のオンと共に
計時開始し周辺機器の正常動作中に制御回路が出力する
リスタート信号によりリスタートされ続ける第１のタイ
マと、前記電源のオンによって“１”を出力し前記第１
のタイマの設定時間の経過により“０”にリセットされ
るフリップフロップ回路とを有する請求項１の周辺機器
のエラー処理装置。 - 【請求項３】 前記判別手段は、前記フリップフロップ
回路の出力が“０”にリセットされることにより計時開
始し設定時間の経過により前記フリップフロップ回路を
セットして“１”を出力させる第２のタイマを備える請
求項２の周辺機器のエラー処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183282A JPH056316A (ja) | 1991-06-27 | 1991-06-27 | 周辺機器のエラ−処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183282A JPH056316A (ja) | 1991-06-27 | 1991-06-27 | 周辺機器のエラ−処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056316A true JPH056316A (ja) | 1993-01-14 |
Family
ID=16132929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183282A Pending JPH056316A (ja) | 1991-06-27 | 1991-06-27 | 周辺機器のエラ−処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056316A (ja) |
-
1991
- 1991-06-27 JP JP3183282A patent/JPH056316A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104349001A (zh) | 信息处理装置及其控制方法 | |
| JPH02148206A (ja) | 電源装置 | |
| US20030154421A1 (en) | Information processing device, power source control device, and method, program, and recording medium for controlling information processing device | |
| US10044891B2 (en) | Electronic apparatus, recovery method, and computer-readable recording medium | |
| JPH056316A (ja) | 周辺機器のエラ−処理装置 | |
| JPH10307635A (ja) | コンピュータシステム及び同システムに適用する温度監視方法 | |
| JPH06202764A (ja) | 電源切断装置 | |
| JP2003032885A (ja) | 電源制御方法および装置 | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JP2010049311A (ja) | 情報処理装置、ｐｏｓ端末および強制終了の制御方法 | |
| JP4479002B2 (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2000148544A (ja) | ダンプ出力方式 | |
| JPH11203173A (ja) | ウオッチドッグタイマ回路 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| TW202540850A (zh) | 雙bios映像處理機制的方法 | |
| JPH08179971A (ja) | 演算処理装置の異常検出装置 | |
| JPH0356501B2 (ja) | ||
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JPH0981286A (ja) | プログラマブルコントローラ及びその電源断時処理方法 | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH05257829A (ja) | 入出力装置の状態検出方式 |