JPH056375B2 - - Google Patents
Info
- Publication number
- JPH056375B2 JPH056375B2 JP17003887A JP17003887A JPH056375B2 JP H056375 B2 JPH056375 B2 JP H056375B2 JP 17003887 A JP17003887 A JP 17003887A JP 17003887 A JP17003887 A JP 17003887A JP H056375 B2 JPH056375 B2 JP H056375B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- bias supply
- supply source
- terminal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタルアナログ変換器（以下DA変
換器と記す）、特に抵抗値がＲと2Rの抵抗器をは
しご型に接続して半導体集積回路で構成される
DA変換器に関する。
換器と記す）、特に抵抗値がＲと2Rの抵抗器をは
しご型に接続して半導体集積回路で構成される
DA変換器に関する。
従来のこの種のDA変換器の回路図を第４図に
例示する。
例示する。
第４図において、４ビツトのDA変換器１１
は、７つの抵抗器Ｒ１〜Ｒ７、４つの定電流源I0
〜I3および４つのスイツチS0〜S3から成つてお
り、スイツチS0〜S3はそれぞれDA変換器１１の
入力信号D0〜D3の値によつてオン・オフする。
これらのスイツチS0〜S3は、入力信号が“１”
（ハイレベル）の時にオンになり、“０”（ロウレ
ベル）の時にオフになるものとする。
は、７つの抵抗器Ｒ１〜Ｒ７、４つの定電流源I0
〜I3および４つのスイツチS0〜S3から成つてお
り、スイツチS0〜S3はそれぞれDA変換器１１の
入力信号D0〜D3の値によつてオン・オフする。
これらのスイツチS0〜S3は、入力信号が“１”
（ハイレベル）の時にオンになり、“０”（ロウレ
ベル）の時にオフになるものとする。
抵抗器Ｒ１〜Ｒ７の低抗値および定電流源I0〜
I3の電流値には次の関係がある。
I3の電流値には次の関係がある。
Ｒ＝R2＝R4＝R6＝Ｒ
R3＝R5＝R7＝2R
I0＝I1＝I2＝I3＝Ｉ
定電流源I0により出力端子Vputに生じる電圧降
下をΔV（D0）とすると、 ΔV（D0）＝R7×D0×ＩR1／R1＋〔R2＋R3｛R4＋R5
（R6＋R7）｝〕 R3／R3＋｛R4＋R5（R6＋R7）｝×R5／R5＋（R6＋
R7）＝１／８RD0I 同様に、定電流源I1，I2，I3により出力端子
Vputに生じる電圧降下をそれぞれΔV（D1）、ΔV
（D2）、ΔV（D3）とすると、 ΔV（D1）＝R7×D1×Ｉ ×R3（R1＋R2）／R3（R1＋R2）＋R4＋｛R5（R6＋
R7）｝ ×R5R5＋（R6＋R7） ＝１／４RD1I ΔV（D2）＝R7×D2×Ｉ ×R5｛R4＋R3（R1＋R2）｝／R5｛R4＋R3（R1＋
R2）｝＋（R6＋R7） ＝１／２RD2I ΔV（D3）＝R7×D3×Ｉ ×R6＋〔R5｛R4＋R3（R1＋R2）｝〕／R6＋〔R5｛
R4＋R3（R1＋R2）｝＋R7 ＝RD3I ただしＲR′はＲとR′の並列抵抗値を表すも
のである。
下をΔV（D0）とすると、 ΔV（D0）＝R7×D0×ＩR1／R1＋〔R2＋R3｛R4＋R5
（R6＋R7）｝〕 R3／R3＋｛R4＋R5（R6＋R7）｝×R5／R5＋（R6＋
R7）＝１／８RD0I 同様に、定電流源I1，I2，I3により出力端子
Vputに生じる電圧降下をそれぞれΔV（D1）、ΔV
（D2）、ΔV（D3）とすると、 ΔV（D1）＝R7×D1×Ｉ ×R3（R1＋R2）／R3（R1＋R2）＋R4＋｛R5（R6＋
R7）｝ ×R5R5＋（R6＋R7） ＝１／４RD1I ΔV（D2）＝R7×D2×Ｉ ×R5｛R4＋R3（R1＋R2）｝／R5｛R4＋R3（R1＋
R2）｝＋（R6＋R7） ＝１／２RD2I ΔV（D3）＝R7×D3×Ｉ ×R6＋〔R5｛R4＋R3（R1＋R2）｝〕／R6＋〔R5｛
R4＋R3（R1＋R2）｝＋R7 ＝RD3I ただしＲR′はＲとR′の並列抵抗値を表すも
のである。
これによりこのDA変換器１１の出力電圧Ｖは
式のようになる。
式のようになる。
Ｖ＝E4（ΔV（D0）＋ΔV（D1）＋ΔV（D2）＋ΔV
（D3）） ＝E4−Ｒ（D3＋１／２D2＋１／４D1＋１／８D0）Ｉ …… ただしＥ４は電源Ｅ４の電圧値である。
（D3）） ＝E4−Ｒ（D3＋１／２D2＋１／４D1＋１／８D0）Ｉ …… ただしＥ４は電源Ｅ４の電圧値である。
したがつて、出力電圧ＶはD3を最上位ビツト
とする入力信号（D3，D2，D1，D0）のDA変換
出力であることがわかる。
とする入力信号（D3，D2，D1，D0）のDA変換
出力であることがわかる。
上述した従来のDA変換器は、デイジタルな入
力信号D0〜D3のすべてのパターンに対し、出力
電圧Ｖを測定することにより動作のテストが行え
る。しかし、測定専用の端子を備えていないの
で、出力電圧Ｖを測定するときも出力端子を使用
することになるが、このようなDA変換器を複数
(N)個収納した半導体集積回路にあつては、出力端
子Vputと測定器との接続をＮ回行う必要があり煩
雑であるという欠点がある。
力信号D0〜D3のすべてのパターンに対し、出力
電圧Ｖを測定することにより動作のテストが行え
る。しかし、測定専用の端子を備えていないの
で、出力電圧Ｖを測定するときも出力端子を使用
することになるが、このようなDA変換器を複数
(N)個収納した半導体集積回路にあつては、出力端
子Vputと測定器との接続をＮ回行う必要があり煩
雑であるという欠点がある。
また、最近の集積回路技術の急進展によつて可
能になつたのであるが、集積回路の１チツプ内に
DA変換器とこれにより制御される被制御回路を
集積した場合にも、変換器の動作のテストを行う
ためだけの目的でDA変換器の出力端子をテスト
用の端子として集積回路のピンに出さなければな
らない。したがつて、１チツプ内に多数のDA変
換器とその被制御回路を集積した場合には、その
組数だけピン数を増やさなければならなくなり、
集積回路のピン数が増えるという欠点がある。
能になつたのであるが、集積回路の１チツプ内に
DA変換器とこれにより制御される被制御回路を
集積した場合にも、変換器の動作のテストを行う
ためだけの目的でDA変換器の出力端子をテスト
用の端子として集積回路のピンに出さなければな
らない。したがつて、１チツプ内に多数のDA変
換器とその被制御回路を集積した場合には、その
組数だけピン数を増やさなければならなくなり、
集積回路のピン数が増えるという欠点がある。
本発明のDA変換器は、テスト時に出力端子と
測定器との接続を１回だけ行えばよく、さらに
DA変換器とその被制御回路とを１チツプ内に多
数組集積した場合でもテスト用の端子１ピンでこ
れらすべてのDA変換器の動作のテストが行える
という特徴を有している。
測定器との接続を１回だけ行えばよく、さらに
DA変換器とその被制御回路とを１チツプ内に多
数組集積した場合でもテスト用の端子１ピンでこ
れらすべてのDA変換器の動作のテストが行える
という特徴を有している。
本発明のDA変換器は、第１抵抗器と該第１抵
抗器の２倍の抵抗値を有する第２抵抗器とをそれ
ぞれ複数個はしご型に接続して構成されるデジタ
ルアナログ変換器であつて、 本デジタルアナログ変換器の出力端子に一端が
接続される第２抵抗器の他端をその他の抵抗器か
ら分離し、 他端にバイアス電圧を供給する第１バイアス供
給源と、 分離された抵抗器群の共通接続点にバイアス電
圧と同値のバイアス電圧を供給する第２バイアス
供給源 とを有することを特徴とする。
抗器の２倍の抵抗値を有する第２抵抗器とをそれ
ぞれ複数個はしご型に接続して構成されるデジタ
ルアナログ変換器であつて、 本デジタルアナログ変換器の出力端子に一端が
接続される第２抵抗器の他端をその他の抵抗器か
ら分離し、 他端にバイアス電圧を供給する第１バイアス供
給源と、 分離された抵抗器群の共通接続点にバイアス電
圧と同値のバイアス電圧を供給する第２バイアス
供給源 とを有することを特徴とする。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例の回路図を示
し、１チツプ内にDA変換器３、被制御回路５、
第１バイアス供給源１および第２バイアス供給源
２を収納している。従つて、出力端子V00および
バイアス端子B1，B2は外付端子としなくてもよ
い。
し、１チツプ内にDA変換器３、被制御回路５、
第１バイアス供給源１および第２バイアス供給源
２を収納している。従つて、出力端子V00および
バイアス端子B1，B2は外付端子としなくてもよ
い。
DA変換器３は、抵抗器７の出力端子V00側で
ない他端が抵抗器R5と分離されているにも拘わ
らず、後述のように、バイアス端子B1とB2とが
同電位になるように構成されているため、第４図
に示したDA変換器１１と同構成となる。
ない他端が抵抗器R5と分離されているにも拘わ
らず、後述のように、バイアス端子B1とB2とが
同電位になるように構成されているため、第４図
に示したDA変換器１１と同構成となる。
DA変換器３の抵抗器Ｒ１，Ｒ３およびＲ５の
一端は共通接続され、第２バイアス供給源２の出
力端子であるバイアス端子Ｂ１に接続され、抵抗
器Ｒ７の一端は第１バイアス供給源１の出力端子
であるバイアス端子Ｂ２に接続されている。
一端は共通接続され、第２バイアス供給源２の出
力端子であるバイアス端子Ｂ１に接続され、抵抗
器Ｒ７の一端は第１バイアス供給源１の出力端子
であるバイアス端子Ｂ２に接続されている。
第２バイアス供給源２は増幅器７とトランジス
タＱ１、定電流源９で構成され、増幅器７とトラ
ンジスタＱ１がボルテージフオロワ回路をなして
いるので、バイアス端子Ｂ１の電位は増幅器７の
＋側の入力に与えられる電源E2の電位と等しく
なる、定電流源９はDA変換器３へ流れ込む電流
が０になつているトランジスタＱ１をオンにして
おくために必要な定電流源である。
タＱ１、定電流源９で構成され、増幅器７とトラ
ンジスタＱ１がボルテージフオロワ回路をなして
いるので、バイアス端子Ｂ１の電位は増幅器７の
＋側の入力に与えられる電源E2の電位と等しく
なる、定電流源９はDA変換器３へ流れ込む電流
が０になつているトランジスタＱ１をオンにして
おくために必要な定電流源である。
第１バイアス供給源１も第２バイアス供給源２
と同じ回路構成であり、バイアス端子Ｂ２は電源
Ｅ２の電位と等しくなる。
と同じ回路構成であり、バイアス端子Ｂ２は電源
Ｅ２の電位と等しくなる。
第１バイアス供給源１のトランジスタＱ２のコ
レクタは測定端子Ｔに接続され、この端子Ｔと電
源端子Vccの間には電流計６が接続されている。
レクタは測定端子Ｔに接続され、この端子Ｔと電
源端子Vccの間には電流計６が接続されている。
以上のような構成の結果、DA変換器３は第４
図に示したDA変換器１１と同様に動作すること
になる。DA変換器３の出力端子V00の電圧をV0
とすると、出力電圧V0は被制御回路５の入力イ
ンピーダンスが十分に大きければDA変換器１１
の出力電圧Ｖと等しくなる。被制御回路５の入力
インピーダンスが十分に大きくない場合は、出力
電圧V0は出力電圧Ｖとは等しくならないが、出
力電圧V0は入力信号D0〜D3のパターン（D0，
D1，D2，D3）のDA変換出力になることは明らか
である。
図に示したDA変換器１１と同様に動作すること
になる。DA変換器３の出力端子V00の電圧をV0
とすると、出力電圧V0は被制御回路５の入力イ
ンピーダンスが十分に大きければDA変換器１１
の出力電圧Ｖと等しくなる。被制御回路５の入力
インピーダンスが十分に大きくない場合は、出力
電圧V0は出力電圧Ｖとは等しくならないが、出
力電圧V0は入力信号D0〜D3のパターン（D0，
D1，D2，D3）のDA変換出力になることは明らか
である。
バイアス端子Ｂ２は電源Ｅ２の電位と等しく一
定の電位なので、出力端子V00に接続される抵抗
値2Rの抵抗器Ｒ７には出力電圧V0に応じた電流
が流れる。すなわち、入力信号（D0〜D3のパタ
ーンが（０，０，０，０）の時、最小の電流が流
れ、（１，０，０，０），（０，１，０，０）と順
に入力信号を大きくすると一定のステツプで電流
が増え、（１，１，１，１）で最大の電流が流れ
る。したがつてDA変換器３の動作のテストは入
力信号パターン（D0，D1，D2，D3）をたとえば
（０，０，０，０）から（１，１，１，１）まで
順に変化させて、その時の抵抗器Ｒ７を流れる電
流変化を電流計で測定することにより行うことが
できる。
定の電位なので、出力端子V00に接続される抵抗
値2Rの抵抗器Ｒ７には出力電圧V0に応じた電流
が流れる。すなわち、入力信号（D0〜D3のパタ
ーンが（０，０，０，０）の時、最小の電流が流
れ、（１，０，０，０），（０，１，０，０）と順
に入力信号を大きくすると一定のステツプで電流
が増え、（１，１，１，１）で最大の電流が流れ
る。したがつてDA変換器３の動作のテストは入
力信号パターン（D0，D1，D2，D3）をたとえば
（０，０，０，０）から（１，１，１，１）まで
順に変化させて、その時の抵抗器Ｒ７を流れる電
流変化を電流計で測定することにより行うことが
できる。
なお、増幅器８の入力インピーダンスは、通
常、十分に大きく、トランジスタＱ２のベース電
流も無視することが可能で、また定電流源１０の
存在の故にトランジスタＱ２のコレクタ電流の変
化は抵抗器Ｒ７の電流の変化とほとんど等しい。
常、十分に大きく、トランジスタＱ２のベース電
流も無視することが可能で、また定電流源１０の
存在の故にトランジスタＱ２のコレクタ電流の変
化は抵抗器Ｒ７の電流の変化とほとんど等しい。
第２図は本発明の第２の実施例である。本実施
例はバイアス供給源が共通の２つのＲ−2Rはし
ご型のDA変換器３と１３の動作のテストを測定
端子Ｔ１ピンで行えることを示すものである。本
実施例の構成は次のようになつている。
例はバイアス供給源が共通の２つのＲ−2Rはし
ご型のDA変換器３と１３の動作のテストを測定
端子Ｔ１ピンで行えることを示すものである。本
実施例の構成は次のようになつている。
４ビツトのＲ−2Rはしご型のDA変換器３，３
ビツトのＲ−2Rはしご型のDA変換器１３、２つ
の被制御回路５，１５、第１バイアス供給源１お
よび第２バイアス供給源２が１チツプ内に収納さ
れている。
ビツトのＲ−2Rはしご型のDA変換器１３、２つ
の被制御回路５，１５、第１バイアス供給源１お
よび第２バイアス供給源２が１チツプ内に収納さ
れている。
DA変換器１３は、入力信号のビツト数は違う
が、DA変換器３と同構成である。すなわち、
DA変換器１３の抵抗器Ｒ１２の一端は第１バイ
アス供給源１の出力端子に、また抵抗器Ｒ８，Ｒ
１０の各一端は共に第２バイアス供給源２の出力
に接続される。
が、DA変換器３と同構成である。すなわち、
DA変換器１３の抵抗器Ｒ１２の一端は第１バイ
アス供給源１の出力端子に、また抵抗器Ｒ８，Ｒ
１０の各一端は共に第２バイアス供給源２の出力
に接続される。
従つてDA変換器３の抵抗器Ｒ７とDA変換器
１３の抵抗器Ｒ１２の一端は共に第１バイアス供
給源１の出力端子に接続されることになる。
１３の抵抗器Ｒ１２の一端は共に第１バイアス供
給源１の出力端子に接続されることになる。
第１バイアス供給源１および第２バイアス供給
源２は、第１図に示したそれらと同回路で、出力
電圧を電源Ｅ２の電圧と等しくする。第１バイア
ス供給源１のトランジスタＱ２のコレクタは、他
端が電源端子Vccに接続された抵抗器Ｒ２０と測
定端子Ｔに接続される。
源２は、第１図に示したそれらと同回路で、出力
電圧を電源Ｅ２の電圧と等しくする。第１バイア
ス供給源１のトランジスタＱ２のコレクタは、他
端が電源端子Vccに接続された抵抗器Ｒ２０と測
定端子Ｔに接続される。
本実施例において２つのDA変換器３および１
３のテストはたとえば次のように行えばよい。
３のテストはたとえば次のように行えばよい。
まず、DA変換器３の動作をテストする。その
ために、DA変換器１３の入力信号パターン
（D4，D5，D6）をたとえば（０，０，０）に固定
しておく。このときDA変換器１３のスイツチ
S4，S5，S6はオフになるので、DA変換器１３の
出力端子V04の電圧をV1とすると、出力電圧V1は
最高電位に固定され、第１バイアス供給源１から
DA変換器１３に流れ込む電流は一定になる。
ために、DA変換器１３の入力信号パターン
（D4，D5，D6）をたとえば（０，０，０）に固定
しておく。このときDA変換器１３のスイツチ
S4，S5，S6はオフになるので、DA変換器１３の
出力端子V04の電圧をV1とすると、出力電圧V1は
最高電位に固定され、第１バイアス供給源１から
DA変換器１３に流れ込む電流は一定になる。
この条件で、DA変換器３の入力信号パターン
（D0，D1，D2，D3）を（０，０，０，０）から
（１，１，１，１）に順に変化させてその時の第
１バイアス供給源１のトランジスタＱ２のコレク
タ電流の変化を測定することによりテストを行
う。
（D0，D1，D2，D3）を（０，０，０，０）から
（１，１，１，１）に順に変化させてその時の第
１バイアス供給源１のトランジスタＱ２のコレク
タ電流の変化を測定することによりテストを行
う。
トランジスタＱ２のコレクタ電流の検出手段と
して、本実施例では第１図の電流計６のかわりに
抵抗器Ｒ２０と電圧計２５を備えている。抵抗器
Ｒ２０の一端を集積回路の電源端子Vccに接続し、
他端をトランジスタＱ２のコレクタと測定端子Ｔ
に接続すれば、トランジスタＱ２のコレクタ電流
の変化は抵抗器Ｒ２０の両端の電圧の変化に変換
され、それは電源端子Vccと測定端子Ｔの間に電
圧計２５を接続することにより測定できる。この
場合抵抗器Ｒ２０を集積回路に内蔵すれば測定端
子Ｔはテスト時以外は開放していてよいという利
点がある。
して、本実施例では第１図の電流計６のかわりに
抵抗器Ｒ２０と電圧計２５を備えている。抵抗器
Ｒ２０の一端を集積回路の電源端子Vccに接続し、
他端をトランジスタＱ２のコレクタと測定端子Ｔ
に接続すれば、トランジスタＱ２のコレクタ電流
の変化は抵抗器Ｒ２０の両端の電圧の変化に変換
され、それは電源端子Vccと測定端子Ｔの間に電
圧計２５を接続することにより測定できる。この
場合抵抗器Ｒ２０を集積回路に内蔵すれば測定端
子Ｔはテスト時以外は開放していてよいという利
点がある。
次に、DA変換器１３の動作のテストも同様に
行うことができる。すなわち、まずDA変換器３
の入力信号パターン（D0，D1，D2，D3）をたと
えば（０，０，０，０）に固定しておいて、DA
変換器１３の入力信号パターン（D4，D5，D6）
を（０，０，０）から（１，１，１）に変化させ
て、その時のトランジスタＱ２のコレクタ電流の
変化を同様に測定すればよい。
行うことができる。すなわち、まずDA変換器３
の入力信号パターン（D0，D1，D2，D3）をたと
えば（０，０，０，０）に固定しておいて、DA
変換器１３の入力信号パターン（D4，D5，D6）
を（０，０，０）から（１，１，１）に変化させ
て、その時のトランジスタＱ２のコレクタ電流の
変化を同様に測定すればよい。
本実施例では、バイアス供給源が共通の２つの
DA変換器を１チツプに収納した場合であるが同
じバイアス供給源に接続される３つ以上のDA変
換器の場合も同様にできることは明らかである。
このようにして、バイアス供給源が共通の多数の
Ｒ−2Rなしで型DA変換器の動作のテストを測定
端子１ピンで行うことができる。
DA変換器を１チツプに収納した場合であるが同
じバイアス供給源に接続される３つ以上のDA変
換器の場合も同様にできることは明らかである。
このようにして、バイアス供給源が共通の多数の
Ｒ−2Rなしで型DA変換器の動作のテストを測定
端子１ピンで行うことができる。
第３図は本発明の第３の実施例を示す回路図で
ある。本実施例はバイアス電圧の異なる２つの
DA変換器３と１８の動作のテストをテスト用の
端子１ピンで行えることを示すものである。
ある。本実施例はバイアス電圧の異なる２つの
DA変換器３と１８の動作のテストをテスト用の
端子１ピンで行えることを示すものである。
本実施例の構成は次のようになつている。
４ビツトのＲ−2Rはしご型のDA変換器３はそ
の出力端子V00が被制御回路５に接続されてい
る。そのDA変換器３は第１図および第２図の
DA変換器３と同一であり、抵抗器Ｒ１，Ｒ３お
よびＲ５の一端は共通接続されて第２バイアス供
給源２の出力端子に接続され、抵抗器Ｒ７の一端
は第１バイアス供給源１の出力端子に接続されて
いる。第、第のバイアス供給源１，２も、第１図
および第２図のバイアス供給源１，２と同一で、
出力端子を電源Ｅ２の電圧と等しくする。
の出力端子V00が被制御回路５に接続されてい
る。そのDA変換器３は第１図および第２図の
DA変換器３と同一であり、抵抗器Ｒ１，Ｒ３お
よびＲ５の一端は共通接続されて第２バイアス供
給源２の出力端子に接続され、抵抗器Ｒ７の一端
は第１バイアス供給源１の出力端子に接続されて
いる。第、第のバイアス供給源１，２も、第１図
および第２図のバイアス供給源１，２と同一で、
出力端子を電源Ｅ２の電圧と等しくする。
また、ビツトのDA変換器１８は、DA変換器
３と同じ構成であり、抵抗器Ｒ１３，Ｒ１５およ
びＲ１７の一端は共通接続されて第２バイアス供
給源１７の出力端子に接続され、抵抗器Ｒ１９の
一端は第１バイアス供給源１６の出力端子に接続
される。第１、第２のバイアス供給源１６，１７
は共に第１、第２バイアス供給源１，２と同じ回
路構成で、出力電圧を電源Ｅ３の電圧と等しくす
る。
３と同じ構成であり、抵抗器Ｒ１３，Ｒ１５およ
びＲ１７の一端は共通接続されて第２バイアス供
給源１７の出力端子に接続され、抵抗器Ｒ１９の
一端は第１バイアス供給源１６の出力端子に接続
される。第１、第２のバイアス供給源１６，１７
は共に第１、第２バイアス供給源１，２と同じ回
路構成で、出力電圧を電源Ｅ３の電圧と等しくす
る。
第１バイアス供給源１のトランジスタＱ２のコ
レクタと第１バイアス供給源１６のトランジスタ
Ｑ４のコレクタは共通接続され、他端が電源端子
Vccに接続された抵抗器Ｒ２０と測定端子Ｔに接
続される。
レクタと第１バイアス供給源１６のトランジスタ
Ｑ４のコレクタは共通接続され、他端が電源端子
Vccに接続された抵抗器Ｒ２０と測定端子Ｔに接
続される。
本実施例における２つのDA変換器の動作のテ
ストは次のように行う。
ストは次のように行う。
まず、DA変換器１８の入力信号パターン
（D7，D8，D9，D10）をたとえば（０，０，０，
０）に固定しておく。この時、第２バイアス供給
源１７のトランジスタＱ３のコレクタ電流は一定
の電流となり、この電流によつて抵抗器Ｒ２０の
両端の電圧は変化しない。そしてDA変換器３の
入力信号パターン（D0，D1，D2，D3）を（０，
０，０，０）から順に（１，１，１，１）に変化
させてその時の第１バイアス供給源１のトランジ
スタＱ２のコレクタ電流の変化を、第２図に示し
た実施例と同様に抵抗器Ｒ２０の両端の電圧を測
定することによりDA変換器３の動作のテストを
行う。
（D7，D8，D9，D10）をたとえば（０，０，０，
０）に固定しておく。この時、第２バイアス供給
源１７のトランジスタＱ３のコレクタ電流は一定
の電流となり、この電流によつて抵抗器Ｒ２０の
両端の電圧は変化しない。そしてDA変換器３の
入力信号パターン（D0，D1，D2，D3）を（０，
０，０，０）から順に（１，１，１，１）に変化
させてその時の第１バイアス供給源１のトランジ
スタＱ２のコレクタ電流の変化を、第２図に示し
た実施例と同様に抵抗器Ｒ２０の両端の電圧を測
定することによりDA変換器３の動作のテストを
行う。
次に、DA変換器３の入力信号パターン（D0，
D1，D2，D3）をたとえば（０，０，０，０）に
固定して、DA変換器１８の入力信号パターン
（D7，D8，D9，D10）を（０，０，０，０）から
順に（１，１，１，１）に変化させてそのときの
抵抗器Ｒ２０の両端の電圧の変化を測定すること
によりDA変換器１８の動作のテストを行う。
D1，D2，D3）をたとえば（０，０，０，０）に
固定して、DA変換器１８の入力信号パターン
（D7，D8，D9，D10）を（０，０，０，０）から
順に（１，１，１，１）に変化させてそのときの
抵抗器Ｒ２０の両端の電圧の変化を測定すること
によりDA変換器１８の動作のテストを行う。
本実施例では２組のバイアス供給源１，２と１
６，１７にはそれぞれ１つのＲ−2Rはしご型の
DA変換器３，１８しか接続されていないが、そ
れぞれのバイアス供給源に第２図のようにさらに
多数のＲ−2Rはしご型のDA変換器が接続されて
いても同様に測定端子Ｔ１ピンですべてのDA変
換器の動作のテストが行えるのは明らかである。
６，１７にはそれぞれ１つのＲ−2Rはしご型の
DA変換器３，１８しか接続されていないが、そ
れぞれのバイアス供給源に第２図のようにさらに
多数のＲ−2Rはしご型のDA変換器が接続されて
いても同様に測定端子Ｔ１ピンですべてのDA変
換器の動作のテストが行えるのは明らかである。
さらに、本実施例では、バイアス供給源は２組
だが、さらに多数のバイアス供給源の組に接続さ
れるＲ−2Rはしご型のDA変換器があつても、同
様に測定端子Ｔ１ピンですべてのDA変換器の動
作のテストが行えることも明らかである。
だが、さらに多数のバイアス供給源の組に接続さ
れるＲ−2Rはしご型のDA変換器があつても、同
様に測定端子Ｔ１ピンですべてのDA変換器の動
作のテストが行えることも明らかである。
以上説明したように、本発明は、Ｒ−2Rはし
ご型のDA変要器の出力端子に接続される抵抗値
2Rの抵抗器のバイアス供給源を分離し、その抵
抗器を流れる電流の変化を検出することにより、
多数のＲ−2Rはしご型のDA変換器の動作のテス
トを測定用の端子を１ピン設けるだけで行うこと
ができるという効果がある。
ご型のDA変要器の出力端子に接続される抵抗値
2Rの抵抗器のバイアス供給源を分離し、その抵
抗器を流れる電流の変化を検出することにより、
多数のＲ−2Rはしご型のDA変換器の動作のテス
トを測定用の端子を１ピン設けるだけで行うこと
ができるという効果がある。
第１図、第２図、第３図は本発明の第１、第
２、第３の各実施例を示し、第４図は従来例を示
す。 １，１６……第１バイアス供給源、２，１７…
…第２バイアス供給源、３，１１，１３，１８…
…DA変換器、５，１５，２０……被制御回路、
６……電流計、７，８，２１，２２……増幅器、
９，１０，２３，２４，I0〜I10……定電流源、２
５……電圧計、Ｒ１〜Ｒ２０……抵抗器、S0〜
S10……スイツチ、D0〜D10……入力信号、Ｑ１
〜Ｑ４……トムンジスタ、V00，V21，V02，Vput
……出力端子、Ｂ１，Ｂ２……バイアス端子、
Vcc……電源端子、Ｔ……測定端子、Ｅ１〜Ｅ４
……電源。
２、第３の各実施例を示し、第４図は従来例を示
す。 １，１６……第１バイアス供給源、２，１７…
…第２バイアス供給源、３，１１，１３，１８…
…DA変換器、５，１５，２０……被制御回路、
６……電流計、７，８，２１，２２……増幅器、
９，１０，２３，２４，I0〜I10……定電流源、２
５……電圧計、Ｒ１〜Ｒ２０……抵抗器、S0〜
S10……スイツチ、D0〜D10……入力信号、Ｑ１
〜Ｑ４……トムンジスタ、V00，V21，V02，Vput
……出力端子、Ｂ１，Ｂ２……バイアス端子、
Vcc……電源端子、Ｔ……測定端子、Ｅ１〜Ｅ４
……電源。
Claims (1)
- 【特許請求の範囲】 １ 第１抵抗器と該第１抵抗器の２倍の抵抗値を
有する第２抵抗器とをそれぞれ複数個はしご型に
接続して構成されるデジタルアナログ変換器にお
いて、 該デジタルアナログ変換器の出力端子に一端が
接続される前記第２抵抗器の他端をその他の抵抗
器から分離し、 前記他端にバイアス電圧を供給する第１バイア
ス供給源と、 前記分離された抵抗器群の共通接続点に前記バ
イアス電圧と同値のバイアス電圧を供給する第２
バイアス供給源 とを有することを特徴とするデジタルアナログ変
換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17003887A JPS6412724A (en) | 1987-07-07 | 1987-07-07 | Digital/analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17003887A JPS6412724A (en) | 1987-07-07 | 1987-07-07 | Digital/analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412724A JPS6412724A (en) | 1989-01-17 |
| JPH056375B2 true JPH056375B2 (ja) | 1993-01-26 |
Family
ID=15897458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17003887A Granted JPS6412724A (en) | 1987-07-07 | 1987-07-07 | Digital/analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6412724A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
| JP3169884B2 (ja) * | 1998-02-26 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | ディジタル・アナログ変換器及びそのテスト方法 |
-
1987
- 1987-07-07 JP JP17003887A patent/JPS6412724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412724A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148914A (ja) | 電流源装置 | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| KR100341157B1 (ko) | 복잡한 회로구성없이 정확하게 테스트할 수 있는 디지털/아날로그 변환기, 이를 이용한 반도체 집적회로 및 그 테스트 방법 | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| JPH056375B2 (ja) | ||
| JPH0738586B2 (ja) | テスト回路 | |
| JPH06273488A (ja) | Ｉｃ試験装置 | |
| JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
| JPS649594B2 (ja) | ||
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| JPH0227759A (ja) | テスト回路 | |
| CN217846449U (zh) | 一种基于开尔文连接的pmu测量单元 | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JPH0519819Y2 (ja) | ||
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| JPH0998088A (ja) | 半導体集積回路 | |
| JPH0131931Y2 (ja) | ||
| JPH0124985Y2 (ja) | ||
| SU1112286A2 (ru) | Цифровой измерительный прибор | |
| SU991336A1 (ru) | Устройство дл измерени параметров полупроводниковых приборов | |
| JPS63181457A (ja) | 半導体集積回路装置 | |
| JPS583101Y2 (ja) | Ｍｏｓ ｆｅｔの特性測定回路 | |
| JPS6333176Y2 (ja) | ||
| JPS62267674A (ja) | センサ回路 |