JPH0564895B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数の通信ステーシヨンが共通の伝
送ラインを時分割で使用して通信を行なう場合に
適用される通信制御方式に関し、更に詳しくは、
時分割多重通信における伝搬遅延の改善に関する
ものである。

（従来の技術） 分散配置された複数の通信ステーシヨンを、共
通の時分割多重（以下これをTDMと略する）の
通信ネツトワークで結び、ステーシヨン相互間で
時分割多重通信を行なう場合、通信の秩序を保つ
ために制御が必要とされる。

第５図は、TDM通信システムの構成概念図で
あり、第６図は、このシステムにおける通信フレ
ームの説明図である。

第５図において、ＬはTDM通信ネツトワーク
で、この通信ネツトワークはシリアル通信用の通
信ラインとなつている。Ｓ０〜SNは通信ネツト
ワーク１に結合する通信ステーシヨン（インター
フエースアダプタ）である。この通信ステーシヨ
ンＳ０〜SNは、TDM通信装置２１、直並列、
並直列変換手段２２，２３を備えており、ここで
TDM通信ネツトワークのパケツト形式変換の処
理が行なわれている。

通信ネツトワークＬ内には、第６図イに示すよ
うな構成のTDMフレームが、伝送速度に同期し
て定周期で巡回している。ここで最大の伝送速度
を基本伝送速度と呼ぶものとすると、基本伝送速
度の分周比で得られる伝送速度のものについて
は、伝送速度が異なつても同一のTDMフレーム
に乗せることができる。

この場合の伝送方式として、従来、次のような
２つがあつた。

(a) 伝送データ量一定（例えば８ bit） 規定データ量毎にTDMフレームに乗せる。

(b) 伝送周期一定（基本伝送周期） 毎回データをTDMフレームに乗せ、そのデ
ータ量を分周比に応じて変更する。

これらの伝送方式において、１：１通信のよう
に割り当てられるタイムスロツトが確定的な場合
は、(b)の方式が通信制御が容易である。

第６図ロ〜ホは、この(b)の伝送方式の場合のデ
ータ伝送例を示している。

（発明が解決しようとする問題点） 第７図は、通信ステーシヨンＳ０〜Sn内の直
並列変換手段２２，２３の一例を示す説明図であ
る。この例では、８ビツトのシフトレジスタを使
用した場合である。(a)の伝送方式では、直列デー
タの先頭のビツトが並列データの最上位まで移動
するのに、８ビツトタイム必要であり、これが伝
搬遅延となつている。

また、前記(b)の伝送方式では、分周比に応じて
伝送データ量を変化させるため、伝送上の遅延は
伝送速度に関係なく一定であるが、シフトレジス
タがｎビツト（ｎは２以上の整数）であれば、ｎ
ビツトタイムの伝搬遅延が発生する。

このように従来の伝送方式では、伝送速度が遅
いほど伝搬遅延が大きくなるという問題点があつ
た。

本発明は、従来技術におけるこのような問題点
に鑑みてなされたもので、その目的は、伝搬遅延
が伝送速度に依存せず、最大伝送速度である基本
伝送速度の伝搬遅延のみとなるように改善できる
通信制御方式を実現しようとするものである。

〔問題点を解決するための手段〕 前記した問題点を解決する本発明は、 互いにその伝送速度が異なる複数の通信ステー
シヨンを時分割多重通信ネツトワークに接続し、
時分割多重通信ネツトワーク内に前記伝送速度の
中で最大の伝送速度に同期したフレームを定周期
で巡回させると共に、当該フレームに乗せるデー
タの量を前記最大伝送速度に対する自身の通信ス
テーシヨンの伝送速度の分周比に応じて変更し伝
送するようにした通信制御方式において、 前記各通信ステーシヨンＳ１〜SNは、 直列データを並列データに変換する直並列変換
器２３と、 この並列データを所定のパケツト形式に変換し
前記フレームに乗せてネツトワークに送出すると
ともに、ネツトワークを介して受信したフレーム
から並列データを取り出すパケツト形式変換処理
を行う機能を有する時分割多重通信装置２１と、 この時分割多重通信装置から取り出された並列
データを直列データに変換する並直列変換器２２
とを備え、 送信側の通信ステーシヨンにおいて、前記直並
列変換器２３は、そこに印加される直列データａ
０，ａ２……がその先頭ビツトデータから順次、
先頭に対応する並列ビツト位置Ｑ０側より順番に
配列するように制御され、 受信側の通信ステーシヨンにおいて、前記並直
列変換器２２は、前記直並列変換器２３の先頭に
対応する並列ビツト位置に格納されていたデータ
ａ０が先頭になり読みだされるように制御される
ことを特徴とする通信制御方式である。

〔実施例〕

第１図は、各通信ステーシヨンの要部の構成ブ
ロツク図である。２３は直並列変換器で、デマル
チプレクサとラツチ回路とで構成されており、シ
リアルデータ入力端子Ｄ、パラレルデータ出力端
子Ｑ０〜Ｑ７、アドレス信号が印加される端子
Ａ，Ｂ，Ｃ、イネエーブル信号が印加される端子
Ｇ（この端子は内部のラツチ回路に接続されてい
る）を有している。２４はアドレスカウンタで、
シリアルデータに同期したクロツク（CLOCK）
をカウントし、直列データに対応する並列位置の
アドレス信号を端子ABCに与える。このアドレ
スカウンタ２４の計数値は、基本伝送周期に同期
して発生される制御信号CLRによつて、１伝送
周期ごとにクリアされる。２５はライトパルス
（WRITE PULSE）回路で、クロツクを入力し、
直並列変換器２３の端子Ｇにイネエーブル信号
ENAを出力する。

第２図は、直並列、並直列変換器２３，２２内
のデータの概念図である。データ出力端子Ｑ０
は、並直列変換器２２の直列データの先頭に対応
している。

第３図は、本発明における基本伝送速度での動
作を示すタイムチヤートで、ここではTDMフレ
ーム周期（基本伝送周期）Ｔで伝送するデータ量
を８ビツトとした場合を例示する。

はじめに、基本伝送周期の先頭で、トに示す制
御信号CLRにより、アドレスカウンタ２４が初
期化され、イに示すシリアルデータの今回の先頭
ビツトが、ハに示す信号によつて、直並列
変換器２３のＱ０に書き込まれる。次に、ニに示
すように第２ビツトの到来により、Ａ端子に印加
されるアドレス信号がインクリメントされ、直並
列変換器２３のＱ１に第２ビツトのデータa₁が書
き込まれる。このような動作を順次繰返し、第７
ビツトのデータa₇がＱ７に書き込まれる。この結
果、直並列変換器２３には、そこに図示するよう
に直列データが並列データとして配列される。こ
の並列データは、パケツト形式を整えられた後、
TDM通信で基本伝送周期内に相手側ステーシヨ
ンに送られ、相手側ステーシヨンの並直列変換回
路２２に書き込まれる。並直列変換回路２２から
は、データa₀が先頭となり、直列データが送出さ
れる。

第４図は、基本伝送速度（例えば19.2Kbps）
に対する各分周速度における送信側通信ステーシ
ヨン内の直並列変換器２３と、受信側通信ステー
シヨン内の並直列変換器２２のデータ格納の状態
を示す説明図である。

(a)は、1/2分周速度（例えば9.6Kbps）の場合
である。送信側通信ステーシヨン内の直並列変換
器２３には、４ビツトの直列データａ０〜ａ３が
印加されていて、その先頭ビツトデータａ０は、
先頭に対応する並列ビツト位置Ｑ０に配列され、
２番目のビツトデータａ１は、次の並列ビツト位
置Ｑ１に配置され、３番目のビツトデータａ２
は、次の並列ビツト位置Ｑ２に配置され、４番目
のビツトデータａ３は、次の並列ビツト位置Ｑ３
に配置されている。

直並列変換器２３は、前述したように、そこに
印加される直列データａ０，ａ２……がその先頭
ビツトデータから順次、先頭に対応する並列ビツ
ト位置Ｑ０側より順番に配列するように制御され
る結果、ネツトワークに送出されるフレームに乗
るデータは、基本伝送周期のスタート時期より順
次、ａ０，ａ１，ａ２，ａ３のように送出され
る。なお、この時の伝送量は４ビツトとなつてい
る。

受信側通信ステーシヨン内の並直列変換器２２
には、受信したフレーム内のデータａ０，ａ１，
ａ２，ａ３が、図示するように先頭の読みだし位
置から順次格納され、直並列変換器２３の先頭に
対応する並列ビツト位置Ｑ０に格納されていたデ
ータａ０が先頭になり読みだされる。

(b)は1/4分周速度（例えば４，8Kbps）の場合
である。この場合、送信側通信ステーシヨン内の
直並列変換器２３には、２ビツトの直列データａ
０，ａ１が印加されていて、その先頭ビツトデー
タａ０は、先頭に対応する並列ビツト位置Ｑ０に
配列され、２番目のビツトデータａ１は、次の並
列ビツト位置Ｑ１に配置されている。

この場合、ネツトワークに送出されるフレーム
に乗るデータは、基本伝送周期のスタート時期よ
り順次、ａ０，ａ１のように送出され、その伝送
量は２ビツトとなつている。

受信側通信ステーシヨン内の並直列変換器２２
には、受信フレーム内のデータａ０，ａ１が、図
示するように先頭の読みだし位置から順次格納さ
れ、直並列変換器２３の先頭に対応する並列ビツ
ト位置Ｑ０に格納されていたデータａ０が先頭に
なり、(a)の場合と同様に読みだされる。

(c)は1/8分周速度（例えば２，4Kbps）の場合
である。この場合、送信側通信ステーシヨン内の
直並列変換器２３には、１ビツトの直列データａ
０が印加されていて、そのビツトデータａ０は、
先頭に対応する並列ビツト位置Ｑ０に配列されて
いる。

この場合、ネツトワークに送出されるフレーム
に乗るデータは、基本伝送周期のスタート時期よ
り、ａ０のように送出され、その伝送量は１ビツ
トとなつている。

受信側通信ステーシオン内の並直列変換器２２
には、受信したフレーム内のデータａ０が、図示
するように先頭の読みだし位置に格納され、直並
列変換器２３の先頭に対応する並列ビツト位置Ｑ
０に格納されていたデータａ０が先頭になり読み
だされる。

本発明の通信制御方式は、この様に、送信側の
通信ステーシヨンにおいて、直並列変換器２３
は、そこに印加される直列データａ０，ａ２……
がその先頭ビツトデータから順次、先頭に対応す
る並列ビツト位置Ｑ０側より順番に配列する（書
き込む）ように構成したもので、TDM通信装置
２１を介してネツトワークに送出されるフレーム
に乗るデータは、いずれの分周速度においても、
その先頭ビツトの時期がフレームのスタート時期
（フレームの先頭位置）付近にあり、基本伝送速
度の場合と同一となる。

なお、上記では基本伝送速度の直並列変換ブロ
ツク単位を８ビツトとしたものであるが、この直
並列変換のブロツク単位は、アプリケーシヨンに
より、例えば16ビツト単位あるいは32ビツト単位
といつたように任意に設定するものとする。

（発明の効果） 以上説明したように、本発明は、フレーム巡回
の基本周期でデータを伝送する場合、直並列変換
の並列配置を、並直列変換の直列データの先頭か
ら配置するようにしたもので、これによつて、直
並列変換の伝搬遅延が、分周比に関係なく１基本
伝送周期のみにでき、時分割多重通信における伝
搬遅延を改善することができる。

【図面の簡単な説明】

第１図は本発明において用いられる各ステーシ
ヨンの要部の構成ブロツク図、第２図は直並列、
並直列変換器内のデータの概念図、第３図は本発
明における基本伝送速度での動作を示すフローチ
ヤート、第４図はデータ格納の状態を示す説明
図、第５図はTDM通信システムの構成概念図、
第６図は第５図システムにおける通信フレーム及
びデータ伝送例を示す説明図、第７図は各通信ス
テーシヨン内の直並列変換手段の一例を示す説明
図である。 Ｓ０〜Sn……通信ステーシヨン、Ｌ……通信
ライン、２１……TDM通信装置、２２……並直
列変換器、２３……直並列変換器。

Claims (1)

1. 【特許請求の範囲】 １ 互いにその伝送速度が異なる複数の通信ステ
   ーシヨンを時分割多重通信ネツトワークに接続
   し、時分割多重通信ネツトワーク内に前記伝送速
   度の中で最大の伝送速度に同期したフレームを定
   周期で巡回させると共に、当該フレームに乗せる
   データの量を前記最大伝送速度に対する自身の通
   信ステーシヨンの伝送速度の分周比に応じて変更
   し伝送するようにした通信制御方式において、 前記各通信ステーシヨンＳ１〜SNは、 直列データを並列データに変換する直並列変換
   器２３と、 この並列データを所定のパケツト形式に変換し
   前記フレームに乗せてネツトワークに送出すると
   ともに、ネツトワークを介して受信したフレーム
   から並列データを取り出すパケツト形式変換処理
   を行う機能を有する時分割多重通信装置２１と、 この時分割多重通信装置から取り出された並列
   データを直列データに変換する並直列変換器２２
   とを備え、 送信側の通信ステーシヨンにおいて、前記直並
   列変換器２３は、そこに印加される直列データａ
   ０，ａ２……がその先頭ビツトデータから順次、
   先頭に対応する並列ビツト位置Ｑ０側より順番に
   配列するように制御され、 受信側の通信ステーシヨンにおいて、前記並直
   列変換器２２は、前記直並列変換器２３の先頭に
   対応する並列ビツト位置に格納されていたデータ
   ａ０が先頭になり読みだされるように制御される
   ことを特徴とする通信制御方式。