JPH0565893B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、キースキヤン入力装置を備えたマイ
クロコンピユータに関するものである。

キースキヤン方式の入力装置は少ない信号線で
多くのキースイツチを備えることができるため、
比較的低価格のキーボードや、電卓や電子腕時計
等の携帯用電子機器に応用されている。

キースキヤン入力回路の例を第１図に示す。１
はマイクロコンピユータ、２はキースイツチ、３
は出力ポート、４は入力ポート、５はプルダウン
抵抗である。Ｉ０〓〜I3の４本の入力ポート信号線
はマイクロコンピユータに内蔵されたプルダウン
抵抗の作用により、通常L₀レベルに保たれてい
る。０〓〜₃の４本の出力ポート信号線は、一
定の周期でスキヤンされており、第１の状態では
Ｏ₀，₁，₂，₃の順に、（Hi、L₀、L₀、L₀）
レベル、第２の状態では（L₀、Hi、L₀、L₀）レ
ベル、第３の状態では（L₀、L₀、Hi、L₀）レベ
ル、第４の状態では（L₀、L₀、L₀、Hi）レベル
となり、これらの４つの状態が繰り返されてい
る。また、出力ポートの駆動インピーダンスは、
プルダウン抵抗のインピーダンスと比較して十分
低く設定されている。たとえば、₂がHiレベル
の期間には₂ラインに接続された４つのキース
イツチの情報が入力ポートに読み込まれる。

電子腕時計のような高密度の実装効率が要求さ
れる超小型機器においては、マイクロコンピユー
タのシステムリセツト用キースイツチを専用に設
けることは困難で、通常、４個のキースイツチの
同時押しにより、システムリセツトを起動させる
方法を用いるのが有利である。ところが、マイク
ロコンピユータが、システムダウンしている時に
は、各出力ポートがHiレベルであるとは限らな
いため、前記の方法でシステムリセツトを起動
し、マイクロコンピユータを初期化することはで
きない。したがつて、従来はキースキヤン入力方
式によるマイクロコンピユータを備えた電子機器
には専用リセツトキーが必要となり、機器の小型
化やデザイン上の障害となつていた。また、これ
を無視して、キーマトリツクスのみで機器を構成
した場合には、システムダウン時に電源再投入に
よる始動が不要になることがあり、機器の商品と
しての信頼度を低下させていた。

本発明は、上記の欠点を解決しようとするもの
であり、マイクロコンピユータのシステムダウン
時においても、専用リセツトキーを設けることな
く、キーマトリツクスからのリセツト起動が可能
なキースキヤン方式のマイクロコンピユータを提
供することを目的としている。

また、本発明によるマイクロコンピユータは、
マイクロコンピユータのシステムダウンを検知す
る手段と、システムダウン時に出力ポートの状態
を強制的に初期化する手段を備え、マイクロコン
ピユータの非正常動作時においても、キーマトリ
ツクスの特定のキースイツチまたは特定のキース
イツチ群の組み合せにより、システムリセツトを
起動する手段を備えたことを特徴としている。

第２図は、本発明によるキースキヤン入力方式
マイクロコンピユータの実施例である。６，７は
マスターレイブ型フリツプフロツプ、８はNOR
ゲート、９はインバータ、１０はハーフビツト型
フリツプフロツプ、１１は異電源間インターフエ
ース、１２は出力バツフア、１３はプルダウン抵
抗、_iとI_iの交点にキースイツチが設けられてい
る。６と７によりカウンターを構成しており、そ
の入力クロツクはφ₁で、１Hz信号である。また、
１０にはアキユームレータの最下位ビツト出力で
ある０〓が入力されている。SWは₀の読み込み
信号である。１４はシステムリセツトを起動させ
るNANDゲートである。

従来、アキユームレータの出力をインターフエ
ースと出力バツフアを通して直接出力ポートへ出
力していたが、本実施例においては、出力ポート
の₀の系統に限り、新たにカウンター（所定時
間を計測するタイマー動作をする）を設け、一定
時間以上₀がL₀レベルになると、強制的に₀を
Hiレベルへセツトする機能がある。

その動作は、カウンターのクロツク信号が１Hz
であるから、₀が１〜２秒以上連続してHiとな
り、I₀〜I₃に接続された４本の信号線に設けられ
たスイツチのうち、₀に接続されているものを
全て同時にONしたとき、NANDゲート１４より
システムリセツト信号が出力され、ハードウ
エア的にシステムリセツト動作が開始される。

さらに詳述すると、マイクロコンピユータの正
常動作時においては、０〓が１秒以上連続して
L₀レベルとなるような状態をソフトウエアで使
用していないので、０〓のレベルを観測すること
により、システムダウン状態の検知が可能になる
のである。６，７のマスタースレイプ型フリツプ
フロツプは、アキユームレータのA₀信号のレベ
ルに応じて、₀＝L₀の時にはリセツト状態、₀
＝Hiの時には動作状態となる。₀＝L₀の時に
は、NORゲート８の作用により、₀＝Hiとなる
ので、特別な処理なしにシステムリセツト起動可
能である。また、逆に、₀＝Hiの期間が１秒以
上続くとフリツプフロツプ６，７のリセツト入力
ＲがHiとなり、フリツプフロツプ６，７が１秒
以上リセツトされずに動作を続けることができ、
フリツプフロツプ６のに入力されたL₀が、シ
フトされフリツプフロツプ７の出力ＱにHiとな
つて出力され、₀のレベルを強制的にHiへセツ
トし、この状態においてもシステムリセツト起動
可能とするのである。

本発明によるキースキヤン方式マイクロコンピ
ユータを使用すれば、キーマトリツクス以外に専
用リセツトキースイツチを必要としないので、機
器の実装の効率と自由度を高め、小型化が可能に
なり、電卓付電子腕時計等の超小型電子機器のシ
ステムダウン状態からのリスタートを信頼性良く
実施できる。

【図面の簡単な説明】

第１図は、従来のキースキヤン入力回路の例を
示すブロツク図。 １……マイクロコンピユータ、２……キースイ
ツチ、３……出力ポート、４……入力ポート、５
……プルダウン抵抗。 第２図は、本発明によるキースキヤン入力方式
マイクロコンピユータの実施例を示す回路図。 ６，７……マスタースレイブ型フリツプフロツ
プ、８……NORゲート、９……インバータ、１
０……ハーフビツト型フリツプフロツプ、１１…
…異電源間インターフエース、１２……出力バツ
フア、１３……プルダウン抵抗、１４……
NANDゲート。

Claims (1)

1. 【特許請求の範囲】 １ 複数の入力ポート信号線と複数の出力ポート
   信号線とをマトリツクス状に配列し、該マトリツ
   クスの交点にキースイツチを配置し、前記複数の
   入力ポート信号線の電位が前記出力ポート信号線
   に出力された第１の電位であることを検出し前記
   マイクロコンピユータをリセツトする信号を発生
   するリセツト信号発生手段を有するキースキヤン
   入力方式マイクロコンピユータにおいて、 所定の周期でリセツトされるカウンタと、前記
   カウンタが前記所定の周期でリセツトされず動作
   したときの出力に基づき強制的に前記複数の出力
   ポート信号線のうち少なくとも１本の電位を前記
   第１の電位とする手段を有することを特徴とする
   キースキヤン入力方式マイクロコンピユータ。