JPS6232486B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は１つ以上の速度でパルスを発生する
（即ちコンピユータ・クロツク装置のパルス周期
を伸張する）か、又はコンピユータ・クロツク装
置を中断する（即ちクロツク・パルスの発生を中
断させることで、以下本願明細書ではこの意味で
使用する）装置に関する。

競合する何れのコンピユータ製造会社にとつて
も、使用者の要求を反映した特徴をその装置に与
え、この装置をできる限り最低のコストで使用者
に提供しなければならない。最低のコストと共に
２つの主たる要求は市場において明るみに出た。
その１つはより大きな処理能力を与えることで、
また他のものは使用者により広範なサービスを与
える幅広い機能を提供することである。これらの
要求は１つの幅広い一般的要求、即ち最少のハー
ドウエアの用件を有する最大のデータ処理機能に
翻訳される。従つてコンピユータの設計者はコン
ピユータ・システムの究極的なコストを減少させ
かつその機能を増大させる問題に直面している。
これらの要求は互いにあい反する。一般に、付加
的な特徴及び機能はハードウエアを増大させコス
トの増大を招く。これに対しコストを減少させる
とハードウエアの減少によつて多くの特徴及び機
能が減少せしめられる。

全てのコンピユータ・システムで使用されかつ
その異なる部分で付加的に使用されている１つの
特別なハードウエア部分はコンピユータ・システ
ムのクロツク装置である。コンピユータ・システ
ムの異なる部分は異なるクロツク速度で動作す
る。例えばカード・リーダ及びプリンターは１つ
の固有な速度で動作する。デイスク及びテープ駆
動装置は他の速度で動作する。コンピユータ・シ
ステムの主たるメモリは更に他の速度で動作す
る。これに対し中央処理装置CPUは更に他の速
度で動作する。コンピユータ・システムがより複
雑になり、マルチプログラミング、マルチプロセ
ツシング及び通信業務を有するので、各クロツク
間のタイミングの要件がまた更に複雑になる。更
に、あるコンピユータ・システムは低同期速度で
動作する。他のコンピユータ・システムは高同期
速度で動作する。また他のものは非同期的に動作
する。従つて異なるクロツク速度を有するクロツ
クばかりでなく、命令により自身をスタート・ス
トツプできるクロツクが所定コンピユータ・シス
テムに要求される。例えばCPU及び主メモリを
備えたコンピユータ・システムはCPUが主メモ
リのサイクル時間である速度R₁で主メモリをア
クセスすることを必要とする。テープ駆動装置が
該システムに付加されると、CPUと主メモリの
両者はテープ駆動装置の速度である異なる速度
R₂でテープ駆動装置と通信することを要求され
うる。このことは異なるクロツク速度を必要とす
る。更に、もしコンピユータ・システムの動作が
非同期的であると（即ち各動作の遂行が、先の動
作が完了した時又は次の動作を必要とされるコン
ピユータ・システムの部分が利用可能である時に
スタートする）、CPUクロツクはコンピユータ・
システムが情報が利用可能である信号を受信する
迄、それ自体を停止する必要がある。勿論、この
スタート・ストツプの問題を処理する１つの方法
はクロツクをその通常の速度で遊ばせることであ
る。しかし情報がアイドリングサイクルの途中で
利用可能である時、それはアイドリングサイクル
の途中で直ちに受信できず、そのサイクルの最初
を待たなければならない。このことは非効率的
で、有効なコンピユータ時間を損失せしめる。従
つてクロツクを中断し、情報が利用可能である時
直ちに再開せしめるようにできるのが良い。

異なるクロツク速度の問題に対する１つの明白
な解決策は夫々の異なる要求に対し異なるクロツ
クを与えることである。しかし前述したように、
このことは市場及び協争の要件と両立し難い。他
の従来の解決策はクロツク装置を低速化又は高速
化する手段を提供することである。しかしコンピ
ユータ・クロツク装置は非常に精密で長期間その
精度を保持しなければならないので、この解決策
はある例外的な環境を除いて実用的でない。なぜ
なら速度が変化する時にその精度を失わない高価
な高精度の制御発振器を必要とするからである。
このことは発振回路が精確であるばかりでなく、
制御回路が非常に精確でなければならないことを
意味する。従つて１つの部品の代わりに２つの高
価な部品を付加することになる。

タイミング回路、特に大型システムの特徴の多
くを有するように要求されている安価なミニ・コ
ンピユータ・システムに対し必要とされることは
要求により伸張できる一連のパルスを自動的に与
えうるコンピユータ・クロツク装置である。更に
そのクロツク装置はある非同期的動作の要求を満
足するようにそれ自体を中断できかつ要求により
直ちに再スタートできるべきである。

本発明の目的は上述した従来からの要求及び問
題点を解決するため、２個以上の高価かつ高精度
の制御発振器を用いることなく、クロツク速度が
可変で、しかもコンピユータ・システムの非同期
的動作に必要とされるそのクロツクの発生を中断
することができ、要求に応じて直ちにクロツクの
発生を再開させ得るクロツク回路を提供するにあ
る。

本発明のより具体的かつ詳細な目的は夫々のパ
ルスが第１の所定のパルス周期T₁を有している
一連のパルスを与えることができ、しかも要求に
より、夫々のパルスが第２の所定のパルス周期
T₂を有している少なくとも１つの他の一連のパ
ルスを与えることができ、しかも指令に応じて高
レベル状態に随時保持できるクロツク回路を提供
するにある。

本発明のクロツク回路は上記目的を達成するた
め、パルスの再循環ループをなすように接続さ
れ、該ループに導入されるパルスを再循環させる
ための遅延線１０１、アンドゲート１０４及び制
御可能な反転要素と、上記遅延線１０１の出力に
接続され、上記再循環パルスの存続期間を伸張す
る遅延要素と、前記パルスの再循環を停止するた
め制御可能に前記反転要素を不能化する制御要素
とを備え、前記反転要素が遅延線１０１とアンド
ゲート１０４間に接続されたナンドゲート１０８
であり、前記遅延要素はナンドゲート１０８と並
列に接続された遅延線１０２とナンドゲート１０
３を含み、このナンドゲート１０３には伸張要求
信号が印加されるようになつていて、前記制御要
素はナンドゲート１０６，１０７を含み、該各ナ
ンドゲートには前記反転要素を中断するための信
号が印加されるようになつていることを特徴とす
る。

第１図は、本発明のクロツク回路の一実施例
で、同図において遅延線１０１の１つの端子に接
続された増幅器１０５に接続されたアンドゲート
１０４が示されている。遅延線１０１は本発明の
この実施例で100ナノ秒の遅延線を与えるが、設
計者がパルスの基本時間期間に対して所望する任
意の所定の遅延を与える遅延線が選ばれてもよ
い。他の遅延線１０２が遅延線１０１の第２の端
子に接続されている。遅延線１０２は種々の遅延
量を与えるためのいくつかのタツプを有してい
る。この実施例において、で示された位置での
タツプは60ナノ秒の遅延を与え、このタツプはナ
ンドゲート１０３の１つの入力端子に接続され、
従つて、ナンドゲート１０３の１つの入力端子に
信号CL160＋OOを与える。伸張信号CLO＋OH
は通常低レベル状態で、ナンドゲート１０３の他
の入力端子に与えられる。ナンドゲート１０３の
出力端子はアンドゲート１０４の１つの入力端子
に接続され、信号CLO＋OGをアンドゲート１０
４に与える。アンドゲート１０４の第２の入力端
子には、信号MSCL−OOが与えられる。MSCL
−OO信号は通常高レベル状態であり、第１図の
コンピユータ用クロツク装置を始動するために使
用される。ユーザが所望しない信号のクロツクを
クリアすることを望む場合には、MSCL−OO信
号を高レベルから低レベルにするコンピユータの
コンソール又はパネル（図示せず）のスイツチを
手動で押す。このようにして、アンドゲート１０
４は無能化され、次いでこれは基本コンピユー
タ・クロツク装置を無能化し、任意の前の信号を
クリアする。故に、この始動点から新たなサイク
ルが開始せしめられる。アンドゲート１０４の第
３の入力端子には、信号CLO＋OFが与えられ
る。後述するように、信号CLO＋OG及びMSCL
−OOは、通常、クロツク装置の通常の作動状態
下で高レベル状態であり、アンドゲート１０４は
信号CLO＋OFに従つて活性化されたり無能化さ
れたりする。遅延線１０１の出力端子はナンドゲ
ート１０８の１つの入力端子に接続される。100
ナノ秒だけ遅延された信号CL100＋OOはこの入
力端子に与えられる。ナンドゲート１０８の第２
の入力端子はナンドゲート１０６の出力端子に接
続され、ナンドゲート１０８の第３の入力はナン
ドゲート１０７の出力端子に接続される。ナンド
ゲート１０６及び１０７からの出力信号CLO＋
OCはナンドゲート１０８のこれら第２及び第３
の入力端子に与えられる。勿論、ナンドゲート１
０８の出力は、上述したように、信号CLO＋OF
を与え、これはアンドゲート１０４の入力端子に
与えられる。ナンドゲート１０６及び１０７はク
ロツク装置を中断する同一の基本的機能を有す
る。１つ以上のナンドゲートを使用する理由は、
中断のための命令が図示していない種々のユニツ
トから与えられてもよく、故にゲート１０６の信
号CLO＋ODが図示していないシステム・コンピ
ユータのメイン・メモリからのものであつてもよ
く、一方ナンドゲート１０７の中断信号（CLO
＋OE）はテープ駆動装置からのものでよい。付
加ユニツトが本装置に加えられると、ナンドゲー
ト１０６及び１０７に類似する付加的なナンドゲ
ートはクロツク装置を中断するための命令を受け
るように使用されてもよい。クロツクを中断する
ためのタイミング命令を表す入力信号CLO＋OD
はナンドゲート１０６の１つの端子に与えられ
る。ナンドゲート１０６の第２の入力端子には、
信号CLO＋OFが与えられ、これはナンドゲート
１０８の出力からのフイードバツク信号を表す。
同様に、通常低レベルである命令信号CLO＋OE
はナンドゲート１０７の１つの端子に与えられ、
一方フイードバツク信号CLO＋OFはナンドゲー
ト１０７の第２の端子に与えられる。アンドゲー
ト１０４が活性化されると、その出力信号は増幅
器１０５において増幅され、増幅された信号
CLO＋OBを遅延線１０１の入力に与える。

アンドゲート、ナンドゲート、増幅器及び遅延
線は従来技術で周知であるため、その詳細は図示
しない。

［本発明の動作］ 第２図を参照して本発明の通常の動作を説明す
る。この実施例では100ナノ秒のレベル状態及び
100ナノ秒の負レベル状態即ち200ナノ秒のパルス
期間を有するパルスが発生される。しかし適当な
遅延線の選択によつて、他の期間を有するパルス
発生しうる。

要するに、パルスを伸張するための回路は２つ
のナンドゲート１０３及び１０８を有する１つの
アンドゲート１０４から成り、各ナンドゲートの
出力はアンドゲート１０４に与えられる。伸張パ
ルスを発生するためアンドゲート１０４への第３
入力信号MSCL−OOは開始時を除いて常に高レ
ベルであるので無視してよい。遅延線１０１の出
発点から入力信号は２つのナンドゲート１０３及
び１０８に送られる。ナンドゲート１０３への入
力信号は合計160ナノ秒遅延せしめられるが、ナ
ンドゲート１０８への入力信号はただ100ナノ秒
だけ遅延せしめられる。通常動作において、ナン
ドゲート１０３の出力は後述するように高レベル
にならしめられる。従つて100ナノ秒の高レベル
及び低レベルのパルスを交互に発生するナンドゲ
ート１０８がアンドゲート１０４を制御する。後
述するある伸張要求信号によつてナンドゲート１
０３は動作状態になる。ナンドゲート１０３から
の出力信号は常に高レベル状態に止まつているわ
けではないので、アンドゲート１０４を動作又は
不動作とするため、ナンドゲート１０３及び１０
８からの両出力信号の協働関係が必要とされる。
アンドゲート１０４の出力が低レベルとなつた
時、伸張信号によつてナンドゲート１０３が動作
状態に切換えられるものとする。通常の動作で、
アンドゲート１０４のこの出力は、ナンドゲート
１０８の出力がその時高レベルになるので、100
ナノ秒後に高レベルに変わる。しかしナンドゲー
ト１０３は動作状態なので、付加的遅延のため60
ナノ秒の間、高レベルはならず、従つてアンドゲ
ート１０４の出力は160ナノ秒の間低レベルに止
まる。しかしナンドゲート１０３及び１０８の各
入力に再度供給される低レベル出力によりナンド
ゲート１０３は、入力が低レベルである限り、出
力が高レベルに止まる点で不動作になる。ナンド
ゲート１０８は直接遅延線１０１に結合されてい
るので100ナノ秒の遅延で動作し、アンドゲート
１０４に印加される100ナノ秒の正レベル信号を
発生する。下記にタイミング図と共にパルスの伸
張動作をより詳細に説明する。

前述したように、アンドゲート１０４の１つの
端子に印加される入力信号MSCL−OOは通常高
レベルである。また通常動作において、伸張信号
CLO＋OHは普通低レベルであるので、ナンドゲ
ート１０３の出力信号CLO＋OGはナンドゲート
１０３への他の入力信号CL160＋OOが何である
かに関係なく、通常高レベルである。従つて、第
２高レベル入力信号CLO＋OGはアンドゲート１
０４の第２入力端子に印加される。これら高レベ
ルの入力信号によりアンドゲート１０４はその第
３入力信号CLO＋OFの状態によつて作動又は不
動作にされる。しかしクロツク信号の発生開始に
先立つて、本発明のクロツク回路は入力信号
MSCL−OOの状態を低レベルにならしめること
により始動される。前述したように、このことは
図示していないコンソール又はパネルのスイツチ
を押すことによつて達成される。これによりアン
ドゲート１０４は他の入力信号の状態に関係なく
不動作になり、従つてクロツク回路をクリアす
る。

かくして初期状態としての上記事態によりコン
ソール又はパネル上の手動スイツチはその通常状
態に戻されると、２つの入力信号CLO＋OG及び
MSCL−OOは通常高レベルである。第３信号
CLO＋OFはまたナンドゲート１０８へ印加され
るCL100＋OOが低レベルであるので、高レベル
状態であり、従つて出力信号CLO＋OFは高レベ
ルである。よつて増幅器１０５の出力信号CLO
＋OBは高レベルで遅延線１０１に印加される。
100ナノ秒遅れて、高レベル状態の信号CL100＋
OOがナンドゲート１０８の１つの端子に印加さ
れる。他の入力端子CLO＋OCはナンドゲート１
０８の他の入力端子に印加される。この実施例で
は、CLO＋OCの入力信号は２つのナンドゲート
１０６，１０７から取り出され、ナンドゲート１
０８は２つの別個の入力端子に印加される。それ
は何れからのナンドゲートからも取り出しうる。
ナンドゲート１０６及び１０７は夫々各ナンドゲ
ート１０６及び１０７に印加される少なくとも１
つの入力信号CLO＋OD又はCLO＋OEを有し、
クロツクを中断する要求信号をあらわす。クロツ
クを中断する要求信号は主メモリから発生し、ナ
ンドゲート１０６によつて受信されるか、又はテ
ープ駆動装置から発生し、ナンドゲート１０７に
よつて受信される。同様に、カードリーダー、プ
リンター等のような他の装置からの要求はナンド
ゲート１０６及び１０７のようなそれ自体個別の
ナンドゲートによつて発生されかつ受信される。
通常低レベルである要求信号CLO＋OD及びCLO
＋OEにより、各ナンドゲート１０６及び１０７
の少なくとも１つの入力端子は低レベルであり、
従つてこれらゲートの出力端子はナンドゲート１
０６及び１０７の他の入力信号が低レベルか又は
高レベルであるかに関係なく高レベルである。従
つて、ナンドゲート１０８の２つの入力端子の
CLO＋OC入力信号が高レベルである。しかし前
述したように、CL100＋OO信号は高レベルであ
る。従つてナンドゲート１０８の出力信号CLO
＋OFは低レベルである。この信号はアンドゲー
ト１０４の第３入力端子に印加され、従つて、ア
ンドゲート１０４を不動作にならしめる。アンド
ゲート１０４からの低レベル出力信号は増幅器１
０５を通り、遅延線１０１に印加される。この信
号は100ナノ秒の間低レベルに止まり、その後高
レベルになる。なぜならその時、ナンドゲート１
０８への入力信号CL100＋OOは低レベルにな
り、従つてナンドゲート１０８を作動させ、高レ
ベル信号CLO＋OFをナンドゲート１０４に与え
る。このサイクルは伸張信号CLO＋OHがクロツ
ク回路の位置２で受信されるか、又はクロツク回
路の位置６で中断信号CLO＋OD又はCLO＋OE
が受信される迄、繰り返される。

第２Ａ及び２Ｂ図を参照して、第２Ｂ図の５に
示す如く一連のパルスが発生される本発明の伸張
動作を説明する。第２Ａ図は伸張信号CLO＋OH
が高レベルになる以前に、前述したような通常動
作の少なくとも１サイクルの間のタイミング図を
示す。第２Ａ，２Ｂ及び３図の円内の数は第１図
の同じ数字の種々の位置でのタイミング図をあら
わす。従つて第２Ａ図から、位置２における伸張
信号CLO＋OHが低レベルである時、本発明は前
述しかつ第２Ａ図に示すように少なくとも１サイ
クルの間、通常モードで動作する。よつて位置１
での２つの100ナノ秒のパルスの一つは高レベル
で、他の１つは低レベルである。３は60ナノ秒だ
け遅れた１のパルスを示す。第２Ａ図はナンドゲ
ート１０３の出力が、伸張信号が印加される点を
あらわす位置２が低レベルである限り、高レベル
に止まることを示す。４は中断信号が不動作であ
る時、ナンドゲート１０８の信号の反転のため１
の反転信号である。従つて、前述したように、位
置3Aでの信号CLO＋OG及び開始信号MSCL−
OOが高レベルであることにより、アンドゲート
１０４は位置４で入力信号としてアンドゲート１
０４に印加されるナンドゲート１０８の出力信号
CLO＋OFによつて作動又は不動作にされる。よ
つて、通常の動作で、位置５は位置４の発振に応
じて100ナノ秒のパルスを提供する。

説明を容易にするため、伸張信号CLO＋OH
が、第２Ａ図でA₁A₁で示す任意の時間において
第１図の位置２に印加されるものとする。この信
号は高レベルになる時迄に、位置3Aでのナンド
ゲート１０３の出力信号は高レベルであつた。し
かし、今、それは反転した態様で、位置３におけ
る入力信号CL160＋OOに応じて発生する。しか
るに位置３の信号CL160＋OOは位置１での信号
に追従するが、60ナノ秒だけ遅延せしめられる。
従つて位置１での信号に生じる変化を参照して見
ることにする。伸張信号が高レベルになると、そ
の効果は位置１で直ちには感知されない。その状
態は低レベルから高レベルに変わり、高レベル信
号が入力において100ナノ秒早く遅延線１０１に
印加されるので、少なくとも100ナノ秒の間、高
レベルのままである。100ナノ秒が経過すると、
位置１での信号は低レベルになる。この間に位置
３での信号は少なくとも60ナノ秒の間は低レベル
にならない。位置３での信号は低レベルになる
と、位置3Aでの信号は高レベルになる。位置3A
での信号が高レベルになると、位置１での信号は
少なくとも60秒の間低レベルである。この高レベ
ル信号はアンドゲート１０４の１つの入力として
印加される。前述したようにアンドゲート１０４
の他の入力端子に印加されるMSCL−OOは通常
高レベルである。従つてアンドゲート１０４の２
つの入力信号は高レベルである。また、位置４で
の信号はナンドゲート１０８の出力で、ナンドゲ
ート１０８の位置１での入力CL100＋OOは低レ
ベルであるので高レベルである。、従つて、作動
可能なアンドゲート１０４への全ての入力によ
り、位置５での増幅器１０５の出力における信号
CLO＋OBは高レベルになる。この高レベル信号
は遅延線１０１の入力に印加され、位置１で100
ナノ秒遅れて現われる。従つてこの期間中、160
ナノ秒、即ち前述した60ナノ秒及び位置１で現わ
れるように高レベル状態をとる100ナノ秒の間低
レベル状態である。このパターンは位置１での信
号の状態たいして何度も繰り返される。前述した
ように位置３での信号状態は位置１での信号状態
に類似しているが、60ナノ秒だけ遅れている。位
置3Aでの信号のレベル状態は、ナンドゲート１
０３での高レベルの伸張信号により反転した態様
で他の入力信号のレベルに追従するので、位置３
での信号レベルを反転したレベルになる。位置４
での信号は位置１での信号の反転信号である。位
置１での信号は１つの入力としてナンドゲート１
０８に印加されるので、位置４でのナンドゲート
１０８の出力は、他の入力が高レベルである時、
位置１での入力の反転信号になる。従つて第２Ｂ
図から、位置５での信号状態は、アンドゲート１
０４の第３入力が通常高レベルであるので、他の
２つの入力位置3A及び４での信号状態を観察す
ることにより得られる。第２Ｂ図から位置3A及
び４の信号が高レベルであると、位置５での信号
状態が高レベルで、逆に位置3Aあるいは４での
入力が低レベルであると、位置５での出力が低レ
ベルであることがわかる。従つて位置５で信号は
100ナノ秒の間高レベル状態に、160ナノ秒の間低
レベル状態に止まる。この状態は伸張信号が除去
される迄、何度も繰り返されるので、100ナノ秒
の高レベル信号は160ナノ秒だけ伸張される。こ
のようにA₁A₁時点以降の位置3A及び１でのパル
ス波形は伸張信号が印加されてから所定時間経過
後のものを表し、最初の伸張されたパルスが位置
１に現われる時間は非伸張パルスと伸張信号の印
加との特別の時間的関係に依存する。

次に第２Ａ，２Ｂ図及び第３図のタイミグン図
を参照し中断及び中断状態を作ることのない場合
についてまず説明し、次いで中断状態を取り出す
ことにより本発明の中断の特徴を説明する。は
位置１で交互に高レベル及び低レベルの100ナノ
秒パルスが発生されるクロツクの通常動作の点線
Ｄ，D₁に至る迄の４つの変化例を示す。また
は位置４でのクロツクのこの信号状態の４つの変
化例を示す。位置４での信号CLO＋OFの状態は
位置１での信号CL100＋OOの反転信号である。
これはナンドゲート１０８が信号CL100＋OOを
反転するからである。前述したように、中断要求
のない時のクロツクの通常動作の間各ナンドゲー
ト１０６及び１７０の１つの入力端子における位
置６での全ての要求信号CLO＋OD及びCLO＋
OEは低レベルである。従つて位置８でのナンド
ゲート１０６及び１０７からの出力信号は高レベ
ルで、入力信号としてナンドゲート１０８に印加
される。これらの高レベルにより、ナンドゲート
１０８の出力は入力信号CL100＋OOに応じて前
述した如く逆の関係で変化する。位置６におい
て、要求信号の１つ（CLO＋OD又はCLO＋OE
の何れかであるかは問題でない）が高レベルにな
る時、クロツクを中断する要求があるとする。こ
の回路の重要な特徴は中断要求の発生についてタ
イミングの制限がないことである。これはゲート
１０８からゲート１０６，１０７へのフイードバ
ツクによる。従つてもし（低レベルの期間の何れ
かにおいて）要求が低レベルであると、その効果
はが高レベルになるまで遅延される。またもし
（高レベルである期間の何れかにおいて）が高
レベルである間に要求が発生すると、１０６／１
０７の低レベル出力の合成出力は遅延線１０１か
らの低レベル出力と同時に発生するので、前記効
果は充分に早く生ずる。説明の都合上、信号はナ
ンドゲート１０６によつて受信され、それは高レ
ベルになる入力信号CLO＋ODであるとする（も
しナンドゲート１０７の中断信号が能動になる
と、終りの結果には差異がない）。ナンドゲート
１０６の位置７での他の入力信号はナンドゲート
１０６の入力にフイードバツクされる位置４での
ナンドゲート１０８の出力から取り出される。位
置６での中断信号CLO＋ODが高レベルになる
と、位置７でのナンドゲート１０６の他の入力信
号CLO＋OFは第３図の４に示す如く低レベルで
ある。従つてナンドゲート１０８の出力が高レベ
ルになつて入力としてナンドゲート１０６に印加
される迄、位置８でのナンドゲートの出力は高レ
ベルに止まる。このことが生じると、位置８での
ナンドゲート１０６の出力が低レベルになり、ナ
ンドゲート１０８の入力の１つとして与えられ
る。ナンドゲート１０８の１つの低レベル入力に
より、位置４での出力は高レベルになり、ナンド
ゲート１０６への高レベル入力として位置７にお
いて印加される。ナンドゲート１０６の２つの高
レベル入力により、ナンドゲート１０６の位置８
での出力は低レベルで、そして低レベルに止ま
り、入力信号CLO＋OCとしてナンドゲート１０
８に印加される。この信号はナンドゲート１０６
の位置６における中断信号が除去される迄、ナン
ドゲート１０８の出力信号を高レベルに保持す
る。前記したように、アンドゲート１０４への２
つの入力信号CLO＋OG及びMSCL−OOはクロ
ツクの通常の動作において高レベルである。従つ
て、ナンドゲート１０８の出力信号CLO＋OFは
高レベル入力信号としてアンドゲート１０４に印
加されると、高レベルになつて中断信号が除去さ
れる迄高レベルに止まる。従つて位置５での増幅
器１０５の出力は高レベル状態を保持し、中断信
号が除去される迄高レベルに止まる。中断要求の
発生について全くタイミングの制限がないこと明
らかである。このことはゲート１０８からゲート
１０６，１０７等へのフイードバツクによる。

第３図上での点線D₁D₁の後のある期間で、ナ
ンドゲート１０６の位置６での中断信号CLO＋
ODは第３図の位置６に示す如く除去される。位
置８でのナンドゲート１０６の出力は直ちに位置
８に示す如く高レベルになる。ナンドゲート１０
８への全ての入力信号は高レベルで、従つて位置
４でのナンドゲート１０８の出力信号CLO＋OF
は直ちに低レベルになる。次いでこれは入力信号
として位置４でアンドゲート１０４に与えられ、
位置５でアンドゲート１０４及び増幅器１０５の
出力を低レベルにならしめる。位置５でのこの出
力信号CLO＋OBは遅延線１０１を介して帰還さ
れ、クロツクの通常のサイクルは全て再び開始
し、位置４でのナンドゲート１０８の出力は位置
１での遅延線１０１の出力に対し反転する如く発
生し、次いで中断信号がナンドゲート１０６にお
いて除去された後、アンドゲート１０４への入力
信号CLO＋OFを変化せしめる。従つて位置５に
第３図に示す如く交互に高レベル及び低レベルの
100ナノ秒のパルスが発生される。

【図面の簡単な説明】

第１図は本発明の論理ブロツク図、第２Ａ図及
び第２Ｂ図は長い期間の変形パルスを発生する本
発明のタイミング図、第３図は第２図のクロツク
装置を高レベル状態に無限に保持する本発明のタ
イミング図である。 １０１，１０２……遅延線、１０４，１０６，
１０７，１０８……ナンドゲート、１０４……ア
ンドゲート、１０５……増幅器。

Claims (1)

【特許請求の範囲】
1. １ パルスの再循環ループをなすように接続さ
   れ、該ループに導入されるパルスを再循環させる
   ための第１の遅延線１０１、アンドゲート１０４
   及び制御可能な反転要素と、上記第１の遅延線１
   ０１の出力に接続され、上記再循環パルスの存続
   期間を伸張する遅延要素と、前記パルスの再循環
   を停止するため制御可能に前記反転要素を不能化
   する制御要素とを備え、前記反転要素が第１の遅
   延線１０１とアンドゲート１０４間に接続された
   第１のナンドゲート１０８であり、前記遅延要素
   は第１のナンドゲート１０８と並列に接続された
   第２の遅延線１０２と第２のナンドゲート１０３
   を含み、この第２のナンドゲート１０３には前記
   アンドゲート１０４の出力信号の変化点で伸張要
   求信号が印加されるようになつていて、前記制御
   要素は前記第１のナンドゲート１０８の出力がフ
   イードバツクされる第３のナンドゲート１０６，
   １０７を含み、該第３のナンドゲートには前記反
   転要素を中断するための信号が印加されるように
   なつていることを特徴とするクロツク回路。