JPH0566233A - 波形表示器 - Google Patents
波形表示器Info
- Publication number
- JPH0566233A JPH0566233A JP22726191A JP22726191A JPH0566233A JP H0566233 A JPH0566233 A JP H0566233A JP 22726191 A JP22726191 A JP 22726191A JP 22726191 A JP22726191 A JP 22726191A JP H0566233 A JPH0566233 A JP H0566233A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- waveform
- sawtooth wave
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims 1
- 238000001228 spectrum Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000013481 data capture Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 被観測信号を一旦メモリに取込みメモリから
読出したデータに基ずいて被観測信号の波形を表示器に
表示させる形式の波形表示器において、メモリに取込む
信号の先頭位置を自由に選定し、表示される波形の部分
を自由に選択することができる波形表示器を提案する。 【構成】 メモリ９にデータの取込開始指令を与えると
共に、表示器１２に水平走査信号を与える鋸歯状波発生
器７の鋸歯状波の立上りの開始指令を与えるトリガ信号
供給路に可変遅延回路１５を設け、この可変遅延回路１
５の遅延時間を任意に設定してメモリ９のデータ取込開
始時点を自由に選定し、表示器１２に表示される波形の
位置を自由に選定できるように構成する。
読出したデータに基ずいて被観測信号の波形を表示器に
表示させる形式の波形表示器において、メモリに取込む
信号の先頭位置を自由に選定し、表示される波形の部分
を自由に選択することができる波形表示器を提案する。 【構成】 メモリ９にデータの取込開始指令を与えると
共に、表示器１２に水平走査信号を与える鋸歯状波発生
器７の鋸歯状波の立上りの開始指令を与えるトリガ信号
供給路に可変遅延回路１５を設け、この可変遅延回路１
５の遅延時間を任意に設定してメモリ９のデータ取込開
始時点を自由に選定し、表示器１２に表示される波形の
位置を自由に選定できるように構成する。
Description
【０００１】
【産業上の利用分野】この発明は被観測信号をＡＤ変換
して一旦メモリに取込み、メモリから読出して信号の波
形を表示する形式の波形表示器に関する。
して一旦メモリに取込み、メモリから読出して信号の波
形を表示する形式の波形表示器に関する。
【０００２】
【従来の技術】観測したい信号を一旦メモリに取込み、
メモリから読出してその信号の波形を表示器に表示させ
る形式の波形表示装置が実用されている。その一例とし
てスペクトラムアナライザと呼ばれる周波数分析装置が
ある。スペクトラムアナライザは本来、被測定信号に含
まれる周波数成分を分析し、その周波数スペクトラムを
表示器に表示させる装置であるが、他の使用方法として
被測定信号の波形を表示器に表示させる波形表示器とし
ても利用することができる。
メモリから読出してその信号の波形を表示器に表示させ
る形式の波形表示装置が実用されている。その一例とし
てスペクトラムアナライザと呼ばれる周波数分析装置が
ある。スペクトラムアナライザは本来、被測定信号に含
まれる周波数成分を分析し、その周波数スペクトラムを
表示器に表示させる装置であるが、他の使用方法として
被測定信号の波形を表示器に表示させる波形表示器とし
ても利用することができる。
【０００３】図５は従来一般に使われているスペクトラ
ムアナライザの構成を示す。スペクトラムアナライザは
入力端子１に被測定信号ＳX を入力する。この被測定信
号Ｓ X は周波数掃引手段２で周波数分析され、その分析
結果が一定周波数の中間周波信号としてＩＦフィルタ３
によって取出される。つまり周波数掃引手段２は一般に
周波数混合器によって構成される。この周波数混合器に
被測定信号ＳX と局部発振器６から周波数掃引信号ＳＷ
Ｐが与えられる。ＩＦフィルタ３は被測定信号ＳX と周
波数掃引信号の例えば差の周波数を取込み、一定周波数
の中間周波信号を得る。この中間周波信号の時間の経過
方向は周波数軸を意味し、振幅の変化は被測定信号ＳX
に含まれる周波数成分に対応する。ＩＦフィルタ３によ
って取出された一定周波数の中間周波信号は、ログアン
プ４で対数増幅され、検波器５で検波されて振幅方向の
エンベロープが取出される。
ムアナライザの構成を示す。スペクトラムアナライザは
入力端子１に被測定信号ＳX を入力する。この被測定信
号Ｓ X は周波数掃引手段２で周波数分析され、その分析
結果が一定周波数の中間周波信号としてＩＦフィルタ３
によって取出される。つまり周波数掃引手段２は一般に
周波数混合器によって構成される。この周波数混合器に
被測定信号ＳX と局部発振器６から周波数掃引信号ＳＷ
Ｐが与えられる。ＩＦフィルタ３は被測定信号ＳX と周
波数掃引信号の例えば差の周波数を取込み、一定周波数
の中間周波信号を得る。この中間周波信号の時間の経過
方向は周波数軸を意味し、振幅の変化は被測定信号ＳX
に含まれる周波数成分に対応する。ＩＦフィルタ３によ
って取出された一定周波数の中間周波信号は、ログアン
プ４で対数増幅され、検波器５で検波されて振幅方向の
エンベロープが取出される。
【０００４】検波器５の検波出力はＡＤ変換器８でＡＤ
変換され、そのＡＤ変換出力は信号取込用メモリ９に取
込まれる。信号取込用メモリ９に取込んだデータはＡＤ
変換終了毎に画像表示用メモリ１０に転送され、画像表
示用メモリ１０から読出され、ＤＡ変換器１１でＤＡ変
換されて表示器１２に表示される。このとき表示される
のは図６又は図７に示す周波数スペクトラムである。
変換され、そのＡＤ変換出力は信号取込用メモリ９に取
込まれる。信号取込用メモリ９に取込んだデータはＡＤ
変換終了毎に画像表示用メモリ１０に転送され、画像表
示用メモリ１０から読出され、ＤＡ変換器１１でＤＡ変
換されて表示器１２に表示される。このとき表示される
のは図６又は図７に示す周波数スペクトラムである。
【０００５】７は鋸歯状波発生器を示す。この鋸歯状波
発生器７から出力される鋸歯状波が局部発振器６と表示
器１２に与えられ、局部発振器６では発振周波数を鋸歯
状波の傾斜に従って周波数掃引させる。また表示器１２
では鋸歯状波をＸ軸に入力し、電子ビームをＸ軸方向に
走査させる。鋸歯状波のスタートのタイミングはトリガ
信号発生器１６から出力されるトリガ信号によって与え
られる。このトリガ信号は鋸歯状波発生器７の他に、ア
ドレス発生制御器１３にも与えられ、ＡＤ変換器８のＡ
Ｄ変換開始指令と信号取込用メモリ９の信号取込発生開
始タイミングを規定している。
発生器７から出力される鋸歯状波が局部発振器６と表示
器１２に与えられ、局部発振器６では発振周波数を鋸歯
状波の傾斜に従って周波数掃引させる。また表示器１２
では鋸歯状波をＸ軸に入力し、電子ビームをＸ軸方向に
走査させる。鋸歯状波のスタートのタイミングはトリガ
信号発生器１６から出力されるトリガ信号によって与え
られる。このトリガ信号は鋸歯状波発生器７の他に、ア
ドレス発生制御器１３にも与えられ、ＡＤ変換器８のＡ
Ｄ変換開始指令と信号取込用メモリ９の信号取込発生開
始タイミングを規定している。
【０００６】以上の構成により表示器１２には周波数ス
ペクトラムが表示され本来のスペクトラムアナライザと
して動作する。スペクトラムアナライザを波形表示器と
して動作させるために任意の直流電圧を出力することが
できる可変直流電圧源１４が用意され、スイッチ７Ａを
この可変直流電圧源１４側に切替ることにより、局部発
振器６は一定周波数の局部発振信号を出力する。従って
このとき周波数掃引手段２は一定周波数の信号を取込む
回路として動作し、ＩＦフィルタ３、ログアンプ４、検
波器５を通じて取出される信号は入力端子１に入力され
る単一周波数の信号が取出され、その信号の時間軸上で
変化する波形がＡＤ変換されて信号取込用メモリ９に取
込まれる。信号取込用メモリ９への信号の取込はトリガ
信号発生器１６から出力されるトリガ信号に同期して行
なわれる。
ペクトラムが表示され本来のスペクトラムアナライザと
して動作する。スペクトラムアナライザを波形表示器と
して動作させるために任意の直流電圧を出力することが
できる可変直流電圧源１４が用意され、スイッチ７Ａを
この可変直流電圧源１４側に切替ることにより、局部発
振器６は一定周波数の局部発振信号を出力する。従って
このとき周波数掃引手段２は一定周波数の信号を取込む
回路として動作し、ＩＦフィルタ３、ログアンプ４、検
波器５を通じて取出される信号は入力端子１に入力され
る単一周波数の信号が取出され、その信号の時間軸上で
変化する波形がＡＤ変換されて信号取込用メモリ９に取
込まれる。信号取込用メモリ９への信号の取込はトリガ
信号発生器１６から出力されるトリガ信号に同期して行
なわれる。
【０００７】
【発明が解決しようとする課題】入力信号の波形を表示
するモード（以下これをゼロスパンモードと称す）にお
いて、信号取込用メモリ９へのデータの取込開始はトリ
ガ信号発生器１６から出力されるトリガ信号に同期して
行なわれている。このため例えば図８Ａに示すように被
測定信号ＳX がバースト波であったとすると、トリガ信
号ＴR のタイミングからバースト波の搬送波ＣＹが存在
する区間までに無駄な時間ＴS が発生し、この無駄な時
間ＴS の間に得られるＡＤ変換出力が信号取込用メモリ
９に取込まれ、画像表示用メモリ１０にも転送されるか
ら本来観測したい搬送波ＣＹだけを表示面の全体に表示
することができない不都合が生じる。つまり表示器１２
の時間軸を拡大して表示させると、図８Ｄに示すように
無信号の期間ＴS が時間軸方向に拡大されて表示され、
観測したい搬送波ＣＹを表示面全体に拡大して表示する
ことができない欠点が生じる。
するモード（以下これをゼロスパンモードと称す）にお
いて、信号取込用メモリ９へのデータの取込開始はトリ
ガ信号発生器１６から出力されるトリガ信号に同期して
行なわれている。このため例えば図８Ａに示すように被
測定信号ＳX がバースト波であったとすると、トリガ信
号ＴR のタイミングからバースト波の搬送波ＣＹが存在
する区間までに無駄な時間ＴS が発生し、この無駄な時
間ＴS の間に得られるＡＤ変換出力が信号取込用メモリ
９に取込まれ、画像表示用メモリ１０にも転送されるか
ら本来観測したい搬送波ＣＹだけを表示面の全体に表示
することができない不都合が生じる。つまり表示器１２
の時間軸を拡大して表示させると、図８Ｄに示すように
無信号の期間ＴS が時間軸方向に拡大されて表示され、
観測したい搬送波ＣＹを表示面全体に拡大して表示する
ことができない欠点が生じる。
【０００８】この発明の目的はゼロスパンモード（波形
表示モード）において、被測定信号の任意のタイミング
からその波形を表示器に表示することができる波形表示
器を提供しようとするものである。
表示モード）において、被測定信号の任意のタイミング
からその波形を表示器に表示することができる波形表示
器を提供しようとするものである。
【０００９】
【課題を解決するための手段】この発明ではＡＤ変換器
と、このＡＤ変換器から出力されるＡＤ変換出力を記憶
する信号取込用メモリと、ＡＤ変換器と信号取込用メモ
リにＡＤ変換の開始指令と信号の取込開始指令を出力す
るトリガ信号発生器とを具備し、信号取込用メモリに取
込だ信号波形データを画像表示用メモリに移し、画像表
示用メモリから読出される信号波形データをＤＡ変換
し、アナログ波形を表示器に表示させる形式の波形表示
器において、トリガ信号発生器から出力されるトリガ信
号を可変遅延回路を通じてＡＤ変換器及び信号取込用メ
モリに与え、ＡＤ変換器のＡＤ変換動作の開始タイミン
グ及び信号取込用メモリのデータ取込開始タイミングを
任意のタイミングに設定できるように構成する。
と、このＡＤ変換器から出力されるＡＤ変換出力を記憶
する信号取込用メモリと、ＡＤ変換器と信号取込用メモ
リにＡＤ変換の開始指令と信号の取込開始指令を出力す
るトリガ信号発生器とを具備し、信号取込用メモリに取
込だ信号波形データを画像表示用メモリに移し、画像表
示用メモリから読出される信号波形データをＤＡ変換
し、アナログ波形を表示器に表示させる形式の波形表示
器において、トリガ信号発生器から出力されるトリガ信
号を可変遅延回路を通じてＡＤ変換器及び信号取込用メ
モリに与え、ＡＤ変換器のＡＤ変換動作の開始タイミン
グ及び信号取込用メモリのデータ取込開始タイミングを
任意のタイミングに設定できるように構成する。
【００１０】この発明の構成によればＡＤ変換器のＡＤ
変換動作開始のタイミング及び信号取込用メモリのデー
タの取込開始タイミングをトリガ信号のタイミングから
任意に遅延したタイミングに選定できるから、被測定信
号がバースト波のような間欠信号であっても、目的とす
る信号部分だけを信号取込用メモリに取込むことができ
る。
変換動作開始のタイミング及び信号取込用メモリのデー
タの取込開始タイミングをトリガ信号のタイミングから
任意に遅延したタイミングに選定できるから、被測定信
号がバースト波のような間欠信号であっても、目的とす
る信号部分だけを信号取込用メモリに取込むことができ
る。
【００１１】従って本来観測したい信号部分だけをメモ
リに取込むことができるから、表示器の画面全体に目的
とする信号の波形だけを表示することができ、波形の観
測精度を高めることができる。
リに取込むことができるから、表示器の画面全体に目的
とする信号の波形だけを表示することができ、波形の観
測精度を高めることができる。
【００１２】
【実施例】図１にこの発明による波形表示器の一実施例
を示す。図１において図５と対応する部分には同一符号
を付し、その重複説明は省略するが、この発明において
はトリガ信号発生器１６から出力されるトリガ信号を、
可変遅延回路１５を通じてＡＤ変換器８、信号取込用メ
モリ９、鋸歯状波発生器７に与える構造とするものであ
る。
を示す。図１において図５と対応する部分には同一符号
を付し、その重複説明は省略するが、この発明において
はトリガ信号発生器１６から出力されるトリガ信号を、
可変遅延回路１５を通じてＡＤ変換器８、信号取込用メ
モリ９、鋸歯状波発生器７に与える構造とするものであ
る。
【００１３】つまりこの例ではトリガ信号発生器１６と
アドレス発生制御器１３との間及び鋸歯状波発生器７と
の間に可変遅延回路１５を設け、アドレス発生制御器１
３に供給するトリガ信号を可変遅延回路１５に設定した
遅延時間だけ遅延させてアドレス発生制御器１３と鋸歯
状波発生器７に供給し、実質的にＡＤ変換器８と信号取
込用メモリ９に与えるＡＤ変換開始指令と、信号取込開
始指令及び鋸歯状波発生器７の鋸歯状波の立上りの開始
を任意の時間だけ遅延させ、鋸歯状波の立上りと信号取
込用メモリ９の信号取込開始点とを図２に示すように同
期させるように構成した場合を示す。
アドレス発生制御器１３との間及び鋸歯状波発生器７と
の間に可変遅延回路１５を設け、アドレス発生制御器１
３に供給するトリガ信号を可変遅延回路１５に設定した
遅延時間だけ遅延させてアドレス発生制御器１３と鋸歯
状波発生器７に供給し、実質的にＡＤ変換器８と信号取
込用メモリ９に与えるＡＤ変換開始指令と、信号取込開
始指令及び鋸歯状波発生器７の鋸歯状波の立上りの開始
を任意の時間だけ遅延させ、鋸歯状波の立上りと信号取
込用メモリ９の信号取込開始点とを図２に示すように同
期させるように構成した場合を示す。
【００１４】可変遅延回路１５は例えば図３に示すよう
に構成することができる。図３において１５Ａは遅延時
間を設定するデータラッチ回路を示す。データラッチ回
路１５Ａに設定したデータをカウンタ１５Ｂにロード
し、カウンタ１５Ｂがフルカウントに達するまでの計数
値を制御する。例えばカウンタ１５Ｂが１６進カウンタ
で、データラッチ回路１５Ａに数値「１０」をラッチし
た場合、カウンタ１５Ｂはクロックを６個計数するとフ
ルカウントに達し、クロックの６個分の周期に対応する
時間の遅延時間が得られる。このようにしてデータラッ
チ回路１５Ａにラッチする数値に応じてカウンタ１５Ｂ
のフルカウントに至るまでのクロック数を制御すること
ができる。
に構成することができる。図３において１５Ａは遅延時
間を設定するデータラッチ回路を示す。データラッチ回
路１５Ａに設定したデータをカウンタ１５Ｂにロード
し、カウンタ１５Ｂがフルカウントに達するまでの計数
値を制御する。例えばカウンタ１５Ｂが１６進カウンタ
で、データラッチ回路１５Ａに数値「１０」をラッチし
た場合、カウンタ１５Ｂはクロックを６個計数するとフ
ルカウントに達し、クロックの６個分の周期に対応する
時間の遅延時間が得られる。このようにしてデータラッ
チ回路１５Ａにラッチする数値に応じてカウンタ１５Ｂ
のフルカウントに至るまでのクロック数を制御すること
ができる。
【００１５】カウンタ１５Ｂがフルカウントに達した状
態をアンドゲート１５Ｃで検出し、その検出出力を整時
回路１５Ｄに供給し、整時回路１５Ｄでクロックに同期
させてアンドゲート１５Ｃの一致検出出力を読込む。カ
ウンタ１５Ｂのクロック入力端子ＣＬＫには図４Ａに示
すクロックＰＣを与える。またロード入力端子ＬＯＡＤ
には単安定マルチバイブレータ１５Ｆから瞬時Ｈ論理と
なるロード指令パルスＰＬＯＤ（図４Ｇ）を与える。カ
ウンタ１５Ｂはこのロード指令パルスＰＬＯＤが与えら
れる毎に、データラッチ回路１５Ａにラッチしたデータ
をロードする。単安定マルチバイブレータ１５Ｆは初期
設定信号ＳＥＴ（図４Ｂ）と、後述する信号ＰF （図４
Ｆ）が与えられる毎にロード指令パルスＰＬＯＤを出力
する。
態をアンドゲート１５Ｃで検出し、その検出出力を整時
回路１５Ｄに供給し、整時回路１５Ｄでクロックに同期
させてアンドゲート１５Ｃの一致検出出力を読込む。カ
ウンタ１５Ｂのクロック入力端子ＣＬＫには図４Ａに示
すクロックＰＣを与える。またロード入力端子ＬＯＡＤ
には単安定マルチバイブレータ１５Ｆから瞬時Ｈ論理と
なるロード指令パルスＰＬＯＤ（図４Ｇ）を与える。カ
ウンタ１５Ｂはこのロード指令パルスＰＬＯＤが与えら
れる毎に、データラッチ回路１５Ａにラッチしたデータ
をロードする。単安定マルチバイブレータ１５Ｆは初期
設定信号ＳＥＴ（図４Ｂ）と、後述する信号ＰF （図４
Ｆ）が与えられる毎にロード指令パルスＰＬＯＤを出力
する。
【００１６】トリガ信号発生器１６から出力されるトリ
ガ信号ＴR はカウント制御器１５Ｇのクロック入力端子
ＣＬＫに与えられる。このカウント制御器１５Ｇはこの
例ではＤ型フリップフロップによって構成した場合を示
す。Ｄ型フリップフロップのデータ入力端子Ｄに常時Ｈ
論理電位を与えておき、トリガ信号ＴR の立上りのタイ
ミングでこのＨ論理を読込む。カウント制御器１５Ｇか
ら出力されるＨ論理信号ＰD （図４Ｄ）はカウンタ１５
Ｂのイネーブル端子ＥＮに与えられる。カウント制御器
１５Ｇからイネーブル端子ＥＮにＨ論理が入力されると
カウンタ１５ＢはクロックＰC の計数を開始し、フルカ
ウントに達すると、アンドゲート１５ＣがＨ論理を出力
し、このＨ論理を整時回路１５ＤはクロックＰC に同期
して整時し、出力端子１５Ｅに遅延パルスＰE （図４
Ｅ）を出力する。
ガ信号ＴR はカウント制御器１５Ｇのクロック入力端子
ＣＬＫに与えられる。このカウント制御器１５Ｇはこの
例ではＤ型フリップフロップによって構成した場合を示
す。Ｄ型フリップフロップのデータ入力端子Ｄに常時Ｈ
論理電位を与えておき、トリガ信号ＴR の立上りのタイ
ミングでこのＨ論理を読込む。カウント制御器１５Ｇか
ら出力されるＨ論理信号ＰD （図４Ｄ）はカウンタ１５
Ｂのイネーブル端子ＥＮに与えられる。カウント制御器
１５Ｇからイネーブル端子ＥＮにＨ論理が入力されると
カウンタ１５ＢはクロックＰC の計数を開始し、フルカ
ウントに達すると、アンドゲート１５ＣがＨ論理を出力
し、このＨ論理を整時回路１５ＤはクロックＰC に同期
して整時し、出力端子１５Ｅに遅延パルスＰE （図４
Ｅ）を出力する。
【００１７】出力端子１５Ｅに出力した遅延パルスＰE
はインバータ１５Ｉで極性反転され、この極性反転され
た信号ＰF （図４Ｆ）をオアゲート１５Ｈを通じて単安
定マルチバイブレータ１５Ｆのトリガ端子とカウント制
御器１５Ｇのリセット端子ＲＳＴに与える。単安定マル
チバイブレータ１５Ｆは信号ＰF の立上りエッジでロー
ド指令パルスＰＬＯＤ（図４Ｇ）を出力する。またカウ
ント制御器１５Ｇはリセットされカウンタ１５Ｂのカウ
ント動作を停止させる。この状態で次のトリガ信号ＴR
が入力されるまでの間、可変遅延回路１５は待期状態と
なる。
はインバータ１５Ｉで極性反転され、この極性反転され
た信号ＰF （図４Ｆ）をオアゲート１５Ｈを通じて単安
定マルチバイブレータ１５Ｆのトリガ端子とカウント制
御器１５Ｇのリセット端子ＲＳＴに与える。単安定マル
チバイブレータ１５Ｆは信号ＰF の立上りエッジでロー
ド指令パルスＰＬＯＤ（図４Ｇ）を出力する。またカウ
ント制御器１５Ｇはリセットされカウンタ１５Ｂのカウ
ント動作を停止させる。この状態で次のトリガ信号ＴR
が入力されるまでの間、可変遅延回路１５は待期状態と
なる。
【００１８】可変遅延回路１５の出力端子１５Ｅから出
力される遅延パルスＰE を図１に示したアドレス発生制
御器１３と鋸歯状波発生器７に与え、メモリ９のデータ
の取込開始と、鋸歯状波の立上がりのタイミングとを合
致させることによりメモリ９にはその先頭番地から可変
遅延回路１５で与えられた遅延時間ＴS を経過したタイ
ミングからデータの取込を開始するから、図２Ａに示し
たバースト波の搬送波ＣＹが存在するタイミングからメ
モリ９にデータを取込むことができる。よって表示器１
２には図２Ｅに示すように搬送波ＣＹだけを拡大して表
示することができる。
力される遅延パルスＰE を図１に示したアドレス発生制
御器１３と鋸歯状波発生器７に与え、メモリ９のデータ
の取込開始と、鋸歯状波の立上がりのタイミングとを合
致させることによりメモリ９にはその先頭番地から可変
遅延回路１５で与えられた遅延時間ＴS を経過したタイ
ミングからデータの取込を開始するから、図２Ａに示し
たバースト波の搬送波ＣＹが存在するタイミングからメ
モリ９にデータを取込むことができる。よって表示器１
２には図２Ｅに示すように搬送波ＣＹだけを拡大して表
示することができる。
【００１９】
【発明の効果】以上説明したように、この発明によれば
可変遅延回路１５に被測定信号ＳX の観測したい信号部
分ＣＹが先頭に位置するような遅延時間ＴS （図２Ｃ参
照）を設定することにより観測したい信号部分ＣＹ（図
２Ａ参照）の部分をメモリ９の先頭番地から取込を開始
することができる。
可変遅延回路１５に被測定信号ＳX の観測したい信号部
分ＣＹが先頭に位置するような遅延時間ＴS （図２Ｃ参
照）を設定することにより観測したい信号部分ＣＹ（図
２Ａ参照）の部分をメモリ９の先頭番地から取込を開始
することができる。
【００２０】メモリ９の先頭番地から観測したい信号部
分ＣＹを取込むことができることにより表示器１２の時
間軸を拡大すれば表示器１２には観測したい信号部分を
図２Ｅに示すように拡大して表示することができる。従
って観測したい信号部分ＣＹを精度よく観測することが
でき、その効果は実用に供して頗る大である。
分ＣＹを取込むことができることにより表示器１２の時
間軸を拡大すれば表示器１２には観測したい信号部分を
図２Ｅに示すように拡大して表示することができる。従
って観測したい信号部分ＣＹを精度よく観測することが
でき、その効果は実用に供して頗る大である。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明の動作を説明するための波形図。
【図３】この発明の実施例に用いた可変遅延回路の一例
を説明するためのブロック図。
を説明するためのブロック図。
【図４】図３に示した可変遅延回路の動作を説明するた
めの波形図。
めの波形図。
【図５】従来の技術を説明するためのブロック図。
【図６】従来の技術の動作を説明するための波形図。
【図７】図６と同様の波形図。
【図８】従来技術の欠点を説明するための波形図。
１ 入力端子 ２ 周波数掃引手段 ３ ＩＦフィルタ ４ ログアンプ ５ 検波器 ６ 局部発振器 ７ 鋸歯状波発生器 ８ ＡＤ変換器 ９ メモリ １０ 画像表示用メモリ １２ 表示器 １３ アドレス発生制御器 １４ 可変電圧源
Claims (1)
- 【請求項１】 Ａ．入力信号をＡＤ変換するＡＤ変換器
と、 Ｂ．このＡＤ変換器でＡＤ変換した信号を記憶する信号
取込用メモリと、 Ｃ．表示器に水平走査信号を与える鋸歯状波発生器と、 Ｄ．上記ＡＤ変換器、信号取込用メモリ、鋸歯状波発生
器にトリガ信号を与え、ＡＤ変換動作の開始指令と、メ
モリへのデータ取込開始指令と、鋸歯状波の立上り開始
指令を与えるトリガ信号発生器と、 Ｅ．このトリガ信号発生器から出力され、上記ＡＤ変換
器及び鋸歯状波発生器に与えるトリガ信号を所望時間遅
延させる可変遅延回路と、 によって構成した波形表示器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03227261A JP3102651B2 (ja) | 1991-09-06 | 1991-09-06 | スペクトラムアナライザと波形表示器の兼用器 |
| US08/050,352 US5869959A (en) | 1991-09-02 | 1992-09-01 | Spectrum analyzer |
| DE69227824T DE69227824T2 (de) | 1991-09-02 | 1992-09-01 | Spektrumanalysator |
| PCT/JP1992/001114 WO1993005403A1 (fr) | 1991-09-02 | 1992-09-01 | Analyseur de spectre |
| EP92918555A EP0555491B1 (en) | 1991-09-02 | 1992-09-01 | Spectrum analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03227261A JP3102651B2 (ja) | 1991-09-06 | 1991-09-06 | スペクトラムアナライザと波形表示器の兼用器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0566233A true JPH0566233A (ja) | 1993-03-19 |
| JP3102651B2 JP3102651B2 (ja) | 2000-10-23 |
Family
ID=16858052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03227261A Expired - Fee Related JP3102651B2 (ja) | 1991-09-02 | 1991-09-06 | スペクトラムアナライザと波形表示器の兼用器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102651B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022067961A (ja) * | 2020-10-21 | 2022-05-09 | ウシオ電機株式会社 | パルス分光装置 |
-
1991
- 1991-09-06 JP JP03227261A patent/JP3102651B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022067961A (ja) * | 2020-10-21 | 2022-05-09 | ウシオ電機株式会社 | パルス分光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102651B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0555491B1 (en) | Spectrum analyzer | |
| JPH0447269B2 (ja) | ||
| JP2766685B2 (ja) | スペクトラムアナライザ | |
| US4225810A (en) | Waveform comparison and display system using cathode ray tube | |
| JP3102651B2 (ja) | スペクトラムアナライザと波形表示器の兼用器 | |
| US3382436A (en) | Panoramic solid-lined and dotted graphic display systems | |
| US4518991A (en) | Apparatus for storing and processing analogue signals to be displayed as an oscilloscopic image and oscilloscope comprising such apparatus | |
| JP4074538B2 (ja) | 光サンプリング装置および光波形観測システム | |
| JPH06103293B2 (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JP3032337B2 (ja) | 半導体集積回路装置の試験装置 | |
| SU819816A1 (ru) | Устройство дл отображени информацииНА эКРАНЕ элЕКТРОННОлучЕВОй ТРубКи" | |
| JP2971307B2 (ja) | 波形記録装置 | |
| JPH0560809A (ja) | スペクトラムアナライザ | |
| JPH0528526Y2 (ja) | ||
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JPH05273245A (ja) | メタステーブル状態検出装置 | |
| JPH0648442Y2 (ja) | Ｌｓｉテスタ | |
| KR100216946B1 (ko) | 전압레벨 트리거 장치 | |
| JPH0827313B2 (ja) | スペクトラムアナライザ | |
| JPS59105256A (ja) | 波形抽出装置 | |
| JPH02183157A (ja) | 超音波測定装置におけるａ／ｄ変換処理方式 | |
| JPH0476490A (ja) | 時間計測装置 | |
| KR19980056334A (ko) | 전압레벨 트리거 시프트장치 및 그 방법 | |
| JPH01141362A (ja) | 工程検査用標準パターン発生装置 | |
| JPH03135720A (ja) | 波形記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |