JPH0566936A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0566936A JPH0566936A JP3254169A JP25416991A JPH0566936A JP H0566936 A JPH0566936 A JP H0566936A JP 3254169 A JP3254169 A JP 3254169A JP 25416991 A JP25416991 A JP 25416991A JP H0566936 A JPH0566936 A JP H0566936A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- data
- processing program
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 処理プログラムのうち誤りのある部分だけを
ロードすることができる。 【構成】 ＣＰＵ２１は外部記憶装置１３からロードさ
れたプログラムＲＡＭ２２内の処理プログラムを１バイ
ト毎に読み出してチェックサムチェックを行う。この結
果、処理プログラムが適正ではなく、誤りデータを含む
場合には誤りデータを含む１バイト分のデータが外部記
憶装置１３からプログラムＲＡＭ２２へロードされる。
ロードすることができる。 【構成】 ＣＰＵ２１は外部記憶装置１３からロードさ
れたプログラムＲＡＭ２２内の処理プログラムを１バイ
ト毎に読み出してチェックサムチェックを行う。この結
果、処理プログラムが適正ではなく、誤りデータを含む
場合には誤りデータを含む１バイト分のデータが外部記
憶装置１３からプログラムＲＡＭ２２へロードされる。
Description
【０００１】
【産業上の利用分野】この発明は、磁気ディスク等の外
部記憶装置からロードした処理プログラムにしたがって
データを処理する電子式キャッシュレジスタ等のデータ
処理装置に関する。
部記憶装置からロードした処理プログラムにしたがって
データを処理する電子式キャッシュレジスタ等のデータ
処理装置に関する。
【０００２】
【従来の技術】従来、電子式キャッシュレジスタ（ＥＣ
Ｒ）等のデータ処理装置においては、磁気ディスク装置
から内部メモリであるＲＡＭ内に処理プログラム（アプ
リケーションプログラム）をロードしたのち、このＲＡ
Ｍ内の処理プログラムにしたがって売上データを処理す
るようにしている。この場合、メモリＩＣはその構造お
よび製造上いわゆるソフトエラーが発生する可能性があ
る。ここで、ソフトエラーとはメモリＩＣのセル破壊か
ら生じるものとは違い、再度正しい処理プログラムをロ
ードすれば正常に動作するものを示す。
Ｒ）等のデータ処理装置においては、磁気ディスク装置
から内部メモリであるＲＡＭ内に処理プログラム（アプ
リケーションプログラム）をロードしたのち、このＲＡ
Ｍ内の処理プログラムにしたがって売上データを処理す
るようにしている。この場合、メモリＩＣはその構造お
よび製造上いわゆるソフトエラーが発生する可能性があ
る。ここで、ソフトエラーとはメモリＩＣのセル破壊か
ら生じるものとは違い、再度正しい処理プログラムをロ
ードすれば正常に動作するものを示す。
【０００３】
【発明が解決しようとする課題】しかして、ＲＡＭ内の
処理プログラムにデータ化けが発生し、ＲＡＭから誤り
データを受け取ると、システムが暴走（システムロック
またはシステムダウン）してしまう。この場合、磁気デ
ィスク装置からＲＡＭ内に一連の処理プログラムを再度
ロードするようにしているが、膨大な処理プログラムを
ロードすることは時間を要し、その間、ＥＣＲにおいて
は売上データを登録処理することができず、プログラム
が修復されるまでの間、顧客を待たすことになる。この
発明の課題は、処理プログラムのうち誤りのある部分だ
けをロードできるようにすることである。
処理プログラムにデータ化けが発生し、ＲＡＭから誤り
データを受け取ると、システムが暴走（システムロック
またはシステムダウン）してしまう。この場合、磁気デ
ィスク装置からＲＡＭ内に一連の処理プログラムを再度
ロードするようにしているが、膨大な処理プログラムを
ロードすることは時間を要し、その間、ＥＣＲにおいて
は売上データを登録処理することができず、プログラム
が修復されるまでの間、顧客を待たすことになる。この
発明の課題は、処理プログラムのうち誤りのある部分だ
けをロードできるようにすることである。
【０００４】
【課題を解決するための手段】この発明の手段は次の通
りである。外部記憶装置１（図１の機能ブロック図を参
照、以下同じ）は、各種処理プログラムが格納されてい
る磁気ディスク装置等である。内部メモリ２は外部記憶
装置１からロードされた処理プログラムが格納されるプ
ログラムＲＡＭ等である。検査手段３は外部記憶装置１
からロードされた内部メモリ２内の処理プログラムを所
定単位毎（例えば１バイト毎）に読み出すと共に、所定
単位分の処理プログラムが適正か否かを検査する。この
場合、チェックサムチェック等によって処理プログラム
の適正を検査する。プログラム修復手段４は検査手段３
によって所定単位分の処理プログラムが適正でないこと
が検出された際に、それに対応する所定単位分の処理プ
ログラムを外部記憶装置１から内部メモリ２へロードし
て当該処理プログラムを修復する。
りである。外部記憶装置１（図１の機能ブロック図を参
照、以下同じ）は、各種処理プログラムが格納されてい
る磁気ディスク装置等である。内部メモリ２は外部記憶
装置１からロードされた処理プログラムが格納されるプ
ログラムＲＡＭ等である。検査手段３は外部記憶装置１
からロードされた内部メモリ２内の処理プログラムを所
定単位毎（例えば１バイト毎）に読み出すと共に、所定
単位分の処理プログラムが適正か否かを検査する。この
場合、チェックサムチェック等によって処理プログラム
の適正を検査する。プログラム修復手段４は検査手段３
によって所定単位分の処理プログラムが適正でないこと
が検出された際に、それに対応する所定単位分の処理プ
ログラムを外部記憶装置１から内部メモリ２へロードし
て当該処理プログラムを修復する。
【０００５】
【作用】この発明の手段の作用は次の通りである。い
ま、ＥＣＲにおいて例えば一日の営業の終了時（精算
時）に、検査手段３は外部記憶装置１からロードされた
内部メモリ２内の処理プログラムを所定単位毎に読み出
しながらその適正を検査する。ここで、適正でないこと
が検出されると、プログラム修復手段４はそれに対応す
る所定単位分の処理プログラムを外部記憶装置１から内
部メモリ２へロードして当該処理プログラムを修復す
る。したがって、処理プログラムのうち誤りのある部分
だけをロードすることができる。
ま、ＥＣＲにおいて例えば一日の営業の終了時（精算
時）に、検査手段３は外部記憶装置１からロードされた
内部メモリ２内の処理プログラムを所定単位毎に読み出
しながらその適正を検査する。ここで、適正でないこと
が検出されると、プログラム修復手段４はそれに対応す
る所定単位分の処理プログラムを外部記憶装置１から内
部メモリ２へロードして当該処理プログラムを修復す
る。したがって、処理プログラムのうち誤りのある部分
だけをロードすることができる。
【０００６】
【実施例】以下、図２〜図５を参照して一実施例を説明
する。図２はＰＯＳ（ポイントオブセールス）システム
を示したシステム構成図である。このＰＯＳシステムは
マスタＥＣＲ１１に複数台のスレーブＥＣＲ１２を回線
接続して成るもので、マスタＥＣＲ１１は外部記憶装置
１３内に格納されているアプリケーションプログラムを
自己の内部メモリにロードすると共に、各スレーブＥＣ
Ｒ１２に伝達して各スレーブＥＣＲ１２内の内部メモリ
にロードする。これによって同一の処理プログラムがマ
スタＥＣＲ１１の他に各スレーブＥＣＲ１２に設定され
ることになる。
する。図２はＰＯＳ（ポイントオブセールス）システム
を示したシステム構成図である。このＰＯＳシステムは
マスタＥＣＲ１１に複数台のスレーブＥＣＲ１２を回線
接続して成るもので、マスタＥＣＲ１１は外部記憶装置
１３内に格納されているアプリケーションプログラムを
自己の内部メモリにロードすると共に、各スレーブＥＣ
Ｒ１２に伝達して各スレーブＥＣＲ１２内の内部メモリ
にロードする。これによって同一の処理プログラムがマ
スタＥＣＲ１１の他に各スレーブＥＣＲ１２に設定され
ることになる。
【０００７】図３は各ＥＣＲ（マスタＥＣＲ１１の他に
スレーブＥＣＲ１２を含む）の構成を示したブロック図
である。各ＥＣＲはＣＰＵ２１を中核とするもので、Ｃ
ＰＵ２１には内部メモリ（プログラムＲＡＭ）２２、Ｒ
ＯＭ２３、ゲートアレイ２４がそれぞれアドレスバスＡ
Ｂ、データバスＤＢ、コントロールバスＣＢを介して接
続されていると共に、入力部２５、出力部２６が接続さ
れている。ここで、ＣＰＵ２１は外部記憶装置１３から
転送されて来たアプリケーションプログラムをプログラ
ムＲＡＭ２２に書き込む。プログラムＲＡＭ２２には外
部記憶装置１３からロードした複数のアプリケーション
プログラムが対応するメモリ領域２２−１、２２−２、
……２２−Ｎに格納されており、ＣＰＵ２１はプログラ
ムＲＡＭ２２内から任意のアプリケーションプログラム
を指定してそのプログラムにしたがった処理を実行す
る。
スレーブＥＣＲ１２を含む）の構成を示したブロック図
である。各ＥＣＲはＣＰＵ２１を中核とするもので、Ｃ
ＰＵ２１には内部メモリ（プログラムＲＡＭ）２２、Ｒ
ＯＭ２３、ゲートアレイ２４がそれぞれアドレスバスＡ
Ｂ、データバスＤＢ、コントロールバスＣＢを介して接
続されていると共に、入力部２５、出力部２６が接続さ
れている。ここで、ＣＰＵ２１は外部記憶装置１３から
転送されて来たアプリケーションプログラムをプログラ
ムＲＡＭ２２に書き込む。プログラムＲＡＭ２２には外
部記憶装置１３からロードした複数のアプリケーション
プログラムが対応するメモリ領域２２−１、２２−２、
……２２−Ｎに格納されており、ＣＰＵ２１はプログラ
ムＲＡＭ２２内から任意のアプリケーションプログラム
を指定してそのプログラムにしたがった処理を実行す
る。
【０００８】ＲＯＭ２３はダウンロードプログラム用メ
モリ領域２３−１、ＲＡＭプログラム（アプリケーショ
ンプログラム）適正判別用メモリ領域２３−２、他のプ
ログラムメモリ領域２３−３を有している。ここで、プ
ログラムＲＡＭ２２内のアプリケーションプログラムに
対してチェックサムチェックを行った場合、データ化け
があればチェックサムが合わない為、ダウンロードプロ
グラム用メモリ領域２３−１内のダウンロードプログラ
ムを起動して外部記憶装置１３から当該プログラムをプ
ログラムＲＡＭ２２内にロードする。この場合、チェッ
クサムチェックは所定単位毎（本実施例にあっては１バ
イト毎）に行うようにすると共に、ダウンロード時には
データ化けがあり、チェックサムが合わなくなったデー
タを含む１バイト分のプログラムデータのみをロードす
るようにしている。なお、ＲＡＭプログラム適正判別用
メモリ領域２３−２内にはチェックサムチェックプログ
ラムが格納されている。また、ゲートアレイ２４はフリ
ップフロップ等のバッファ群を有し、ゲートアレイ２４
には各種の処理プログラム別に所定単位毎のチェックサ
ムがラッチされている。
モリ領域２３−１、ＲＡＭプログラム（アプリケーショ
ンプログラム）適正判別用メモリ領域２３−２、他のプ
ログラムメモリ領域２３−３を有している。ここで、プ
ログラムＲＡＭ２２内のアプリケーションプログラムに
対してチェックサムチェックを行った場合、データ化け
があればチェックサムが合わない為、ダウンロードプロ
グラム用メモリ領域２３−１内のダウンロードプログラ
ムを起動して外部記憶装置１３から当該プログラムをプ
ログラムＲＡＭ２２内にロードする。この場合、チェッ
クサムチェックは所定単位毎（本実施例にあっては１バ
イト毎）に行うようにすると共に、ダウンロード時には
データ化けがあり、チェックサムが合わなくなったデー
タを含む１バイト分のプログラムデータのみをロードす
るようにしている。なお、ＲＡＭプログラム適正判別用
メモリ領域２３−２内にはチェックサムチェックプログ
ラムが格納されている。また、ゲートアレイ２４はフリ
ップフロップ等のバッファ群を有し、ゲートアレイ２４
には各種の処理プログラム別に所定単位毎のチェックサ
ムがラッチされている。
【０００９】次に、本実施例の動作を説明する。図４は
固定合計器（図示せず）の精算後に実行されるフローチ
ャートである。先ず、プログラム適正判別用メモリ領域
２３−２内のチェックサムチェックプログラムが起動さ
れてプログラムＲＡＭ２２内に格納されている各種処理
プログラムに対してチェックサムチェックを行う（ステ
ップＡ１）。
固定合計器（図示せず）の精算後に実行されるフローチ
ャートである。先ず、プログラム適正判別用メモリ領域
２３−２内のチェックサムチェックプログラムが起動さ
れてプログラムＲＡＭ２２内に格納されている各種処理
プログラムに対してチェックサムチェックを行う（ステ
ップＡ１）。
【００１０】ここで、図５はこの種のチェック処理を示
したフローチャートである。先ず、プログラムＲＡＭ２
２を構成する先頭のメモリ領域２２−１を指定する（ス
テップＢ１）。次に、指定メモリ領域に対する行アドレ
スおよび列アドレスをクリアする（ステップＢ２）。次
いで、ゲートアレイ２４を初期化する（ステップＢ
３）。このようなイニシャライズ処理が終ると、プログ
ラムＲＡＭ２２内の指定メモリ領域２２−１を行アドレ
スおよび列アドレスで指定し、１バイトデータを読み出
す（ステップＢ４）、そして、読み出した１バイト分の
データに基づいてチェックサムチェックを行い（ステッ
プＢ５）、そのプログラムデータに誤りが無ければ次の
ステップＢ７に進み、アドレスの更新を行うが、プログ
ラムデータに誤りが有ればステップＢ６に進み、その行
アドレスおよび列アドレスをＣＰＵ２１内のアドレスレ
ジスタ（図示せず）に保持させたのち、アドレスの更新
を行う（ステップＢ７）。そして、ステップＢ８に進
み、プログラムＲＡＭ２２の指定メモリ領域内に格納さ
れている処理プログラムの最後までチェックサムチェッ
クを行ったか否かを調べ、チェックサムチェックを最後
まで行っていなければステップＢ４に戻り、上述の動作
を繰り返す。
したフローチャートである。先ず、プログラムＲＡＭ２
２を構成する先頭のメモリ領域２２−１を指定する（ス
テップＢ１）。次に、指定メモリ領域に対する行アドレ
スおよび列アドレスをクリアする（ステップＢ２）。次
いで、ゲートアレイ２４を初期化する（ステップＢ
３）。このようなイニシャライズ処理が終ると、プログ
ラムＲＡＭ２２内の指定メモリ領域２２−１を行アドレ
スおよび列アドレスで指定し、１バイトデータを読み出
す（ステップＢ４）、そして、読み出した１バイト分の
データに基づいてチェックサムチェックを行い（ステッ
プＢ５）、そのプログラムデータに誤りが無ければ次の
ステップＢ７に進み、アドレスの更新を行うが、プログ
ラムデータに誤りが有ればステップＢ６に進み、その行
アドレスおよび列アドレスをＣＰＵ２１内のアドレスレ
ジスタ（図示せず）に保持させたのち、アドレスの更新
を行う（ステップＢ７）。そして、ステップＢ８に進
み、プログラムＲＡＭ２２の指定メモリ領域内に格納さ
れている処理プログラムの最後までチェックサムチェッ
クを行ったか否かを調べ、チェックサムチェックを最後
まで行っていなければステップＢ４に戻り、上述の動作
を繰り返す。
【００１１】このようにプログラムＲＡＭ２２内の指定
メモリ領域内に格納されている処理プログラムは１バイ
ト毎に読み出されてチェックサムチェックが行われ、そ
の結果、１バイトデータ内に誤りデータが含まれていれ
ばその１バイトデータの行アドレスおよび列アドレスが
ＣＰＵ２１内のアドレスレジスタ内に記憶保持される。
メモリ領域内に格納されている処理プログラムは１バイ
ト毎に読み出されてチェックサムチェックが行われ、そ
の結果、１バイトデータ内に誤りデータが含まれていれ
ばその１バイトデータの行アドレスおよび列アドレスが
ＣＰＵ２１内のアドレスレジスタ内に記憶保持される。
【００１２】しかして、プログラムＲＡＭ２２内の１つ
のメモリ領域に対するチェック処理が終ると、図５のス
テップＡ２に進み、チェックサムチェックの結果、指定
メモリ領域内に格納されている処理プログラムに誤りデ
ータが含まれていたか否かをＣＰＵ２１内のアドレスレ
ジスタに行アドレスおよび列アドレスが含まれているか
否かに基づいて調べる。ここで、誤りデータが含まれて
いれば、ステップＡ３に進み、ダウンロードプログラム
用メモリ領域２３−１を指定してダウンロードプログラ
ムを起動させる。これによって、上述のチェック処理で
ＣＰＵ２１内のアドレスレジスタ内に保持させておいた
行アドレスおよび列アドレスを読み出し、外部記憶装置
１３から該当する１バイト分のデータをプログラムＲＡ
Ｍ２２内の指定メモリ領域にロードし、プログラムの修
復を行う。このような１バイト毎のプログラム修復処理
は、誤りデータを含む全バイト数分実行し終るまでステ
ップＡ４からステップＡ３に戻って繰り返される。
のメモリ領域に対するチェック処理が終ると、図５のス
テップＡ２に進み、チェックサムチェックの結果、指定
メモリ領域内に格納されている処理プログラムに誤りデ
ータが含まれていたか否かをＣＰＵ２１内のアドレスレ
ジスタに行アドレスおよび列アドレスが含まれているか
否かに基づいて調べる。ここで、誤りデータが含まれて
いれば、ステップＡ３に進み、ダウンロードプログラム
用メモリ領域２３−１を指定してダウンロードプログラ
ムを起動させる。これによって、上述のチェック処理で
ＣＰＵ２１内のアドレスレジスタ内に保持させておいた
行アドレスおよび列アドレスを読み出し、外部記憶装置
１３から該当する１バイト分のデータをプログラムＲＡ
Ｍ２２内の指定メモリ領域にロードし、プログラムの修
復を行う。このような１バイト毎のプログラム修復処理
は、誤りデータを含む全バイト数分実行し終るまでステ
ップＡ４からステップＡ３に戻って繰り返される。
【００１３】このようにしてプログラムＲＡＭ２２内の
指定メモリ領域に対してプログラムの修復処理が終る
と、ステップＡ５に進み、プログラムＲＡＭ２２の指定
メモリ領域が最終メモリ領域か否かを調べ、最終メモリ
領域でなければプログラムＲＡＭ２２内の次のメモリ領
域を指定する（ステップＡ６）。そして、ステップＡ１
に戻り、プログラムＲＡＭ２２の指定メモリ領域に対し
てチェックサムチェック処理を行い、以下、プログラム
ＲＡＭ２２内の最終メモリ領域が指定されてそれに対す
るチェックサムチェック処理が終るまで上述の動作が繰
り返される。
指定メモリ領域に対してプログラムの修復処理が終る
と、ステップＡ５に進み、プログラムＲＡＭ２２の指定
メモリ領域が最終メモリ領域か否かを調べ、最終メモリ
領域でなければプログラムＲＡＭ２２内の次のメモリ領
域を指定する（ステップＡ６）。そして、ステップＡ１
に戻り、プログラムＲＡＭ２２の指定メモリ領域に対し
てチェックサムチェック処理を行い、以下、プログラム
ＲＡＭ２２内の最終メモリ領域が指定されてそれに対す
るチェックサムチェック処理が終るまで上述の動作が繰
り返される。
【００１４】このように本実施例においては、固定合計
器を精算する毎にプログラムＲＡＭ２２内に格納されて
いる各種の処理プログラムに対してチェックサムチェッ
クを行い、その結果、誤りデータが有れば、１バイト毎
に外部記憶装置１３内のプログラムを修復することがで
きる。ここで、マスタＥＣＲ１１が外部記憶装置１３内
の処理プログラムをスレーブNo１で示されるスレーブＥ
ＣＲ１２へロードし、更に、このスレーブＥＣＲ１２か
ら他のスレーブＥＣＲ１２へロードする際、マスタＥＣ
Ｒ１１がスレーブNo１で示されるスレーブＥＣＲ１２へ
プログラムデータをロードしている時には、スレーブNo
１で示されるスレーブＥＣＲ１２は他のスレーブＥＣＲ
１２へのロードを禁止するが、マスタＥＣＲ１１が外部
記憶装置１３をサーチ中であればその間の空時間を利用
してスレーブNo１で示されるスレーブＥＣＲ１２が他の
スレーブＥＣＲ１２へプログラムデータをロードするよ
うにすれば、プログラムデータの転送を効率良く行うこ
とが可能となる。
器を精算する毎にプログラムＲＡＭ２２内に格納されて
いる各種の処理プログラムに対してチェックサムチェッ
クを行い、その結果、誤りデータが有れば、１バイト毎
に外部記憶装置１３内のプログラムを修復することがで
きる。ここで、マスタＥＣＲ１１が外部記憶装置１３内
の処理プログラムをスレーブNo１で示されるスレーブＥ
ＣＲ１２へロードし、更に、このスレーブＥＣＲ１２か
ら他のスレーブＥＣＲ１２へロードする際、マスタＥＣ
Ｒ１１がスレーブNo１で示されるスレーブＥＣＲ１２へ
プログラムデータをロードしている時には、スレーブNo
１で示されるスレーブＥＣＲ１２は他のスレーブＥＣＲ
１２へのロードを禁止するが、マスタＥＣＲ１１が外部
記憶装置１３をサーチ中であればその間の空時間を利用
してスレーブNo１で示されるスレーブＥＣＲ１２が他の
スレーブＥＣＲ１２へプログラムデータをロードするよ
うにすれば、プログラムデータの転送を効率良く行うこ
とが可能となる。
【００１５】なお、上記実施例においては処理プログラ
ムの適正を判別する際、チェックサムチェックを行うよ
うにしたが、チェック方法は任意である。
ムの適正を判別する際、チェックサムチェックを行うよ
うにしたが、チェック方法は任意である。
【００１６】
【発明の効果】この発明によれば、処理プログラムのう
ち誤りのある部分だけをロードすることができるので、
処理プログラムの修復を効率良く行うことが可能とな
る。
ち誤りのある部分だけをロードすることができるので、
処理プログラムの修復を効率良く行うことが可能とな
る。
【図１】この発明の機能ブロック図。
【図２】実施例を示したＰＯＳシステムの概略構成図。
【図３】図２のＰＯＳシステムを構成する各ＥＣＲの要
部を示したブロック図。
部を示したブロック図。
【図４】固定合計器の精算後に実行されるフローチャー
ト。
ト。
【図５】図４で示したチェック処理を詳述したフローチ
ャート。
ャート。
１３ 外部記憶装置 ２１ ＣＰＵ ２２ プログラムＲＡＭ ２２−１、２２−Ｎ メモリ領域 ２３ ＲＯＭ
Claims (1)
- 【請求項１】外部記憶装置からロードされた内部メモリ
内の処理プログラムにしたがってデータを処理するデー
タ処理装置において、 前記外部記憶装置からロードされた内部メモリ内の処理
プログラムを所定単位毎に読み出すと共に、所定単位分
の処理プログラムが適正か否かを検査する検査手段と、 この検査手段によって所定単位分の処理プログラムが適
正でないことが検出された際に、それに対応する所定単
位分の処理プログラムを前記外部記憶装置から内部メモ
リへロードして当該処理プログラムを修復するプログラ
ム修復手段と、 を具備したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254169A JPH0566936A (ja) | 1991-09-06 | 1991-09-06 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254169A JPH0566936A (ja) | 1991-09-06 | 1991-09-06 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566936A true JPH0566936A (ja) | 1993-03-19 |
Family
ID=17261196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254169A Pending JPH0566936A (ja) | 1991-09-06 | 1991-09-06 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566936A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
| JPH09204205A (ja) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | プログラム制御システム |
| US7243260B2 (en) | 2002-12-27 | 2007-07-10 | Omron Corporation | Programmable controller unit and method of automatically restoring memory |
| JP2009522664A (ja) * | 2006-01-03 | 2009-06-11 | エヌイーシー ラボラトリーズ アメリカ インク | メモリ障害を処理するために、センサーネットワークで使用可能な方法及びシステム |
-
1991
- 1991-09-06 JP JP3254169A patent/JPH0566936A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
| JPH09204205A (ja) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | プログラム制御システム |
| US7243260B2 (en) | 2002-12-27 | 2007-07-10 | Omron Corporation | Programmable controller unit and method of automatically restoring memory |
| DE10360957B4 (de) * | 2002-12-27 | 2007-10-11 | Omron Corp. | Programmierbare Steuereinheit und Verfahren zur automatischen Speicherwiederherstellung |
| JP2009522664A (ja) * | 2006-01-03 | 2009-06-11 | エヌイーシー ラボラトリーズ アメリカ インク | メモリ障害を処理するために、センサーネットワークで使用可能な方法及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5890010A (en) | Data processing apparatus with a coprocessor which asynchronously executes commands stored in a coprocessor command storage section | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| EP0227749A1 (en) | ERROR-TOLERANT DATA PROCESSING SYSTEM AND METHOD THEREFOR. | |
| US5761491A (en) | Data processing system and method for storing and restoring a stack pointer | |
| US6895527B1 (en) | Error recovery for speculative memory accesses | |
| JPS59231652A (ja) | メモリアクセス・オ−バラツプ検出方式 | |
| JPH0566936A (ja) | データ処理装置 | |
| JP3452771B2 (ja) | 命令制御システム及びその方法 | |
| US5237664A (en) | Pipeline circuit | |
| US7877533B2 (en) | Bus system, bus slave and bus control method | |
| JP3186449B2 (ja) | 割込要因レジスタ回路 | |
| JP2824484B2 (ja) | パイプライン処理計算機 | |
| GB2218832A (en) | Instruction chaining and data hazard resolution system | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3200183B2 (ja) | データ処理装置 | |
| JPH0540629A (ja) | 情報処理装置 | |
| JPH0147818B2 (ja) | ||
| JPS60214043A (ja) | パイプライン制御回路 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH03168860A (ja) | 並列プロセッサのバッファ記憶制御装置 | |
| JP2702137B2 (ja) | ベクトル演算命令の処理方法 | |
| JPS5920055A (ja) | 分岐命令のリトライ方式 | |
| JPH03233742A (ja) | データチェック方式 | |
| JPH01102647A (ja) | テストプログラムロード制御方式 |