JPH0568718B2 - - Google Patents
Info
- Publication number
- JPH0568718B2 JPH0568718B2 JP58185402A JP18540283A JPH0568718B2 JP H0568718 B2 JPH0568718 B2 JP H0568718B2 JP 58185402 A JP58185402 A JP 58185402A JP 18540283 A JP18540283 A JP 18540283A JP H0568718 B2 JPH0568718 B2 JP H0568718B2
- Authority
- JP
- Japan
- Prior art keywords
- work memory
- pattern
- matching
- address information
- supplying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001186 cumulative effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008451 emotion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
- G10L15/08—Speech classification or search
- G10L15/12—Speech classification or search using dynamic programming techniques, e.g. dynamic time warping [DTW]
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Image Analysis (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Character Discrimination (AREA)
Description
【発明の詳細な説明】
本発明は文字や音声の認識システムの主要部を
構成するパターンマツチング装置の改良に関す
る。
構成するパターンマツチング装置の改良に関す
る。
本発明は時系列パターンのマツチング処理に広
く利用され得るものであるが、以下では特に音声
パターンに例をとつて説明を行う。
く利用され得るものであるが、以下では特に音声
パターンに例をとつて説明を行う。
音声パターンは特徴の時系列として表現され、
このようなパターン間の比較処理、すなわちパタ
ーンマツチングを行つて音声認識を行う方法が広
く行われている。高精度な認識のためにはパター
ン変動に対して安定な、すなわちパターン変動吸
収能力の高いマツチング手法が必要とされる。時
間方向の伸縮歪に対しては特願昭45−53895号明
細書（特公昭50−23941号公報）に記載された動
的計画法（Dynamic Programming、 以下DP
と略す）を用いたDPマツチング法が適用され効
果が得られている。
このようなパターン間の比較処理、すなわちパタ
ーンマツチングを行つて音声認識を行う方法が広
く行われている。高精度な認識のためにはパター
ン変動に対して安定な、すなわちパターン変動吸
収能力の高いマツチング手法が必要とされる。時
間方向の伸縮歪に対しては特願昭45−53895号明
細書（特公昭50−23941号公報）に記載された動
的計画法（Dynamic Programming、 以下DP
と略す）を用いたDPマツチング法が適用され効
果が得られている。
しかし、実際の音声パターンには、時間伸縮以
外に、例えば「日本音響学会音声研究会資料S83
−25（1983年６月）に“連続音声中の母音の変形
について”と題して発表された論文」に記載され
ている如く、長音化、鼻音化、無声化、脱落のよ
うに局所的な変形が生じる。しかもこれらの現象
は発声速度や感情などの要因に応じて不確定的に
発生するものである。
外に、例えば「日本音響学会音声研究会資料S83
−25（1983年６月）に“連続音声中の母音の変形
について”と題して発表された論文」に記載され
ている如く、長音化、鼻音化、無声化、脱落のよ
うに局所的な変形が生じる。しかもこれらの現象
は発声速度や感情などの要因に応じて不確定的に
発生するものである。
このような変形に対処し得るDPマツチング法
が同一出願人より昭和58年７月19日に出願の「パ
ターンマツチング装置」の明細書（文献(1)とす
る）に記されている。それによると、標準パター
ンは特徴の時系列中に分岐を指示するための“カ
ツコ”形式の分岐制御子を用いている。この分岐
制御子で囲まれた部分は、いくつかの選択が可能
であるとするとか、省略可能であるとするとかの
制御が可能であるとしている。しかしこの方法で
は、“カツコ”が矛盾なく現れることを要請して
いたため、標準パターンで記述できる変形の範囲
が狭かつた。簡明な例を次に示す。いま特徴の時
系列中の一部に次の３通りの変形が許されるもの
とする。
が同一出願人より昭和58年７月19日に出願の「パ
ターンマツチング装置」の明細書（文献(1)とす
る）に記されている。それによると、標準パター
ンは特徴の時系列中に分岐を指示するための“カ
ツコ”形式の分岐制御子を用いている。この分岐
制御子で囲まれた部分は、いくつかの選択が可能
であるとするとか、省略可能であるとするとかの
制御が可能であるとしている。しかしこの方法で
は、“カツコ”が矛盾なく現れることを要請して
いたため、標準パターンで記述できる変形の範囲
が狭かつた。簡明な例を次に示す。いま特徴の時
系列中の一部に次の３通りの変形が許されるもの
とする。
……ａ、ｂ、ｃ、ｄ……
……ｅ、ｆ、ｔ、ｓ……
……ｅ、ｆ、ｇ、ｃ、ｄ…
……ｅ、ｆ、ｈ、ｄ……
(1)
このような変形を「前記文献(1)」の分岐制御子
で表現すると ……｛ａ ｂ ｃ ｄ／ｅ ｆ ｛ｔ ｓ／｛gc／ｈ｝ｄ｝｝ (2) となる。ここに“｛”と“｝”はその中に囲まれて
かつ“／”で区切られる時系列のいずれかを選択
することを意味し、入れる形式で使用することが
できる。
で表現すると ……｛ａ ｂ ｃ ｄ／ｅ ｆ ｛ｔ ｓ／｛gc／ｈ｝ｄ｝｝ (2) となる。ここに“｛”と“｝”はその中に囲まれて
かつ“／”で区切られる時系列のいずれかを選択
することを意味し、入れる形式で使用することが
できる。
(2)式の標準パターンには第１図のようなオート
マトン表現が対応する。しかし、このオートマト
ンは簡略化が可能であつて、第２図のオートマト
ンがより簡単でかつ同値なものである。第１図は
10状態を要していたのに対して、第２図では８状
態で記述されている。すなわちカツコ形式で分岐
を表現していた従来方法では、時として冗長な形
式となり、標準パターン記憶のためのメモリーが
多く必要とされ、またそれを処理するための演算
量も多いという欠点があつた。
マトン表現が対応する。しかし、このオートマト
ンは簡略化が可能であつて、第２図のオートマト
ンがより簡単でかつ同値なものである。第１図は
10状態を要していたのに対して、第２図では８状
態で記述されている。すなわちカツコ形式で分岐
を表現していた従来方法では、時として冗長な形
式となり、標準パターン記憶のためのメモリーが
多く必要とされ、またそれを処理するための演算
量も多いという欠点があつた。
また、分岐制御子は、“｛”が先に現れてから
“｝”が出現するという制限があり、このためルー
プを含んだオートマトンを表現できないという欠
点もあつた。
“｝”が出現するという制限があり、このためルー
プを含んだオートマトンを表現できないという欠
点もあつた。
本発明の目的は一般的なオートマトン形式で表
現される標準パターンを効率良くDPマツチング
処理できるパターンマツチング装置を実現するこ
とにある。
現される標準パターンを効率良くDPマツチング
処理できるパターンマツチング装置を実現するこ
とにある。
本発明によるパターンマツチング装置は、特徴
の時系列中に番地情報を含んでなる標準パターン
を供給する手段と、入力パターンたる特徴時系列
を供給する手段と、複数個の数値を記憶するワー
クメモリと、ワークメモリより読み出される数値
にもとづいてDPマツチング漸化式を計算する漸
化式計算部と、前記番地情報にもとづいてワーク
メモリよりの読み出し番地を制御する手段とを含
んで構成される。
の時系列中に番地情報を含んでなる標準パターン
を供給する手段と、入力パターンたる特徴時系列
を供給する手段と、複数個の数値を記憶するワー
クメモリと、ワークメモリより読み出される数値
にもとづいてDPマツチング漸化式を計算する漸
化式計算部と、前記番地情報にもとづいてワーク
メモリよりの読み出し番地を制御する手段とを含
んで構成される。
以下に実施例を示す図面を引用して本発明の原
理を詳述する。
理を詳述する。
第３図は本発明の一実施例を示すブロツク図で
ある。標準パターン記憶部２０には第４図の形式
の標準パターンが記憶される。すなわち特徴の時
系列 b1b2……bj……bJ (3) の中に必要に応じて番地情報ｃが埋め込まれてい
る。いま一例として Ｂ＝b1b2b3b4〔２〕b5……〔４〕〔８〕 〔12〕b13……bJ (4) なる標準パターンを考える。〔〕内の数値が番地
情報である。第４図では、最上位ビツトが０であ
るか１であるかによつて特徴と番地情報の区別を
行つている。(4)式の標準パターンは第５図のオー
トマトンに対応する。
ある。標準パターン記憶部２０には第４図の形式
の標準パターンが記憶される。すなわち特徴の時
系列 b1b2……bj……bJ (3) の中に必要に応じて番地情報ｃが埋め込まれてい
る。いま一例として Ｂ＝b1b2b3b4〔２〕b5……〔４〕〔８〕 〔12〕b13……bJ (4) なる標準パターンを考える。〔〕内の数値が番地
情報である。第４図では、最上位ビツトが０であ
るか１であるかによつて特徴と番地情報の区別を
行つている。(4)式の標準パターンは第５図のオー
トマトンに対応する。
以下に本パターンマツチング装置の動作を説明
する。信号線ａより入力パターンが Ａ＝a1a2……ai……aI なる特徴の時系列として与えられる。最初の特徴
が入力された時点でワークメモリ５０に初期設定
動作がなされる。このワークメモリは制御部１０
よりのアドレス信号ｊによつて番地指定される。
する。信号線ａより入力パターンが Ａ＝a1a2……ai……aI なる特徴の時系列として与えられる。最初の特徴
が入力された時点でワークメモリ５０に初期設定
動作がなされる。このワークメモリは制御部１０
よりのアドレス信号ｊによつて番地指定される。
Ｇ(1)Ｇ(2)……Ｇ(j)……Ｇ(J) (5)
G′(1)G′(2)……G′(j)……G′(J)
なる記憶番地よりなつている。初期条件の設定は
Ｇ(1)番地に対して次の如く行われる。
Ｇ(1)番地に対して次の如く行われる。
Ｇ(1)＝ｄ（１、１） (6)
これは前記文献(1)の(6)式に対応するもので、通
常のDPマツチングでの ｇ（ｉ，ｊ）＝ｄ（１、１） なる初期設定に対応する。なお、ｄ（１、１）は
特徴aiとbjとの距離である。
常のDPマツチングでの ｇ（ｉ，ｊ）＝ｄ（１、１） なる初期設定に対応する。なお、ｄ（１、１）は
特徴aiとbjとの距離である。
制御部１０にはカウンタｋとj1とが内蔵されて
いる。これらは特徴aiが与えられるごとにｋ＝
１、j1＝１とリセツトされる。また、別に制御フ
ラグｆが内蔵されており、aiが入力されるとｆ＝
０なる初期値にリセツトされる。以後カウンタｋ
が１から順次カウントアツプされる。このｋの値
は前記の標準パターン記憶部２０にアドレス信号
ｋとして送られる。このアドレス信号に応じて(4)
式の標準パターンが順次信号ｘとして読み出さ
れ、デコーダ３０で特徴か番地情報かが検定され
る。
いる。これらは特徴aiが与えられるごとにｋ＝
１、j1＝１とリセツトされる。また、別に制御フ
ラグｆが内蔵されており、aiが入力されるとｆ＝
０なる初期値にリセツトされる。以後カウンタｋ
が１から順次カウントアツプされる。このｋの値
は前記の標準パターン記憶部２０にアドレス信号
ｋとして送られる。このアドレス信号に応じて(4)
式の標準パターンが順次信号ｘとして読み出さ
れ、デコーダ３０で特徴か番地情報かが検定され
る。
信号ｘが特徴bjでかつ制御フラグが０であると
きはこの信号は特徴ｂとして距離計算部４０に送
られる。そして次のような基本的なDP漸化式が
計算される。
きはこの信号は特徴ｂとして距離計算部４０に送
られる。そして次のような基本的なDP漸化式が
計算される。
ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、ｊ−１） (7) このため、制御部１０内のカウンタ信号j1をも
とにしてｊ及び（ｊ−１）が発生され信号線j2を
経由してワークメモリ５０に送られる。ワークメ
モリ５０からは、このアドレス信号に対応して漸
化式値Ｇ(j)＝ｇ（ｉ−１、ｊ）とＧ（ｊ−１）＝ｇ
（ｉ−１、ｊ−１）が出力され最小値検出部７０
に送られる。そこではこれらの値が比較され、小
なる方の値がg2として出力される。他方、距離計
算部４０では入力パターンの特徴aiと標準パター
ンの特徴bjの間で距離ｄ（ｉ、ｊ）が計算され信
号ｄとして出力される。加算器６０ではこの信号
ｄと前記信号g2との和が計算される。かくして(7)
式のｇ（ｉ、ｊ）が計算されたことになる。この
値は信号線g3を経由してワークメモリ５０に送ら
れG′(j)＝ｇ（ｉ、ｊ）として書き込まれる。
１、ｊ） ｇ（ｉ−１、ｊ−１） (7) このため、制御部１０内のカウンタ信号j1をも
とにしてｊ及び（ｊ−１）が発生され信号線j2を
経由してワークメモリ５０に送られる。ワークメ
モリ５０からは、このアドレス信号に対応して漸
化式値Ｇ(j)＝ｇ（ｉ−１、ｊ）とＧ（ｊ−１）＝ｇ
（ｉ−１、ｊ−１）が出力され最小値検出部７０
に送られる。そこではこれらの値が比較され、小
なる方の値がg2として出力される。他方、距離計
算部４０では入力パターンの特徴aiと標準パター
ンの特徴bjの間で距離ｄ（ｉ、ｊ）が計算され信
号ｄとして出力される。加算器６０ではこの信号
ｄと前記信号g2との和が計算される。かくして(7)
式のｇ（ｉ、ｊ）が計算されたことになる。この
値は信号線g3を経由してワークメモリ５０に送ら
れG′(j)＝ｇ（ｉ、ｊ）として書き込まれる。
以上の漸化式計算の後、制御部１０内のカウン
タｋ及びj1は１だけカウントアツプされる。また
制御フラグｆは０のままである。
タｋ及びj1は１だけカウントアツプされる。また
制御フラグｆは０のままである。
(4)式の標準パターンの〔２〕なる番地情報が読
み出されたときは、この信号はデコーダ３０から
制御部１０へ送られる。これを受けて制御部１０
からはj2＝２なるアドレス信号が発生されワーク
メモリ５０に送られる。これによりワークメモリ
５０からはＧ(2)＝ｇ（ｉ−１、２）が読み出され
最小値検出回路７０に送られる。その後制御部１
０内のカウンタｋのみが１だけ増加される。また
制御フラグｆは１にセツトされる。
み出されたときは、この信号はデコーダ３０から
制御部１０へ送られる。これを受けて制御部１０
からはj2＝２なるアドレス信号が発生されワーク
メモリ５０に送られる。これによりワークメモリ
５０からはＧ(2)＝ｇ（ｉ−１、２）が読み出され
最小値検出回路７０に送られる。その後制御部１
０内のカウンタｋのみが１だけ増加される。また
制御フラグｆは１にセツトされる。
番地情報〔２〕に続いて特徴b5が入力されたと
きは、ｆ＝１となつているので(7)式とは異なつた
処理が行われる。制御部１０ではカウンタ信号j1
＝５を信号線j2に供給する。これを受けてワーク
メモリ５０より漸化式値Ｇ(5)＝ｇ（ｉ−１、５）
が出力される。最小値検出部７０ではこの値と、
先に入力されたＧ(2)＝ｇ（ｉ−１、２）とが比較
され小なる方の値が信号g2として出力される。一
方距離計算部４０では入力の特徴aiと標準パター
ンの特徴b5との距離ｄ＝ｄ（ｉ、５）が算出され
る。
きは、ｆ＝１となつているので(7)式とは異なつた
処理が行われる。制御部１０ではカウンタ信号j1
＝５を信号線j2に供給する。これを受けてワーク
メモリ５０より漸化式値Ｇ(5)＝ｇ（ｉ−１、５）
が出力される。最小値検出部７０ではこの値と、
先に入力されたＧ(2)＝ｇ（ｉ−１、２）とが比較
され小なる方の値が信号g2として出力される。一
方距離計算部４０では入力の特徴aiと標準パター
ンの特徴b5との距離ｄ＝ｄ（ｉ、５）が算出され
る。
この信号ｄとg2が加算され
ｇ（ｉ、５）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、２） ｇ（ｉ−１、５） (8) なる値が得られる。この値はG′(5)＝ｇ（ｉ、５）
としてワークメモリ５０に書き込まれる。その後
制御部１０内のカウンタｋとj1は１だけカウント
アツプされ、制御フラグｆは０にリセツトされ
る。以上によつて第５図の状態２から状態５への
分岐が評価されたことになる。
１、２） ｇ（ｉ−１、５） (8) なる値が得られる。この値はG′(5)＝ｇ（ｉ、５）
としてワークメモリ５０に書き込まれる。その後
制御部１０内のカウンタｋとj1は１だけカウント
アツプされ、制御フラグｆは０にリセツトされ
る。以上によつて第５図の状態２から状態５への
分岐が評価されたことになる。
同様にして、(4)式の〔４〕、〔８〕、〔12〕、b13の
部分では ｇ（ｉ、13）＝ｄ（ｉ、13）＋minｇ（ｉ−
１、13） ｇ（ｉ−１、４） ｇ（ｉ−１、８） ｇ（ｉ−１、12） (9) なる漸化式が計算される。すなわち、番地情報
〔４〕〔８〕、〔12〕に応じてＧ(4)＝ｇ（ｉ−１、
４）、Ｇ(8)＝ｇ（ｉ−１、８）、Ｇ(12)＝ｇ（ｉ−１
、
12）がワークメモリ５０より読み出され、b13が
入力された時点でＧ(13)＝ｇ（ｉ−１、13）が読み
出される。最小値検出部７０ではこれらの最小値
が計算され、距離計算部４０より出力されるｄ＝
ｄ（ｉ、13）と加算される。
部分では ｇ（ｉ、13）＝ｄ（ｉ、13）＋minｇ（ｉ−
１、13） ｇ（ｉ−１、４） ｇ（ｉ−１、８） ｇ（ｉ−１、12） (9) なる漸化式が計算される。すなわち、番地情報
〔４〕〔８〕、〔12〕に応じてＧ(4)＝ｇ（ｉ−１、
４）、Ｇ(8)＝ｇ（ｉ−１、８）、Ｇ(12)＝ｇ（ｉ−１
、
12）がワークメモリ５０より読み出され、b13が
入力された時点でＧ(13)＝ｇ（ｉ−１、13）が読み
出される。最小値検出部７０ではこれらの最小値
が計算され、距離計算部４０より出力されるｄ＝
ｄ（ｉ、13）と加算される。
一般に〔c1〕、〔c2〕……〔cm〕bj (10)
なる標準パターンの系列が与えられたときは、
ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、c1） 〓 ｇ（ｉ−１、cn） (11) なる漸化式が計算される。
１、ｊ） ｇ（ｉ−１、c1） 〓 ｇ（ｉ−１、cn） (11) なる漸化式が計算される。
かくして標準パターンの特徴bJまですべて処理
が終了するとG′(j)→Ｇ(j)なる転写が行われる。
次にai+1が入力され、aiに対するのと同様の処理
が繰返される。最後にaIに対する処理が終ると入
力パターンＡと標準パターンＢとの距離が Ｄ（Ａ、Ｂ）＝G′(J) として得られる。
が終了するとG′(j)→Ｇ(j)なる転写が行われる。
次にai+1が入力され、aiに対するのと同様の処理
が繰返される。最後にaIに対する処理が終ると入
力パターンＡと標準パターンＢとの距離が Ｄ（Ａ、Ｂ）＝G′(J) として得られる。
かくの如き構成によると(10)の〔ｃ〕に番地情報
を設定することにより、自由な分岐を表現するこ
とができ、かつ入力パターンとのマツチングを極
めて効率良く実行することができるという効果が
得られた。
を設定することにより、自由な分岐を表現するこ
とができ、かつ入力パターンとのマツチングを極
めて効率良く実行することができるという効果が
得られた。
以上本発明の原理を実施例にもとづいて説明し
たがこれらの記載は本発明の権利範囲を限定する
ものではない。特に、基本的なDP漸化式として
は(7)式以外のものが用いられることがあるが、そ
の場合でも本発明の原理は適用できる。例えばよ
く用いられる ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、ｊ−１） ｇ（ｉ−１、ｊ−２） を(7)式として用いる場合には、(11)式のかわりに ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、c1） ｇ（ｉ−１、c1−１） 〓 ｇ（ｉ−１、cn） ｇ（ｉ−１、Cn-1） なる漸化式を用いることができる。また最小値検
出部７０とワークメモリ５０の構成に関しても
種々の変形が考えられる。以上のように本発明に
よれば比較的演算量も少なく効率的なDPマツチ
ング装置を得ることが出来その効果は大なるもの
がある。
たがこれらの記載は本発明の権利範囲を限定する
ものではない。特に、基本的なDP漸化式として
は(7)式以外のものが用いられることがあるが、そ
の場合でも本発明の原理は適用できる。例えばよ
く用いられる ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、ｊ−１） ｇ（ｉ−１、ｊ−２） を(7)式として用いる場合には、(11)式のかわりに ｇ（ｉ、ｊ）＝ｄ（ｉ、ｊ）＋minｇ（ｉ−
１、ｊ） ｇ（ｉ−１、c1） ｇ（ｉ−１、c1−１） 〓 ｇ（ｉ−１、cn） ｇ（ｉ−１、Cn-1） なる漸化式を用いることができる。また最小値検
出部７０とワークメモリ５０の構成に関しても
種々の変形が考えられる。以上のように本発明に
よれば比較的演算量も少なく効率的なDPマツチ
ング装置を得ることが出来その効果は大なるもの
がある。
第１図、第２図は原理説明図、第３図は本発明
の一実施例を示すブロツク図、第４図と第５図は
捕促説明図である。 図において１０は制御部、２０は標準パターン
記憶部、３０はデコーダ、４０は距離計算部、５
０はワークメモリ、６０は加算器、７０は最小値
検出部をそれぞれ示す。
の一実施例を示すブロツク図、第４図と第５図は
捕促説明図である。 図において１０は制御部、２０は標準パターン
記憶部、３０はデコーダ、４０は距離計算部、５
０はワークメモリ、６０は加算器、７０は最小値
検出部をそれぞれ示す。
Claims (1)
- １ 特徴の時系列中に番地情報を含んでなる標準
パターンを供給する手段と、入力パターンたる特
徴時系列を供給する手段と、複数個の数値を記憶
するワークメモリと、ワークメモリより読み出さ
れる数値にもとづいてDPマツチング漸化式を実
行する漸化式計算部と、前記番地情報にもとづい
てワークメモリよりの読み出し番地を制御する手
段とを含んで構成されることを特徴とするパター
ンマツチング装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185402A JPS6077280A (ja) | 1983-10-04 | 1983-10-04 | パタ−ンマツチング装置 |
| US06/657,428 US4872201A (en) | 1983-10-04 | 1984-10-03 | Pattern matching apparatus employing compensation for pattern deformation |
| DE8484111915T DE3468567D1 (en) | 1983-10-04 | 1984-10-04 | Pattern matching apparatus |
| EP84111915A EP0138166B1 (en) | 1983-10-04 | 1984-10-04 | Pattern matching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185402A JPS6077280A (ja) | 1983-10-04 | 1983-10-04 | パタ−ンマツチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6077280A JPS6077280A (ja) | 1985-05-01 |
| JPH0568718B2 true JPH0568718B2 (ja) | 1993-09-29 |
Family
ID=16170162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58185402A Granted JPS6077280A (ja) | 1983-10-04 | 1983-10-04 | パタ−ンマツチング装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4872201A (ja) |
| EP (1) | EP0138166B1 (ja) |
| JP (1) | JPS6077280A (ja) |
| DE (1) | DE3468567D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5228110A (en) * | 1989-09-15 | 1993-07-13 | U.S. Philips Corporation | Method for recognizing N different word strings in a speech signal |
| US5222187A (en) * | 1989-12-29 | 1993-06-22 | Texas Instruments Incorporated | Grammar-based checksum constraints for high performance speech recognition circuit |
| JPH06126609A (ja) * | 1992-10-20 | 1994-05-10 | Sumitomo Metal Ind Ltd | 形鋼表面疵の研削方法および装置 |
| US20060052943A1 (en) * | 2004-07-28 | 2006-03-09 | Karthik Ramani | Architectures, queries, data stores, and interfaces for proteins and drug molecules |
| US20060100866A1 (en) * | 2004-10-28 | 2006-05-11 | International Business Machines Corporation | Influencing automatic speech recognition signal-to-noise levels |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4059725A (en) * | 1975-03-12 | 1977-11-22 | Nippon Electric Company, Ltd. | Automatic continuous speech recognition system employing dynamic programming |
| JPS57136000A (en) * | 1981-02-17 | 1982-08-21 | Nippon Electric Co | Pattern matching apparatus |
| US4570232A (en) * | 1981-12-21 | 1986-02-11 | Nippon Telegraph & Telephone Public Corporation | Speech recognition apparatus |
| JPS6022283A (ja) * | 1983-07-19 | 1985-02-04 | Nec Corp | パタ−ンマツチング装置 |
-
1983
- 1983-10-04 JP JP58185402A patent/JPS6077280A/ja active Granted
-
1984
- 1984-10-03 US US06/657,428 patent/US4872201A/en not_active Expired - Lifetime
- 1984-10-04 EP EP84111915A patent/EP0138166B1/en not_active Expired
- 1984-10-04 DE DE8484111915T patent/DE3468567D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6077280A (ja) | 1985-05-01 |
| EP0138166B1 (en) | 1988-01-07 |
| DE3468567D1 (en) | 1988-02-11 |
| US4872201A (en) | 1989-10-03 |
| EP0138166A1 (en) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595495B2 (ja) | パタンマッチング装置 | |
| JPH10187410A (ja) | データ圧縮方法及び装置 | |
| JPS6024985B2 (ja) | デ−タ処理方式 | |
| CN113257220A (zh) | 语音合成模型的训练方法、装置、电子设备及存储介质 | |
| JPH01138597A (ja) | 連続音声認識方式 | |
| JPH0568718B2 (ja) | ||
| US5121465A (en) | Pattern matching system | |
| JPS6022283A (ja) | パタ−ンマツチング装置 | |
| JPS626244B2 (ja) | ||
| US12554398B2 (en) | KV cache block-quantization oriented data handling | |
| JPS59161782A (ja) | パタ−ン・マツチング方法 | |
| JPS62145322A (ja) | 音声出力装置 | |
| JP3094473B2 (ja) | 動的計画法照合装置 | |
| Ackenhusen | The CDTWP: A programmable processor for connected word recognition | |
| JP3067161B2 (ja) | ファジィ演算処理装置 | |
| JPH0577080B2 (ja) | ||
| JPH0465397B2 (ja) | ||
| JP2650480B2 (ja) | 音声合成装置 | |
| JPS638797A (ja) | パタン認識方法 | |
| JPH07120180B2 (ja) | ポケット加工用ｎｃデ−タ作成方式 | |
| JP2765051B2 (ja) | 二値画像情報の合成方式 | |
| JP2915686B2 (ja) | 数値制御情報作成装置 | |
| JPS592954B2 (ja) | パタンルイジドケイサンソウチ | |
| JPH0432432B2 (ja) | ||
| JPH01169607A (ja) | プログラマブルコントローラ |