JPH056873U - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH056873U JPH056873U JP6175791U JP6175791U JPH056873U JP H056873 U JPH056873 U JP H056873U JP 6175791 U JP6175791 U JP 6175791U JP 6175791 U JP6175791 U JP 6175791U JP H056873 U JPH056873 U JP H056873U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- electrode ends
- insertion hole
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000003780 insertion Methods 0.000 claims abstract description 13
- 230000037431 insertion Effects 0.000 claims abstract description 13
- 238000010397 one-hybrid screening Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 基板の小型化および部品の実装密度の向上を
図る。 【構成】 絶縁基板2の表裏3、4には抵抗素子、導体
配線5、6が形成され、これら導体配線5、6には電極
端7、8が設けられている。電極端7、8の近傍には基
板2を挿通する挿通孔10が設けられており、この挿通
孔10内には、チップ部品12が挿入されている。チッ
プ部品12の両電極端13、14はそれぞれ挿入孔10
の両端から外部に露呈し、電極端13、14は電極端
7、8と半田15で電気的に接続されている。このチッ
プ部品12による基板の表裏の電気的接続により、1つ
の混成集積回路が形成されている。
図る。 【構成】 絶縁基板2の表裏3、4には抵抗素子、導体
配線5、6が形成され、これら導体配線5、6には電極
端7、8が設けられている。電極端7、8の近傍には基
板2を挿通する挿通孔10が設けられており、この挿通
孔10内には、チップ部品12が挿入されている。チッ
プ部品12の両電極端13、14はそれぞれ挿入孔10
の両端から外部に露呈し、電極端13、14は電極端
7、8と半田15で電気的に接続されている。このチッ
プ部品12による基板の表裏の電気的接続により、1つ
の混成集積回路が形成されている。
Description
【0001】
本考案は、絶縁基板の両面上に導体配線を形成した混成集積回路に関し、さら に詳しくは、両面の導体配線の接続構造に関する。
【0002】
混成集積回路の製造に際しては、まずセラミック基板等の絶縁基板上に素子( 主として抵抗素子)と、相互配線パターン(導体配線)を形成し、しかる後各種 の受動、能動チップ部品を絶縁基板上に搭載してこれら部品の電極端を導体配線 電極端とを半田付けあるいはワイヤボンディング等を用いて電気的に接続し、さ らに封止構造とする場合はチップコート、トップコート樹脂等によって基板全体 を被覆保護するようにして、高密度実装を図っている。
【0003】 この高密度実装をさらに進めるために、絶縁基板の両面上に導体配線を形成し た混成集積回路がある。これを図で説明する。図2は従来の混成集積回路の側断 面図である。同図において、2はセラミック基板からなる絶縁基板で、その表面 3および裏面4には、抵抗素子あるいは導体配線5および6がそれぞれ形成され ている。7、8はこれら抵抗素子あるいは導体配線5および6の電極端である。 絶縁基板の一方の面、すなわち表面には能動チップであるトランジスタ21が搭 載されており、このトランジスタ21の電極端22がワイヤボンディングで前記 導体配線5の電極端7と電気的に接続されている。そして、表面側に搭載された トランジスタ21の近傍には基板2の表裏を貫通するスルーホール孔25が設け られ、このスルーホール孔25の内周面には半田によるスルーホール26が形成 されている。このスルーホール26から延在して基板2の表面にはランド部26 aが形成されている。表面のランド部26aにトランジスタ21の電極端22が 、また裏面のランド部26aに導体配線6の電極端8がそれぞれ電気的に接続さ れて、基板2の表裏は1つの混成集積回路を形成している。
【0004】
しかしながら、上述した従来の集積回路では、基板の表裏をスルーホールによ って電気的に接続する構造となっているために、スルーホールはチップ部品が実 装されている部分を避けて設ける必要があり、このために基板にスルーホール分 、すなわちスルーホールのランド面積分の余分なスペースを必要とし、基板が大 型化するといった問題点があった。また、スルーホールを製造するために余分な 工程あるいは工数を必要とし、これがコストアップにつながる欠点となっていた 。 本考案は上記した従来の問題点あるいは欠点に鑑みなされたものであり、その 目的とするところは、基板の小型化を図るとともに、部品の実装密度の向上を図 った混成集積回路を提供することにある。
【0005】
この目的を達成するために、本考案は、絶縁基板の表裏両面上に導体配線を形 成した混成集積回路であって、前記絶縁基板に挿通孔を設け、この挿通孔に部品 を挿入し、この部品の電極端を前記絶縁基板の表裏両面側にそれぞれ位置させて これら電極端を前記絶縁基板の表裏両面上の導体配線に電気的に接続したもので ある。
【0006】
本考案においては、基板の表裏両面に形成した導体配線の電気的接続を部品で 兼ねると同時にこの部品を基板に挿通した挿通孔に挿入したので、スルーホール の廃止と部品の実装スペースの削減により、実装密度をより高めることができる 。
【0007】
以下本考案の一実施例を図に基づいて説明する。図1は本考案の側断面図であ る。この図において、従来技術と同一の符号を付したものは同一の構成を示すも のであり、詳細な説明は省略する。本考案の特徴とするところは、従来基板に設 けたスルーホール孔の代わりに、小孔の挿通孔10を設け、この挿通孔10に本 来基板2の表面3に搭載すべきチップ部品12を挿入した点にある。そして、チ ップ部品12の電極端13、14をこの挿通孔10から基板2の表裏3、4にそ れぞれ露呈させて半田15によりそれぞれ導体配線5、6の電極端7、8に電気 的に接続している。このチップ部品12の電気的接続により、基板2の表裏は1 つの混成集積回路を形成している。
【0008】 このような構成とする事により、基板2の表面3側の導体配線5はチップ部品 12を接続する部分が省略されて、配線パターンは短縮化および簡略化される。 また、基板2の表面2側にチップ部品12を実装する必要がなくなり、そのスペ ースを必要としないので、基板2の表面積を小さくすることができる。また、チ ップ部品12を基板2内に埋設するように実装したので、高密度実装が可能とな る。 なお、挿通孔10の断面形状は、挿入される部品の断面形状に合わせて適宜選 択することができる。
【0009】
以上説明したように、本考案によれば、絶縁基板にこの基板を挿通する挿通孔 を設け、この挿通孔に部品を挿入し、この部品の電極端を前記絶縁基板の表裏両 面側にそれぞれ位置させてこれら電極端を前記絶縁基板の表裏両面上の導体配線 に電気的に接続したので、部品を絶縁基板の表面に搭載する必要がなく、このた め基板の表面積を小さくできて小型化を図ることができる。また、部品を電気的 に接続していた基板の表面の導体配線を省略できるために配線のパターンを簡素 化でき、このため設計の効率化および製造コストの低減を図ることができる。ま た、部品の実装を基板内に埋設できるので、実装の高密度化を達成できる等種々 の効果がある。
【図面の簡単な説明】
【図1】本考案の側断面図である。
【図2】従来の側断面図である。
2 絶縁基板 5 導体配線 6 導体配線 10 挿通孔 12 チップ部品
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 絶縁基板の表裏両面上に導体配線を形成
した混成集積回路において、前記絶縁基板に挿通孔を設
け、この挿通孔に部品を挿入し、この部品の電極端を前
記絶縁基板の表裏両面側にそれぞれ位置させてこれら電
極端を前記絶縁基板の表裏両面上の導体配線に電気的に
接続したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175791U JPH056873U (ja) | 1991-07-11 | 1991-07-11 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6175791U JPH056873U (ja) | 1991-07-11 | 1991-07-11 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056873U true JPH056873U (ja) | 1993-01-29 |
Family
ID=13180350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6175791U Pending JPH056873U (ja) | 1991-07-11 | 1991-07-11 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056873U (ja) |
-
1991
- 1991-07-11 JP JP6175791U patent/JPH056873U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446317A (en) | Single in-line package for surface mounting | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH056873U (ja) | 混成集積回路 | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JPH056872U (ja) | 混成集積回路 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPS5934111Y2 (ja) | リ−ドレス電子部品の接続構造 | |
| JPH08195540A (ja) | 電気回路装置 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JPS6240459Y2 (ja) | ||
| JPS63245991A (ja) | 電気部品等と絶縁基体との組合せ体 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH0230843Y2 (ja) | ||
| JPH07176848A (ja) | モジュール基板の接続構造 | |
| JPS5914394U (ja) | 混成集積回路基板 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH01246857A (ja) | 半導体装置 | |
| JPS62219996A (ja) | 電子部品の実装構造 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 | |
| JPH0529486A (ja) | 電子部品パツケージ |