JPH0569690U - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速動作可能なＩＣ試験装置を提供する。 【構成】 第１のシールド導体に芯線に与える電圧と同
一の直流電圧を与えてドライビングガード構造で被試験
ＩＣの端子ピンの直流特性を試験し、機能試験時は第１
のシールド導体を共通電位に接続し、芯線との間のイン
ピーダンスを特定のインピーダンスに整合させるように
構成したＩＣ試験装置において、第１のシールド導体の
外側に第２のシールド導体を設け、この第２のシールド
導体をその両端で共通電位に接続し、芯線とこの第２の
シールド導体との間で特性インピーダンスを所定の値に
維持できるようにする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はＩＣの直流特性と機能試験の双方を行なう型式のＩＣ試験装置に関 する。

【０００２】

【従来の技術】

ＩＣの試験には直流試験と機能試験とが存在する。直流試験は被試験ＩＣの各 端子に所定の電圧を与えたとき、予定している電流が流れるか否かを見る電圧印 加電流測定試験と、被試験ＩＣの各端子に所定の電流を流し込むか、又は所定の 電流を吐出させ、その状態で端子に予定している電圧が発生するか否かを見る電 流印加電圧測定試験とがある。何れの試験も被試験ＩＣの端子の直流特性が予め 予定している特性に作られているか否かを見る試験である。

【０００３】 これに対し機能試験は被試験ＩＣに試験パターン信号を与え、試験パターン信 号に正常に応動するか否かを試験して正常に動作するか否か見る試験である。 図３に従来のＩＣ試験装置における試験装置と被試験ＩＣとの間の接続構造を 示す。図中１０は被試験ＩＣ、２０は直流試験装置、３０は機能試験装置、４０ は試験装置２０及び３０と被試験ＩＣ１０との間を接続するケーブルを示す。

【０００４】 直流試験装置２０はこの例では電圧印加電流測定モードに切替られている場合 を示す。電圧印加電流測定モードでは電圧発生器２１と、この電圧発生器２１が 発生する電圧をケーブル４０のフォース線Ｆに与える出力アンプ２２と、被試験 ＩＣ１０の端子に発生する電圧をケーブル４０のセンス線Ｓから出力アンプ２２ に帰還するバッファアンプ２３と、出力アンプ２２が被試験ＩＣ１０の端子に所 定の電圧を印加したときこの出力アンプ２２から被試験ＩＣ１０に流れる電流を 測定する電流検出抵抗器２４と、この電流検出抵抗器２４に発生する電圧を取出 す差動増幅器２５と、出力アンプ２２の出力電圧をケーブル４０のシールド導体 ４０Ａに与え、ドライビングガードを構成するためのバッファアンプ２６とによ って構成される。

【０００５】 ケーブル４０はシールド導体４０Ａの内部に２本の芯線ＦとＳとを収納してい る。ここでは芯線Ｆを信号駆動用のフォース線、芯線Ｓを被試験ＩＣ１０の端子 ピンの電圧を検出するセンス線として動作する。 シールド導体４０Ａはバッファアンプ２６を通じて出力アンプ２２の出力側に 接続され、シールド導体４０Ａの電位を芯線Ｆ及びＳと同電位に偏倚させ、シー ルド導体４０Ａと芯線Ｆ及びＳとの間に電位差が発生しないようにしてドライビ ングガードを構成している。

【０００６】 このように芯線Ｆ，Ｓとシールド導体４０Ａとの間に電位差を発生させないド ライビングガード構造とすることにより芯線Ｆ，Ｓをシールド導体４０Ａとの間 にコンデンサが形成されない状態と等価になる。この結果、芯線ＦとＳに与える 直流電圧が高速度に変化しても等価的に浮遊容量が存在しないから、被試験ＩＣ １０の端子に与えられる直流電圧も高速度に変化させることができる。また浮遊 容量が存在しないから、芯線とシールド導体間に充電電流及び放電電流が流れな い。よって微少な直流電流を被試験ＩＣ１０に与えても、微少電流を正確に伝達 することができる。更に芯線ＦとＳはシールド導体４０Ａに覆われているから、 ノイズ等が混入することが阻止される。このようにして直流試験時はドライビン グガードにより芯線ＦとＳが保護される。

【０００７】 機能試験時には直流試験装置２０とケーブル４０との間に介挿したリレーＲＹ １，ＲＹ２，ＲＹ３を切断し、リレーＲＹ４，ＲＹ５をオンにしてケーブル４０ に機能試験装置３０を接続する。機能試験装置３０はドライバ３１と、コンパレ ータ３２とを有し、ドライバ３１によって被試験ＩＣ１０に試験パターン信号を 与える。また被試験ＩＣ１０が出力モードに切替わったとき、コンパレータ３２ は被試験ＩＣ１０から出力される応答出力信号を取込み、その論理が期待値と一 致するか否かを論理比較して判定を行なう。

【０００８】 機能試験時はケーブル４０は高速伝送路として動作しなければならない。この ためケーブル４０を所定の特性インピーダンスに整合させるためにシールド導体 ４０ＡをリレーＲＹ５によって共通電位に接続し、ケーブル４０を同軸線路とし て動作させ、芯線とシールド導体４０Ａとの間に特性インピーダンスを持たせる ようにしている。

【０００９】

【考案が解決しようとする課題】

従来の回路構造によれば、シールド導体４０Ａは機能試験装置３０側において リレーＲＹ５によって共通電位に接続されるだけで被試験ＩＣ１０側では共通電 位に接続されない状態にある。このためにケーブル４０は被試験装置１０側でイ ンピーダンス不整合が生じ、信号の反射等により例えば図４に示すような波形歪 みを与える。この波形歪みにより試験パターン信号ＰＡを高速化することができ ない欠点がある。

【００１０】 つまり試験パターン信号ＰＡの繰返し周期を高速化することにより試験に要す る時間を短縮し、短時間に多くの素子を試験できるように構成することが要求さ れるが、試験パターン信号の立上り部分に波形歪みが発生していることにより、 試験パターン信号を高速化（パルス幅を狭くする）するとパルス幅の大部分が歪 み部分に掛ってしまうため誤動作が起き易くなる。

【００１１】 この欠点を解消するにはケーブル４０のシールド導体４０Ａを被試験ＩＣ１０ 側でも共通電位に接続すれば良い。然し乍ら被試験ＩＣ１０側にリレーを設ける にはリレーの制御線を被試験ＩＣ１０側に配線しなければならなくなる。ケーブ ル４０の本数は被試験ＩＣ１０の端子ピンの数だけは用意しなければならない。 ＩＣの端子ピン数は多いもので数１００本のものがあるため、試験装置としては これを試験することができるように現存するＩＣの最大ピン数を想定して用意し なければならない。この結果ケーブル４０の本数は数１００本となり、この本数 と同数のリレー制御線を配線しなければならないことと、更にケーブル４０の本 数と同等数のリレーを被試験ＩＣ１０の搭載側つまり、パフォーマンスボードに 搭載しなければならなくなる。

【００１２】 然し乍らパフォーマンスボードにはこのようなリレーの搭載スペースは既にな く、然もケーブル４０と同数のリレー制御線を配線することも不適当である。こ のためシールド導体４０Ａを被試験ＩＣ１０側で直接共通電位に接続してしまう ことが考えられるが、このように構成した場合には、シールド導体４０Ａの被試 験ＩＣ１０側で常時共通電位に接続されたままになり、この状態では直流試験時 にケーブル４０の浮遊容量を打消すためのドライビングガードが構成できない不 都合が生じる。このような背景から従来は試験パターン信号を高速化することが できない不都合がある。

【００１３】 この考案の目的はケーブル４０におけるインピーダンス不整合を解消し、よっ て波形歪が発生することがなく、高速動作を可能としたＩＣ試験装置を提供しよ うとするものである。

【００１４】

【課題を解決するための手段】

この考案では外被にシールド導体を有するケーブルを利用して被試験ＩＣに直 流を印加すると共に、この直流と同一電位をシールド導体に与えて直流が与えら れた芯線をドライビングガードして行なう直流試験と、直流を被試験ＩＣに与え る芯線を利用して被試験ＩＣにテストパターン信号を与えて行なう機能試験とを 行なうＩＣ試験装置において、 直流試験時にドライビングガードを構成するためのシールド導体の外側に絶縁 して第２のシールド導体を設け、この第２のシールド導体の両端を共通電位に接 続して第２のシールド導体と芯線との間で所定の特性インピーダンスに整合させ るように構成する。

【００１５】 この考案の構成によれば第２のシールド導体を試験装置側と被試験ＩＣ側の双 方で共通電位に接続する。この結果、芯線と第２のシールド導体との間では所定 の特性インピーダンスに整合させることができる。 然も芯線と第２のシールド導体との間には従来と同様に、ドライビングガード 用のシールド導体が存在するから、直流試験時はドライビングガードを構成する ことができる。この結果ドライビングガードによってケーブルの浮遊容量の影響 を除去した直流試験を行なうことができる。また機能試験時はケーブルの被試験 ＩＣ側も正規の特性インピーダンスに整合させることができる。よって被試験Ｉ Ｃ側で反射が生じることがないから試験パターン信号を高速化することができる 利点が得られる。

【００１６】

【実施例】

図１にこの考案の一実施例を示す。図１において、図３と対応する部分には同 一符号を付して示す。この考案ではドライビングガードを構成するための第１の シールド導体４０Ａの外側に、第２のシールド導体４０Ｂを設け、この第２のシ ールド導体４０Ｂの両端、つまり試験装置側と被試験ＩＣ１０側の双方で共通電 位に接続する構造とした点を特徴とするものである。

【００１７】 この第２のシールド導体４０Ｂを設けたことにより、第１のシールド導体４０ Ａは直流試験時にリレーＲＹ３によって直流試験装置２０を構成するバッファア ンプ２６の出力端子に接続するだけでよく、機能試験時はどの電位からも切離さ れ、フローテング状態となる。 従って従来第１のシールド導体４０Ａを共通電位に接続するために設けていた リレーＲＹ５が不要となるため、この実施例ではリレーＲＹ５をセンス線Ｓと機 能試験装置３０との間に接続し、機能試験時はフォース線Ｆとセンス線Ｓの双方 に試験パターン信号を与える構成とすることができる。

【００１８】 図２はこの考案の変形実施例を示す。図２の例では単芯の２重シールド構造の シールドケーブルを用いてケーブル４０を構成した場合を示す。つまり単芯のシ ールドケーブルの一方をフォース線用とし、他の１本をセンス線用として利用し 、これら単芯の２重シールドケーブルの各内側の第１のシールド導体４０Ａを共 通接続してリレーＲＹ３に接続し、ドライビングガードを構成し、外側の第２の シールド導体３０Ｂをその両端において共通電位に接続する。図２の実施例によ れば単芯の２重シールド線は安価に手に入るため、装置のコストを高めることな く、高速動作可能なＩＣ試験装置を提供することができる。

【００１９】

【考案の効果】

以上説明したように、この考案によれば直流試験時はリレーＲＹ３をオンに制 御することにより、第１のシールド導体４０Ａにフォース線Ｆ、センス線Ｓの双 方と同一の電位を与える、いわゆるドライビングガード構造とするから、浮遊容 量を通じて電流が充放電しないために微少電流を被試験ＩＣ１０に与える場合で も、その微少電流を正確に被試験ＩＣ１０に伝達することができる。また直流電 圧、又は電流を高速に変化させても浮遊容量が存在しないから、その変化を遅延 させることなく被試験ＩＣ１０に伝えることができる。

【００２０】 然も機能試験時は第１のシールド導体４０Ａをフローテング状態としたからこ の状態では第１のシールド導体４０Ａは電気的にはその存在は無視して見ること ができ、第２のシールド導体４０Ｂをその両端で共通電位に接続したから、ケー ブル４０の両端部で特性インピーダンスを正規の値に整合させることができる。 この結果、被試験ＩＣ１０側で信号の反射が起きることはない。よって試験パタ ーン信号の波形が歪むことを解消することができ、試験パターン信号の繰返し周 期を高速化しても誤動作することのないＩＣ試験装置を提供することができる利 点が得られる。

【提出日】平成５年１月２７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】 この第２のシールド導体４０Ｂを設けたことにより、第１のシールド導体４０ Ａは直流試験時にリレーＲＹ３によって直流試験装置２０を構成するバッファア ンプ２６の出力端子に接続するだけでよく、機能試験時はどの電位からも切離さ れ、フローテング状態となる。 従来第１のシールド導体４０Ａを共通電位に接続するために設けていたリレー ＲＹ５はセンス線Ｓと機能試験装置３０との間に接続し、機能試験時はフォース 線Ｆとセンス線Ｓの双方に試験パターン信号を与える構成とする。

【図面の簡単な説明】

【図１】この考案の一実施例を示す接続図。

【図２】この考案の変形実施例を示す接続図。

【図３】従来の技術を説明するための接続図。

【図４】従来の不都合を説明するための波形図。

【符号の説明】

１０ 被試験ＩＣ ２０ 直流試験装置 ３０ 機能試験装置 ４０ ケーブル ４０Ａ 第１のシールド導体 ４０Ｂ 第２のシールド導体

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 外被にシールド導体を有するケーブルを
   利用して被試験ＩＣに直流を印加すると共に、この直流
   と同一電位を上記シールド導体に与えて上記直流が与え
   られた芯線をドライビングガードして行なう直流試験
   と、上記直流を被試験ＩＣに与える芯線を利用して被試
   験ＩＣにテストパターン信号を与えて行なう機能試験と
   を行なうことができるＩＣ試験装置において、 上記直流試験時にドライビングガードを構成するための
   第１のシールド導体の外側に絶縁して第２のシールド導
   体を設け、この第２のシールド導体の両端を共通電位に
   接続して第２のシールド導体と上記芯線との間で所定の
   特性インピーダンスに整合させるように構成したＩＣ試
   験装置。