JPH056989U - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力信号の周期に対して誤った周期に同期す
ることのない位相同期ループ回路を提供する。 【構成】 位相比較器１には所定周波数の信号ａが入力
されている。フィルタ回路２は位相比較器出力信号ｂを
積分した出力信号ｄを電圧制御発振器３に供給する。電
圧制御発振器３はこれにより、発振周波数を可変制御さ
れる出力ｃを位相比較器１に供給する。位相比較器１は
所定周波数の信号ａと電圧制御発振器３の出力発振周波
数とを位相比較する。位相比較器１の出力には、リミッ
タ回路４が接続されている。位相比較器出力信号ｂは、
電圧制御発振器３の出力発振周波数が所定周波数と異な
る周波数に同期しないよう振幅制限される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は位相同期ループ回路に係り、特に所定周波数の信号が入力される位相 同期ループ回路に関する。

【０００２】

【従来の技術】

図４は従来の位相同期ループ回路の一例のブロック図である。同図において、 同期分離回路５は、テレビジョン信号より複号同期信号ｅを分離して出力してい る。同期分離回路６は、複号同期信号ｅより垂直同期信号を分離して出力してい る。

【０００３】 位相比較器１は、差動増幅器８，スイッチＳ₁ ，Ｓ₂ ，電圧源Ｅからなり、電 圧制御発振器３よりの出力電圧ｃを電圧源Ｅと比較する。スイッチＳ₁ は、複号 同期信号ｅのローレベル期間中オンし、ハイレベル期間中はオフする。スイッチ Ｓ₂ は垂直同期信号のハイレベル期間中オンし、ローレベル期間中はオフする。 差動増幅器８は、スイッチＳ₁ ，Ｓ₂ 双方のオン期間中、出力電圧ｃが電圧源Ｅ よりも大きければ出力電流を流し込み、小さければ出力電流を引き込む。

【０００４】 フィルタ回路であるループフィルタ２はＣＲ部品で構成され、位相比較器１の 出力ｂを積分して出力電圧ｄを出力する。電圧制御発振器３は、この出力電圧ｄ により発振周波数を可変制御される。波形整形回路７は、電圧制御発振器３より の出力電圧ｃを方形波に整形した出力ｈを出力する。

【０００５】 上記構成の位相同期ループ回路によれば、一定周期の信号によりスイッチＳ₁ ，Ｓ₂ をオンオフ制御することにより、その入力信号と同一周期の出力信号を得 ることができる。

【０００６】

【考案が解決しようとする課題】 しかしながら従来構成の位相同期ループ回路では、ループフィルタの時定数が 大きく、またループゲインが高い場合、入力信号の周期に対してｎ／ｍ（有理数 ）倍（ただし、ｍ，ｎは整数）の周期に同期した出力が出力されることがあった 。

【０００７】 これは、スイッチＳ₁ ，Ｓ₂ がオフした期間中に、出力電圧ｄのＤＣレベルが 電圧制御発振器のフリーラン周波数に相当する制御電圧から極端にずれてしまい 、すぐには戻らないためである。例えばオンスクリーン表示の際の疑似同期信号 や、チャンネル切り換え時等、幅の広いパルスが入力された場合に誤った周波数 に同期することがあった。

【０００８】 図５は、従来の位相同期ループ回路が誤った周波数に同期した場合の一例の要 部の波形を示す図である。同図中、図４と同一信号には同一符号を付した。図５ において、複号同期信号ｅ（同図（Ｂ））は水平同期信号部分を示している。図 示した期間、スイッチＳ₂ はオンしている。同図（Ａ）に示す如く、位相比較器 出力ｂは大きく変化しており、出力電圧ｈ（同図（Ｃ））は入力複号同期信号ｅ の周期Ｔ₁ の３／４の周期Ｔ₂ に同期している。

【０００９】 ループフィルタの時定数を小さくすれば、出力電圧ｄの応答が速くなり上記の 問題は解決されるが、位相比較器のダイナミックレンジを大きくしなければなら ない問題がある。位相比較器のダイナミックレンジを大きくするためには困難な 問題がある。

【００１０】 上記の点に鑑み本考案では、ループフィルタの時定数を小さくして位相比較器 のダイナミックレンジを大きくする必要がなく、入力信号の周期に対して誤った 周期に同期することのない位相同期ループ回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】

上記の問題を解決するために本考案では、図１に示した原理図のとおり構成し た。

【００１２】 即ち、所定周波数の信号ａが入力される位相比較器１と、位相比較器の出力信 号ｂを積分するフィルタ回路２と、フィルタ回路の出力電圧ｄにより発振周波数 を可変制御される電圧制御発振器３とを有し、電圧制御発振器３の出力発振周波 数と所定周波数の信号とを位相比較器１で位相比較する位相同期ループ回路にお いて、 位相比較器１の出力信号ｂを、電圧制御発振器３の出力発振周波数が記所定周 波数と異なる周波数に同期しないよう振幅制限するリミッタ回路４を設けて構成 した。

【００１３】

【作用】

上記構成の本考案によれば、位相比較器１の出力信号ｂはリミッタ回路４によ り振幅制限されて大きく変化しないので、位相比較器１の出力信号ｂを積分した フィルタ回路２の出力電圧ｄにより発振周波数を可変制御される電圧制御発振器 ３の出力発振周波数は、入力信号ａの所定周波数に対して大きく離れないように 作用する。

【００１４】

【実施例】

次に本考案の実施例について図面と共に説明する。図２は本発明の一実施例の ブロック図である。図２は図４に示した位相同期ループ回路の位相比較器の出力 にリミッタ回路４ａを挿入した構成となっている。図２中、図４と同一構成部分 には同一符号を付しその説明は省略する。

【００１５】 図２において、４ａはリミッタ回路の具体的な構成を示している。リミッタ回 路４ａは，電源電圧Ｖ_CCを分圧する抵抗Ｒ₁ ，Ｒ₂ ，及びトランジスタＱ₁ ，Ｑ ₂ からなっている。トランジスタＱ₁ はコレクタを電源電圧Ｖ_CCに、べースを電 源電圧Ｖ_CCの分圧点に、エミッタを位相比較器１の出力に接続されている。

【００１６】 トランジスタＱ₂ はコレクタを接地され、べースを電源電圧Ｖ_CCの分圧点Ｂに 、エミッタをトランジスタＱ₁ のエミッタに共通接続されている。上記の構成に より位相比較器１の出力を振幅制限している。

【００１７】 即ち、位相比較器１の出力が高くなり、図中Ａ点（トランジスタＱ₁ ，Ｑ₂ の エミッタの共通接続点）の電位が上がって分圧点Ｂの電位よりトランジスタＱ₂ のべース・エミッタ順方向電圧分以上高くなると、トランジスタＱ₂ がオンして 電流ｉ₂ が流れる。よって、位相比較器１の出力は、それ以上電位が上昇するこ とがない。

【００１８】 また、位相比較器１の出力が低くなり、Ａ点の電位が下がって分圧点Ｂの電位 よりトランジスタＱ₁ のべース・エミッタ順方向電圧分以上低くなると、トラン ジスタＱ₁ がオンして電流ｉ₁ が流れる。よって、位相比較器１の出力は、それ 以上電位が低下することがない。

【００１９】 上記の構成によれば、位相比較器１の出力は分圧点Ｂの電位に対して±約０． ７〔ボルト〕の範囲に振幅制限される。この振幅制限範囲は、抵抗Ｒ₁ ，Ｒ₂ の 抵抗比、及びトランジスタＱ₁ ，Ｑ₂ のべース・エミッタ順方向電圧により決ま る。

【００２０】 本実施例によれば、位相比較器１の出力ダイナミックレンジは、例えば２±０ ．７〔ボルト〕に制限される。従って、振幅制限しない場合に比べてループフィ ルタ２の出力電圧ｄ（位相比較器１の出力信号の積分値）も小さくなる。

【００２１】 よって、これにより発振周波数を可変制御される電圧制御発振器３の出力発振 周波数は、入力複号同期信号ｅの周波数に対して大きく離れることがない。従っ て、従来のように、電圧制御発振器３の出力が入力信号の周期に対してｎ／ｍ（ 有理数）倍（ただし、ｍ，ｎは整数）の周期に誤って同期する危険が極めて少な い。

【００２２】 図３は、上記実施例の位相同期ループ回路の要部の波形を示す図である。図３ において、複号同期信号ｅ（同図（Ｂ））は水平同期信号部分を示している。ま た、図示した期間中スイッチＳ₂ はオンしている。位相比較器出力ｂは同図（Ａ ）に示す如く２±０．７〔ボルト〕に振幅制限されており、大きく変化すること がない。このため、出力電圧ｈ（同図（Ｃ））は入力複号同期信号ｅ（図３（Ｂ ））の周期Ｔ₁ に同期している。

【００２３】 また、例えば入力信号の周波数を変化させてロックレンジを測定する際におい て、入力信号の周波数を大きくずらした時に何らかの理由で入力信号の周波数の 有理数倍で同期した場合でも、入力信号の周波数が本来の周波数に近づくにつれ て、位相比較器出力のＤＣレベルが大きく変化して一旦は同期がはずれるが、こ のとき位相比較器出力は振幅制限されているため、本来の入力信号の周波数に同 期することが出来る。

【００２４】

【考案の効果】

上述の如く本考案によれば、フィルタ回路の時定数を小さくして位相比較器の ダイナミックレンジを大きくすることなく、幅の広いパルスが入力された場合で も位相比較器の出力振幅が制限されて、電圧制御発振器を可変制御するフィルタ 回路出力電圧が大きく変化しないので、入力信号の所定の周波数に対して誤った 周波数に同期することがない特長がある。

【図面の簡単な説明】

【図１】本考案の原理図である。

【図２】本発明の一実施例のブロック図である。

【図３】本発明の一実施例の要部の波形を示す図であ
る。

【図４】従来の位相同期ループ回路の一例のブロック図
である。

【図５】従来の位相同期ループ回路の一例の要部の波形
を示す図である。

【符号の説明】

１ 位相比較器 ２ ループフィルタ（フィルタ回路） ３ 電圧制御発振器 ４，４ａ リミッタ回路 ａ 入力信号 ｂ 位相比較器出力信号 ｄ フィルタ回路出力電圧 Ｑ₁ ，Ｑ₂ トランジスタ Ｒ₁ ，Ｒ₂ 抵抗

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 所定周波数の信号が入力される位相比較
   器と、該位相比較器の出力信号を積分するフィルタ回路
   と、該フィルタ回路の出力電圧により発振周波数を可変
   制御される電圧制御発振器とを有し、該電圧制御発振器
   の出力発振周波数と前記所定周波数の信号とを該位相比
   較器で位相比較する位相同期ループ回路において、 該位相比較器の出力信号を、該電圧制御発振器の出力発
   振周波数が前記所定周波数と異なる周波数に同期しない
   よう振幅制限するリミッタ回路を設けてなる位相同期ル
   ープ回路。