JP2541191B2 - 水平方向の画像シフト回路 - Google Patents
水平方向の画像シフト回路Info
- Publication number
- JP2541191B2 JP2541191B2 JP61173181A JP17318186A JP2541191B2 JP 2541191 B2 JP2541191 B2 JP 2541191B2 JP 61173181 A JP61173181 A JP 61173181A JP 17318186 A JP17318186 A JP 17318186A JP 2541191 B2 JP2541191 B2 JP 2541191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- frequency
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２以上の周波数の水平同期信号が供給さ
れるモニター受像機の水平方向の画像シフト回路に関す
る。
れるモニター受像機の水平方向の画像シフト回路に関す
る。
この発明では、２以上の周波数の水平同期信号が供給
される水平方向の画像シフト回路において、入力同期信
号の周波数を電圧に変換する周波数電圧変換回路と周波
数電圧変換回路の出力電圧に応じた時間、入力同期信号
を遅延させる遅延回路とが設けられ、入力同期信号の周
波数が違う場合でも、画像シフト用のボリウムに対する
画面上の画像の動き量が一定とされると共に、ある周波
数の入力同期信号に関して画像の位置を中央に調整した
時に、異なる周波数の入力同期信号に関しても画像が画
面の略々中央に位置される。
される水平方向の画像シフト回路において、入力同期信
号の周波数を電圧に変換する周波数電圧変換回路と周波
数電圧変換回路の出力電圧に応じた時間、入力同期信号
を遅延させる遅延回路とが設けられ、入力同期信号の周
波数が違う場合でも、画像シフト用のボリウムに対する
画面上の画像の動き量が一定とされると共に、ある周波
数の入力同期信号に関して画像の位置を中央に調整した
時に、異なる周波数の入力同期信号に関しても画像が画
面の略々中央に位置される。
コンピュータのディスプレイとして使用できるよう
に、15.7〔kHz〕,18〔kHz〕,22〔kHz〕,32〔kHz〕,35
〔kHz〕等の種々の水平周波数の信号が入力できるモニ
ター受像機（所謂マルチスキャンモニター）が知られて
いる。マルチスキャンモニターで入力ビデオ信号が表示
される時に、信号源（コンピュータ）により、画像が画
面の中央に位置しない場合が生じる。この問題を補正す
るために、入力された水平同期信号を遅延する水平画像
シフト回路が設けられている。
に、15.7〔kHz〕,18〔kHz〕,22〔kHz〕,32〔kHz〕,35
〔kHz〕等の種々の水平周波数の信号が入力できるモニ
ター受像機（所謂マルチスキャンモニター）が知られて
いる。マルチスキャンモニターで入力ビデオ信号が表示
される時に、信号源（コンピュータ）により、画像が画
面の中央に位置しない場合が生じる。この問題を補正す
るために、入力された水平同期信号を遅延する水平画像
シフト回路が設けられている。
水平同期信号に対するビデオ信号のタイミングは、コ
ンピュータ或いは同期信号の周波数により異なるので、
シフト量即ち、遅延量の可変範囲は、コンピュータ或い
は同期信号の周波数を考慮して設定されている。また、
この遅延量の可変範囲は、水平同期信号の周期に比例し
た値となる。例えば水平周波数が15〔kHz〕で８〔μse
c〕とすれば、32〔kHz〕では、４〔μsec〕程度とな
る。従来の画像シフト回路では、遅延量の可変範囲が最
低の周波数（15.7〔kHz〕）の場合に必要とされる所定
値とされていた。
ンピュータ或いは同期信号の周波数により異なるので、
シフト量即ち、遅延量の可変範囲は、コンピュータ或い
は同期信号の周波数を考慮して設定されている。また、
この遅延量の可変範囲は、水平同期信号の周期に比例し
た値となる。例えば水平周波数が15〔kHz〕で８〔μse
c〕とすれば、32〔kHz〕では、４〔μsec〕程度とな
る。従来の画像シフト回路では、遅延量の可変範囲が最
低の周波数（15.7〔kHz〕）の場合に必要とされる所定
値とされていた。
第６図及び第７図は、水平周波数が異なる場合の画像
シフト動作を示す。第６図は、例えば水平周波数が15.7
〔kHz〕（周期TH1）の場合であり、第７図は、例えば水
平周波数が32〔kHz〕（周期TH2）の場合である。従っ
て、（TH1≒2TH2）の関係にある。第６図Ａ及び第７図
Ａがモニター受像機に供給されるビデオ信号を夫々示
し、第６図Ｂ及び第７図Ｂがモニター受像機に供給され
る水平同期信号を夫々示す。表示されている画像を画面
の中央にシフトする画像シフト回路では、第６図Ｂ及び
第７図Ｂに夫々示される水平同期信号Hsが遅延されて第
６図Ｃ及び第７図Ｃに夫々示される遅延同期信号が形成
される。
シフト動作を示す。第６図は、例えば水平周波数が15.7
〔kHz〕（周期TH1）の場合であり、第７図は、例えば水
平周波数が32〔kHz〕（周期TH2）の場合である。従っ
て、（TH1≒2TH2）の関係にある。第６図Ａ及び第７図
Ａがモニター受像機に供給されるビデオ信号を夫々示
し、第６図Ｂ及び第７図Ｂがモニター受像機に供給され
る水平同期信号を夫々示す。表示されている画像を画面
の中央にシフトする画像シフト回路では、第６図Ｂ及び
第７図Ｂに夫々示される水平同期信号Hsが遅延されて第
６図Ｃ及び第７図Ｃに夫々示される遅延同期信号が形成
される。
画像シフト回路に設けられた調整用のボリウムが最小
位置から最大位置迄、回転され、水平同期信号に遅延量
Tdが与えられる時に、15.7〔kHz〕の場合には、画像が
水平方向に例えば５〔cm〕移動され、32〔kHz〕の場合
には、画像が10〔cm〕動く。つまり、入力される水平同
期信号Hsの周波数によってボリウムの感度が変化する。
また、15.7〔kHz〕の水平周波数の信号に関して、画像
を画面の中央に調整した後、32〔kHz〕の水平周波数の
信号が入力された時に、画面上での画像のシフト量が1
5.7〔kHz〕の時の２倍になるので、画像が中央位置から
大きくずれてしまい、調整操作を再度行う必要があっ
た。
位置から最大位置迄、回転され、水平同期信号に遅延量
Tdが与えられる時に、15.7〔kHz〕の場合には、画像が
水平方向に例えば５〔cm〕移動され、32〔kHz〕の場合
には、画像が10〔cm〕動く。つまり、入力される水平同
期信号Hsの周波数によってボリウムの感度が変化する。
また、15.7〔kHz〕の水平周波数の信号に関して、画像
を画面の中央に調整した後、32〔kHz〕の水平周波数の
信号が入力された時に、画面上での画像のシフト量が1
5.7〔kHz〕の時の２倍になるので、画像が中央位置から
大きくずれてしまい、調整操作を再度行う必要があっ
た。
従って、この発明の目的は、水平画像シフト用のボリ
ウムに対する画面における画像のシフト量が水平周波数
に因らず一定である水平方向の画像シフト回路を提供す
ることにある。
ウムに対する画面における画像のシフト量が水平周波数
に因らず一定である水平方向の画像シフト回路を提供す
ることにある。
この発明は、２以上の周波数の水平同期信号が供給さ
れる水平方向の画像シフト回路において、 入力同期信号の周波数を電圧に変換する周波数電圧変
換回路と、 周波数電圧変換回路からの出力電圧を定電流に変換す
る定電流回路と、 定電流を水平方向のシフト量に応じて可変する手段
と、 定電流の値に応じた時間、入力同期信号を遅延させる
遅延回路とを備えたことを特徴とする水平方向の画像シ
フト回路である。
れる水平方向の画像シフト回路において、 入力同期信号の周波数を電圧に変換する周波数電圧変
換回路と、 周波数電圧変換回路からの出力電圧を定電流に変換す
る定電流回路と、 定電流を水平方向のシフト量に応じて可変する手段
と、 定電流の値に応じた時間、入力同期信号を遅延させる
遅延回路とを備えたことを特徴とする水平方向の画像シ
フト回路である。
入力同期信号は、遅延回路例えばモノマルチ（単安定
マルチバイブレータ）２により遅延され、遅延同期信号
が形成される。また、入力同期信号が周波数電圧変換回
路７に供給され、周波数電圧変換回路７から入力同期信
号の周波数に比例した電圧Vsが発生する。この周波数電
圧変換回路７の出力電圧Vsに応じてモノマルチ２の遅延
時間が制御される。この遅延時間は、水平周波数が高い
ほど小さくされる。従って、入力信号の水平周波数が異
なる時においても、画面における画像のシフト量が一定
とされる。
マルチバイブレータ）２により遅延され、遅延同期信号
が形成される。また、入力同期信号が周波数電圧変換回
路７に供給され、周波数電圧変換回路７から入力同期信
号の周波数に比例した電圧Vsが発生する。この周波数電
圧変換回路７の出力電圧Vsに応じてモノマルチ２の遅延
時間が制御される。この遅延時間は、水平周波数が高い
ほど小さくされる。従って、入力信号の水平周波数が異
なる時においても、画面における画像のシフト量が一定
とされる。
以下、この発明の一実施例について図面を参照して説
明する。第１図において、１で示す入力端子に入力同期
信号Hsが供給される。この入力同期信号Hsがモノマルチ
２及び周波数電圧変換回路７に供給される。
明する。第１図において、１で示す入力端子に入力同期
信号Hsが供給される。この入力同期信号Hsがモノマルチ
２及び周波数電圧変換回路７に供給される。
モノマルチ２は、入力同期信号Hsによりトリガーさ
れ、調整用の可変抵抗（ボリウム）により設定された遅
延時間Tdがモノマルチ２において生じる。モノマルチ２
の出力信号によりモノマルチ３がトリガーされる。モノ
マルチ３は、所定のパルス幅の遅延同期信号を発生す
る。この遅延同期信号が水平AFC回路４に供給される。
水平AFC回路と関連して水平発振器５が設けられ、水平
発振器５の出力信号が水平出力回路６に供給される。水
平出力回路６で発生した水平偏向電流が水平偏向コイル
（図示せず）に供給される。
れ、調整用の可変抵抗（ボリウム）により設定された遅
延時間Tdがモノマルチ２において生じる。モノマルチ２
の出力信号によりモノマルチ３がトリガーされる。モノ
マルチ３は、所定のパルス幅の遅延同期信号を発生す
る。この遅延同期信号が水平AFC回路４に供給される。
水平AFC回路と関連して水平発振器５が設けられ、水平
発振器５の出力信号が水平出力回路６に供給される。水
平出力回路６で発生した水平偏向電流が水平偏向コイル
（図示せず）に供給される。
周波数電圧変換回路７の出力電圧Vsが定電流回路８に
供給され、定電流回路８で形成される定電流が周波数電
圧変換回路７の出力電圧Vsにより制御される。この定電
流がモノマルチ２に対して遅延時間制御信号として供給
される。周波数電圧変換回路７は、モノマルチ及び積分
回路により構成される。
供給され、定電流回路８で形成される定電流が周波数電
圧変換回路７の出力電圧Vsにより制御される。この定電
流がモノマルチ２に対して遅延時間制御信号として供給
される。周波数電圧変換回路７は、モノマルチ及び積分
回路により構成される。
第２図は、モノマルチの一例を示す。10及び11で夫々
示す一対のトランジスタが設けられ、トランジスタ10の
ベース及びトランジスタ11のコレクタ間にコンデンサ15
及び抵抗16の並列回路が挿入され、トランジスタ11のベ
ース及びトランジスタ10のコレクタ間にコンデンサ17が
挿入される。トランジスタ10及び11のコレクタが抵抗12
及び13を介して電源端子14に夫々接続される。トランジ
スタ11のベース及び電源端子14間に抵抗30が挿入され
る。18で示す入力端子に同期信号Hsが供給される。この
同期信号Hsが微分回路19及びダイオード20を介してトリ
ガー信号としてトランジスタ11のベースに供給される。
同期信号Hsの前エッジのタイミングでモノマルチがトリ
ガーされる。トランジスタ11のコレクタから出力端子21
が導出される。
示す一対のトランジスタが設けられ、トランジスタ10の
ベース及びトランジスタ11のコレクタ間にコンデンサ15
及び抵抗16の並列回路が挿入され、トランジスタ11のベ
ース及びトランジスタ10のコレクタ間にコンデンサ17が
挿入される。トランジスタ10及び11のコレクタが抵抗12
及び13を介して電源端子14に夫々接続される。トランジ
スタ11のベース及び電源端子14間に抵抗30が挿入され
る。18で示す入力端子に同期信号Hsが供給される。この
同期信号Hsが微分回路19及びダイオード20を介してトリ
ガー信号としてトランジスタ11のベースに供給される。
同期信号Hsの前エッジのタイミングでモノマルチがトリ
ガーされる。トランジスタ11のコレクタから出力端子21
が導出される。
第３図は、第２図に示されるモノマルチの各部の波形
を示し、第３図Ａが同期信号Hsである。同期信号Hsの前
エッジで発生する負の微分パルスがトランジスタ11のベ
ースに供給される。
を示し、第３図Ａが同期信号Hsである。同期信号Hsの前
エッジで発生する負の微分パルスがトランジスタ11のベ
ースに供給される。
定常状態でトランジスタ10がオフし、トランジスタ11
がオンしており、出力信号がローレベルである。負の微
分パルスのトリガー入力が加わると、トランジスタ11の
ベース電位が下げられ、トランジスタ11のコレクタ電位
が上昇し、一瞬のうちにトランジスタ10がオンし、トラ
ンジスタ11がオフする。この時、コンデンサ17の両端の
電圧は変わらないので、トランジスタ10のオフ時に＋Vc
cであったコンデンサ17の一端の電位がトランジスタ10
のオン時に０〔Ｖ〕となるため、コンデンサ17の他端の
電位がVBE（トランジスタ11のベース・エミッタ間電圧
降下）から（VBE−Vcc）迄下がる。この後、コンデンサ
17には、抵抗30を通じて電流が流れ、コンデンサ17及び
抵抗30で定まる時定数で、トランジスタ11のベース電圧
が上昇する。そして、トランジスタ11のベース電圧がV
BEより大きくなると、トランジスタ11がオンし、出力が
立ち下がる。第３図Ｂがトランジスタ11のベース電圧の
変化を示し、第３図Ｃが出力信号を示す。
がオンしており、出力信号がローレベルである。負の微
分パルスのトリガー入力が加わると、トランジスタ11の
ベース電位が下げられ、トランジスタ11のコレクタ電位
が上昇し、一瞬のうちにトランジスタ10がオンし、トラ
ンジスタ11がオフする。この時、コンデンサ17の両端の
電圧は変わらないので、トランジスタ10のオフ時に＋Vc
cであったコンデンサ17の一端の電位がトランジスタ10
のオン時に０〔Ｖ〕となるため、コンデンサ17の他端の
電位がVBE（トランジスタ11のベース・エミッタ間電圧
降下）から（VBE−Vcc）迄下がる。この後、コンデンサ
17には、抵抗30を通じて電流が流れ、コンデンサ17及び
抵抗30で定まる時定数で、トランジスタ11のベース電圧
が上昇する。そして、トランジスタ11のベース電圧がV
BEより大きくなると、トランジスタ11がオンし、出力が
立ち下がる。第３図Ｂがトランジスタ11のベース電圧の
変化を示し、第３図Ｃが出力信号を示す。
出力信号のパルス幅Ｔは、電源電圧＋Vccの値によら
ず、コンデンサ17の容量Ｃ及び抵抗30の値Ｒによって決
定され、約0.7RC〔sec〕である。
ず、コンデンサ17の容量Ｃ及び抵抗30の値Ｒによって決
定され、約0.7RC〔sec〕である。
周波数電圧変換回路７には、上述のモノマルチが設け
られており、モノマルチの出力信号のデューティレシオ
が同期信号Hsの周波数によって変化する。このモノマル
チの出力信号が積分回路に供給され、積分回路からは、
同期信号Hsの周波数が高いほど大きな値となる出力電圧
Vsが得られる。この出力電圧Vsが定電流回路８に供給さ
れ、定電流回路８において出力電圧Vsと対応する定電流
ｉが形成される。
られており、モノマルチの出力信号のデューティレシオ
が同期信号Hsの周波数によって変化する。このモノマル
チの出力信号が積分回路に供給され、積分回路からは、
同期信号Hsの周波数が高いほど大きな値となる出力電圧
Vsが得られる。この出力電圧Vsが定電流回路８に供給さ
れ、定電流回路８において出力電圧Vsと対応する定電流
ｉが形成される。
第４図は、定電流回路８及びモノマルチ２の一例の構
成を示す。定電流回路８には、PNP型トランジスタ22が
設けられ、トランジスタ22のエミッタが抵抗23を介して
出力電圧Vsが供給される端子24に接続される。この端子
24は、抵抗25,ダイオード26及び可変抵抗（ボリウム）2
7を介して接地される。ダイオード26及び可変抵抗27の
接続点とトランジスタ22のベースが接続されると共に、
この接続点及び接地間にコンデンサ28が挿入される。抵
抗25,ダイオード26及び可変抵抗27の直列回路を流れる
電流と等しい定電流ｉがトランジスタ22のコレクタ・エ
ミッタ間を流れる。
成を示す。定電流回路８には、PNP型トランジスタ22が
設けられ、トランジスタ22のエミッタが抵抗23を介して
出力電圧Vsが供給される端子24に接続される。この端子
24は、抵抗25,ダイオード26及び可変抵抗（ボリウム）2
7を介して接地される。ダイオード26及び可変抵抗27の
接続点とトランジスタ22のベースが接続されると共に、
この接続点及び接地間にコンデンサ28が挿入される。抵
抗25,ダイオード26及び可変抵抗27の直列回路を流れる
電流と等しい定電流ｉがトランジスタ22のコレクタ・エ
ミッタ間を流れる。
モノマルチ２は、第２図に示すモノマルチと同様に構
成されている。但し、第２図における抵抗30が接続され
ず、トランジスタ11のベース及びコンデンサ17の接続点
が定電流回路８のトランジスタ22のコレクタと接続され
ている。従って、第５図Ａに示す入力同期信号Hsの前エ
ッジでトリガーパルスが供給され、第５図Ｂに示すよう
に、トランジスタ11のベース電圧がVcc下がった後の電
圧変化が直線になる。第５図Ｃが出力端子21に取りださ
れる出力信号を示し、この出力信号のパルス幅が遅延量
Tdである。
成されている。但し、第２図における抵抗30が接続され
ず、トランジスタ11のベース及びコンデンサ17の接続点
が定電流回路８のトランジスタ22のコレクタと接続され
ている。従って、第５図Ａに示す入力同期信号Hsの前エ
ッジでトリガーパルスが供給され、第５図Ｂに示すよう
に、トランジスタ11のベース電圧がVcc下がった後の電
圧変化が直線になる。第５図Ｃが出力端子21に取りださ
れる出力信号を示し、この出力信号のパルス幅が遅延量
Tdである。
コンデンサ17及びトランジスタ11のベースの接続点の
電圧Ｖは、 Ｖ＝Q/C＝（it）/C … 式に、（Ｖ＝Vcc,t＝Td）を代入すると、 Td＝（Vcc・Ｃ）/i … また、ダイオード26における電圧降下をVfとし、抵抗
23,25及び可変抵抗27の抵抗値を夫々R23,R25及びR27と
すれば、 式において、（Vf＝VBE）とすると、 ここで、（Vs≫VBE）とすれば、 また、電圧Vsが入力同期信号Hsの周波数ｆに比例する
ので、回路によって決定される定数ｋを用いて式を書
き直せば、（R23＝R25）の時に、 式を式に代入して、最終的にTdは、 となる。
電圧Ｖは、 Ｖ＝Q/C＝（it）/C … 式に、（Ｖ＝Vcc,t＝Td）を代入すると、 Td＝（Vcc・Ｃ）/i … また、ダイオード26における電圧降下をVfとし、抵抗
23,25及び可変抵抗27の抵抗値を夫々R23,R25及びR27と
すれば、 式において、（Vf＝VBE）とすると、 ここで、（Vs≫VBE）とすれば、 また、電圧Vsが入力同期信号Hsの周波数ｆに比例する
ので、回路によって決定される定数ｋを用いて式を書
き直せば、（R23＝R25）の時に、 式を式に代入して、最終的にTdは、 となる。
可変抵抗27の抵抗値R27の値を変えることによって、
遅延時間Tdが可変され、画面上で画像を水平方向にシフ
トすることができる。また、遅延時間Tdの値は、入力同
期信号の周波数ｆに反比例する。一方、遅延時間Tdに対
する画像のシフト量が周波数ｆに比例して大きくなる。
従って、抵抗値R27の変化に対する画面上の画像のシフ
ト量が周波数ｆによらず略々一定となる。
遅延時間Tdが可変され、画面上で画像を水平方向にシフ
トすることができる。また、遅延時間Tdの値は、入力同
期信号の周波数ｆに反比例する。一方、遅延時間Tdに対
する画像のシフト量が周波数ｆに比例して大きくなる。
従って、抵抗値R27の変化に対する画面上の画像のシフ
ト量が周波数ｆによらず略々一定となる。
この発明に依れば、画像の画面上のシフト量が入力同
期信号の周波数と無関係とされるので、調整用のポリウ
ムの回転量とシフト量との関係が一定に保たれ、また、
ある周波数の入力同期信号に関して画像の位置を中央に
調整した時に、異なる周波数の入力同期信号に関しても
画像が画面の略々中央に位置される。
期信号の周波数と無関係とされるので、調整用のポリウ
ムの回転量とシフト量との関係が一定に保たれ、また、
ある周波数の入力同期信号に関して画像の位置を中央に
調整した時に、異なる周波数の入力同期信号に関しても
画像が画面の略々中央に位置される。
第１図はこの発明の一実施例のブロック図、第２図及び
第３図のモノマルチの一例の接続図及びその動作説明に
用いる各部波形図、第４図及び第５図はモノマルチ及び
定電流回路の接続図及びその動作説明に用いる各部波形
図、第６図及び第７図は入力同期信号の周波数が異なる
時の画像シフト動作の説明に用いる波形図である。 図面における主要な符号の説明 1:同期信号の入力端子、2,3:モノマルチ、 7:周波数電圧変換回路、8:定電流回路。
第３図のモノマルチの一例の接続図及びその動作説明に
用いる各部波形図、第４図及び第５図はモノマルチ及び
定電流回路の接続図及びその動作説明に用いる各部波形
図、第６図及び第７図は入力同期信号の周波数が異なる
時の画像シフト動作の説明に用いる波形図である。 図面における主要な符号の説明 1:同期信号の入力端子、2,3:モノマルチ、 7:周波数電圧変換回路、8:定電流回路。
Claims (1)
- 【請求項１】２以上の周波数の水平同期信号が供給され
る水平方向の画像シフト回路において、 入力同期信号の周波数を電圧に変換する周波数電圧変換
回路と、 上記周波数電圧変換回路からの出力電圧を定電流に変換
する定電流回路と、 上記定電流を水平方向のシフト量に応じて可変する手段
と、 上記定電流の値に応じた時間、上記入力同期信号を遅延
させる遅延回路とを備えたことを特徴とする水平方向の
画像シフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173181A JP2541191B2 (ja) | 1986-07-23 | 1986-07-23 | 水平方向の画像シフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173181A JP2541191B2 (ja) | 1986-07-23 | 1986-07-23 | 水平方向の画像シフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6330071A JPS6330071A (ja) | 1988-02-08 |
| JP2541191B2 true JP2541191B2 (ja) | 1996-10-09 |
Family
ID=15955591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61173181A Expired - Fee Related JP2541191B2 (ja) | 1986-07-23 | 1986-07-23 | 水平方向の画像シフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541191B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024253118A1 (ja) | 2023-06-07 | 2024-12-12 | 中国塗料株式会社 | 水中防汚塗料組成物 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181082A (ja) * | 1984-09-28 | 1986-04-24 | Sony Corp | マルチ走査型受像機 |
| JPS62234189A (ja) * | 1986-02-28 | 1987-10-14 | 日本電気ホームエレクトロニクス株式会社 | 映像位相回路 |
-
1986
- 1986-07-23 JP JP61173181A patent/JP2541191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6330071A (ja) | 1988-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490741A (en) | Synchronization signal stabilization for video image overlay | |
| KR900007613B1 (ko) | 펄스 이상 회로 | |
| USRE30839E (en) | Monostable multivibrator | |
| US5489946A (en) | High speed sync separation system and method | |
| US4228463A (en) | Switched AFPC loop filter with offset voltage cancellation | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| KR960014329B1 (ko) | 발진회로 | |
| US4954784A (en) | Phase adjustment circuit | |
| US4754330A (en) | Display deflection control loop | |
| US4682226A (en) | Monostable multivibrator for video display | |
| JPS6330071A (ja) | 水平方向の画像シフト回路 | |
| US4536683A (en) | Horizontal phase shifter | |
| KR850002835Y1 (ko) | 텔레비젼의 채널선국 표시회로 | |
| JPS5848832Y2 (ja) | 水平位相補正回路を備えたｃｒｔ表示装置 | |
| JP3385821B2 (ja) | 水平ブランキング生成回路 | |
| KR900007979Y1 (ko) | 수평동기 신호의 자동 위상 제어회로 | |
| KR910003668Y1 (ko) | 모니터의 동기 신호 자동 절환 및 사이즈 조정회로 | |
| JPH0246114Y2 (ja) | ||
| JPH0249059B2 (ja) | ||
| KR950000454Y1 (ko) | 티브이 화면 지터 방지 회로 | |
| JPS5816791B2 (ja) | ラスタブランキング回路 | |
| KR900005315Y1 (ko) | 문자발생기의 문자크기 수동 조정회로 | |
| KR200162111Y1 (ko) | 동기분리회로 | |
| JPH02209082A (ja) | ブランキング回路 | |
| JPS5832371Y2 (ja) | 偏向回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |