JPH0570329B2 - - Google Patents
Info
- Publication number
- JPH0570329B2 JPH0570329B2 JP62282620A JP28262087A JPH0570329B2 JP H0570329 B2 JPH0570329 B2 JP H0570329B2 JP 62282620 A JP62282620 A JP 62282620A JP 28262087 A JP28262087 A JP 28262087A JP H0570329 B2 JPH0570329 B2 JP H0570329B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、利得によらず一定の出力バイアス
が得られる直流結合型の可変利得増幅器に関する
ものである。
が得られる直流結合型の可変利得増幅器に関する
ものである。
第３図は例えば、信学技報Vol.83 No.279CS83
−175「400Mb／ｓ集積化海底光中継器の試作」
に記載された従来の可変利得増幅器の回路図であ
る。同図において、トランジスタ差動対を形成す
るトランジスタ１のエミツタとトランジスタ２の
エミツタとが抵抗９，１０の直列接続回路を介し
て相互に接続される一方、トランジスタ１のベー
スが正相信号入力端子２１に、トランジスタ２の
ベースが逆相信号入力端子にそれぞれ接続され、
さらに、抵抗９，１０の相互接合点を負電源端子
２３との間に定電流源８が挿設されている。ま
た、トランジスタ差動対を形成するトランジスタ
３のエミツタとトランジスタ４のエミツタとが相
互に接続されると共に、トランジスタ１のコレク
タに接続される他、もう１組のトランジスタ差動
対を形成するトランジスタ５のエミツタとトラン
ジスタ６のエミツタとが相互に接続されると共
に、トランジスタ２のコレクタに接続され、さら
に、トランジスタ３のベースとトランジスタ６の
ベースが利得制御基準電圧端子１９に、トランジ
スタ４のベースとトランジスタ５のベースが利得
制御電圧端子２０にそれぞれ接続されている。ま
た、トランジスタ３のコレクタとトランジスタ６
のコレクタがそれぞれ負荷抵抗１１，１２を介し
てトランジスタ７のエミツタに接続され、このト
ランジスタのコレクタが正電源端子１８に接続さ
れている。また、このトランジスタのベースがト
ランジスタ４のコレクタとトランジスタ５のコレ
クタに接続されると共に、抵抗１３を介して正電
源端子１８に接続されている。一方、トランジス
タ６のコレクタが正相信号出力端子２４に、トラ
ンジスタ３のコレクタが逆相信号出力端子にそれ
ぞれ接続されている。
−175「400Mb／ｓ集積化海底光中継器の試作」
に記載された従来の可変利得増幅器の回路図であ
る。同図において、トランジスタ差動対を形成す
るトランジスタ１のエミツタとトランジスタ２の
エミツタとが抵抗９，１０の直列接続回路を介し
て相互に接続される一方、トランジスタ１のベー
スが正相信号入力端子２１に、トランジスタ２の
ベースが逆相信号入力端子にそれぞれ接続され、
さらに、抵抗９，１０の相互接合点を負電源端子
２３との間に定電流源８が挿設されている。ま
た、トランジスタ差動対を形成するトランジスタ
３のエミツタとトランジスタ４のエミツタとが相
互に接続されると共に、トランジスタ１のコレク
タに接続される他、もう１組のトランジスタ差動
対を形成するトランジスタ５のエミツタとトラン
ジスタ６のエミツタとが相互に接続されると共
に、トランジスタ２のコレクタに接続され、さら
に、トランジスタ３のベースとトランジスタ６の
ベースが利得制御基準電圧端子１９に、トランジ
スタ４のベースとトランジスタ５のベースが利得
制御電圧端子２０にそれぞれ接続されている。ま
た、トランジスタ３のコレクタとトランジスタ６
のコレクタがそれぞれ負荷抵抗１１，１２を介し
てトランジスタ７のエミツタに接続され、このト
ランジスタのコレクタが正電源端子１８に接続さ
れている。また、このトランジスタのベースがト
ランジスタ４のコレクタとトランジスタ５のコレ
クタに接続されると共に、抵抗１３を介して正電
源端子１８に接続されている。一方、トランジス
タ６のコレクタが正相信号出力端子２４に、トラ
ンジスタ３のコレクタが逆相信号出力端子にそれ
ぞれ接続されている。
次に上記第３図に示す従来の可変利得増幅器の
動作について説明する。正相信号入力端子２１
と、逆相信号入力端子２２との間に電圧差が現わ
れると、トランジスタ１，２に流れる電流の平衡
が崩れ、負荷抵抗１１，１２に流れる電流が変化
し、負荷抵抗１１，１２の値と流れる電流とにと
もなう電圧が、信号出力端子２４，２５に現われ
る。これは、正相信号入力端子２１にVin+、逆
相信号入力端子２２にVin-の電圧を与えたとす
ると、逆相入力電圧と正相入力電圧の差は
（Vin-−Vin+）であり、このときトランジスタ２
のコレクタに流れる電流値をｉとすると、 ｉ＝gn（Vi-−Vin+） …(1) で表わされる。
動作について説明する。正相信号入力端子２１
と、逆相信号入力端子２２との間に電圧差が現わ
れると、トランジスタ１，２に流れる電流の平衡
が崩れ、負荷抵抗１１，１２に流れる電流が変化
し、負荷抵抗１１，１２の値と流れる電流とにと
もなう電圧が、信号出力端子２４，２５に現われ
る。これは、正相信号入力端子２１にVin+、逆
相信号入力端子２２にVin-の電圧を与えたとす
ると、逆相入力電圧と正相入力電圧の差は
（Vin-−Vin+）であり、このときトランジスタ２
のコレクタに流れる電流値をｉとすると、 ｉ＝gn（Vi-−Vin+） …(1) で表わされる。
上記(1)式においてgnは、差動増幅器の入力電
圧差を電流に変換する定数であり、トランジスタ
差動対１，２のエミツタ間に挿入されている抵抗
９，１０の抵抗値をREとすると、gnは、 gn＝−gnp／２・１／１＋gnp・RE …(2) で表わされる。ここで、gnpは、トランジスタ１，
２の相互コンダクタンスである。
圧差を電流に変換する定数であり、トランジスタ
差動対１，２のエミツタ間に挿入されている抵抗
９，１０の抵抗値をREとすると、gnは、 gn＝−gnp／２・１／１＋gnp・RE …(2) で表わされる。ここで、gnpは、トランジスタ１，
２の相互コンダクタンスである。
正相信号出力端子２４の入力電圧差による出力
電圧をΔVputとすると、ΔVputは入力電圧差より
流れる電流値ｉと、負荷抵抗１２の値RLとの積
となるが、第３図の回路では、利得制御電圧によ
り電流分配を行うトランジスタ差動対３，４及び
５，６により負荷抵抗１２に流れる電流を任意に
決めている。ここで電流を分配する電流分配率を
ｍとし、負荷抵抗１２に流れる電流を（１−ｍ）
ｉとすると、 ΔVput＝RL（１−ｍ）ｉ …(3) (1)式を代入して ΔVput＝RL（１−ｍ）gn（Vin-−Vin+） …(4) となり、第３図に示す可変利得増幅器の利得Ｇ
は、 Ｇ＝RL（１−ｍ）gn …(5) となる。
電圧をΔVputとすると、ΔVputは入力電圧差より
流れる電流値ｉと、負荷抵抗１２の値RLとの積
となるが、第３図の回路では、利得制御電圧によ
り電流分配を行うトランジスタ差動対３，４及び
５，６により負荷抵抗１２に流れる電流を任意に
決めている。ここで電流を分配する電流分配率を
ｍとし、負荷抵抗１２に流れる電流を（１−ｍ）
ｉとすると、 ΔVput＝RL（１−ｍ）ｉ …(3) (1)式を代入して ΔVput＝RL（１−ｍ）gn（Vin-−Vin+） …(4) となり、第３図に示す可変利得増幅器の利得Ｇ
は、 Ｇ＝RL（１−ｍ）gn …(5) となる。
上記(5)式より、利得制御電圧端子２０の調整つ
まり電流分配率ｍの値を変えることにより可変利
得増幅器として機能する。
まり電流分配率ｍの値を変えることにより可変利
得増幅器として機能する。
次に、どのようにして、出力動作点電圧Vputが
決まるかを考える。負荷抵抗１１，１２の値を
RL、トランジスタ３，６に流れる電流値をI1、ト
ランジスタ４，５に流れる電流値をI2、I1とI2の
和をＩとし、トランジスタ７のベース・エミツタ
間電圧をVBE(7)、抵抗１３の値をRL／２、電流分配 率をｍとすると、 Vput＝Vcc−（RL／２・2I2＋VBE(7) ＋RL・I1） ＝Vcc−（RL・I2＋RL・I1＋VBE(7)） …(6) ここでI1＋I2＝Ｉであるので Vput＝Vcc−（RL・Ｉ＋VBE(7)） …(7) VBE(7)＝VT1o2I1／Isより Vput＝Vcc−（RL・Ｉ＋VT・Io2I1／Is） …(8) I1＝（１−ｍ）Ｉとすると、 Vput＝Vcc−（RL・Ｉ＋VT・２（１−ｍ）Ｉ／Is） ＝Vcc−｛RL・Ｉ＋VT・1o2I／Is ＋VT・1o（１−ｍ）｝ …(9) となる。
決まるかを考える。負荷抵抗１１，１２の値を
RL、トランジスタ３，６に流れる電流値をI1、ト
ランジスタ４，５に流れる電流値をI2、I1とI2の
和をＩとし、トランジスタ７のベース・エミツタ
間電圧をVBE(7)、抵抗１３の値をRL／２、電流分配 率をｍとすると、 Vput＝Vcc−（RL／２・2I2＋VBE(7) ＋RL・I1） ＝Vcc−（RL・I2＋RL・I1＋VBE(7)） …(6) ここでI1＋I2＝Ｉであるので Vput＝Vcc−（RL・Ｉ＋VBE(7)） …(7) VBE(7)＝VT1o2I1／Isより Vput＝Vcc−（RL・Ｉ＋VT・Io2I1／Is） …(8) I1＝（１−ｍ）Ｉとすると、 Vput＝Vcc−（RL・Ｉ＋VT・２（１−ｍ）Ｉ／Is） ＝Vcc−｛RL・Ｉ＋VT・1o2I／Is ＋VT・1o（１−ｍ）｝ …(9) となる。
上記(9)式により、RLＩ及びVT1N2I／Isは定数であ
るがVT1o（１−ｍ）はｍによる変数である。つま
り、出力動作点電圧は利得制御によりあきらかに
変動することが解る。
り、出力動作点電圧は利得制御によりあきらかに
変動することが解る。
集積回路における一般的なトランジスタでの
Vputの変動量は100〜200nｖ程度である。
Vputの変動量は100〜200nｖ程度である。
上述したように従来の可変利得増幅器において
は、利得制御により電流分配率が変化するため、
出力動作点電圧が大きく変動してしまい、直結に
よる次段の回路設計が難しくなるという問題点が
あつた。
は、利得制御により電流分配率が変化するため、
出力動作点電圧が大きく変動してしまい、直結に
よる次段の回路設計が難しくなるという問題点が
あつた。
この発明は上記の問題点を解決するためになさ
れたもので、利得制御による出力動作点電圧の変
動量を著しく小さく抑さえ得、これによつて直結
による次段の回路設計の容易化を図ることのでき
る可変利得増幅器を得ることを目的とする。
れたもので、利得制御による出力動作点電圧の変
動量を著しく小さく抑さえ得、これによつて直結
による次段の回路設計の容易化を図ることのでき
る可変利得増幅器を得ることを目的とする。
この発明に係る可変利得増幅器は、第１および
第２のトランジスタでトランジスタ差動対が形成
され、第３および第４のトランジスタでなるトラ
ンジスタ差動対が第１のトランジスタのコレクタ
に、第５および第６のトランジスタでなるトラン
ジスタ差動対が第２のトランジスタのコレクタに
それぞれ接続され、第３および第６のトランジス
タに負荷抵抗が接続され、第４および第６のトラ
ンジスタのベース電位により、電流分配率を決め
ているとき、エミツタが第４および第５のトラン
ジスタのコレクタに接続され、ベースおよびコレ
クタが第７のベースに接続された第８のトランジ
スタと、抵抗直列回路を形成し、一端が第７のト
ランジスタのベースに、他端が第７のトランジス
タのコレクタに接続された第３および第４の抵抗
と、エミツタが第８のトランジスタのエミツタ
に、コレクタが第３および第４の抵抗の相互接合
点に、ベースが第８のトランジスタのベースにそ
れぞれ接続された第９のトランジスタとを備えた
ものである。
第２のトランジスタでトランジスタ差動対が形成
され、第３および第４のトランジスタでなるトラ
ンジスタ差動対が第１のトランジスタのコレクタ
に、第５および第６のトランジスタでなるトラン
ジスタ差動対が第２のトランジスタのコレクタに
それぞれ接続され、第３および第６のトランジス
タに負荷抵抗が接続され、第４および第６のトラ
ンジスタのベース電位により、電流分配率を決め
ているとき、エミツタが第４および第５のトラン
ジスタのコレクタに接続され、ベースおよびコレ
クタが第７のベースに接続された第８のトランジ
スタと、抵抗直列回路を形成し、一端が第７のト
ランジスタのベースに、他端が第７のトランジス
タのコレクタに接続された第３および第４の抵抗
と、エミツタが第８のトランジスタのエミツタ
に、コレクタが第３および第４の抵抗の相互接合
点に、ベースが第８のトランジスタのベースにそ
れぞれ接続された第９のトランジスタとを備えた
ものである。
〔作用〕
この発明においては、第８、第９のトランジス
タ、および、第３、第４の抵抗で形成する回路に
より、増幅利得の変動で第７のトランジスタのベ
ース・エミツタ間電圧が大きくなつたときこの第
７のトランジスタのベース電位を上げ、逆に第７
のトランジスタのベース電位を上げ、逆に第７の
トランジスタのベース・エミツタ間電圧が小さく
なつたときこの第７のトランジスタのベース電位
を下げるので、出力動作点電圧を安定化させるこ
とができる。
タ、および、第３、第４の抵抗で形成する回路に
より、増幅利得の変動で第７のトランジスタのベ
ース・エミツタ間電圧が大きくなつたときこの第
７のトランジスタのベース電位を上げ、逆に第７
のトランジスタのベース電位を上げ、逆に第７の
トランジスタのベース・エミツタ間電圧が小さく
なつたときこの第７のトランジスタのベース電位
を下げるので、出力動作点電圧を安定化させるこ
とができる。
第１図はこの発明の一実施例の回路図であり、
図中、第３図と同一の符号を付したものはそれぞ
れ同一の要素を示している。そして第３図中の抵
抗１３を除去し、この代わりに、エミツタがトラ
ンジスタ４，５のコレクタに接続され、ベースお
よびコレクタがトランジスタ７のベースに接続さ
れたトランジスタ１６と、抵抗直列回路を形成
し、その一端がトランジスタ７のベースに、その
他端がトランジスタ７のコレクタに接続された抵
抗１４および１５と、エミツタがトランジスタ１
６のエミツタに、コレクタが抵抗１４，１５の相
互接合点に、ベースがトランジスタ１６のベース
にそれぞれ接続されたトランジスタ１７を設けた
ものである。
図中、第３図と同一の符号を付したものはそれぞ
れ同一の要素を示している。そして第３図中の抵
抗１３を除去し、この代わりに、エミツタがトラ
ンジスタ４，５のコレクタに接続され、ベースお
よびコレクタがトランジスタ７のベースに接続さ
れたトランジスタ１６と、抵抗直列回路を形成
し、その一端がトランジスタ７のベースに、その
他端がトランジスタ７のコレクタに接続された抵
抗１４および１５と、エミツタがトランジスタ１
６のエミツタに、コレクタが抵抗１４，１５の相
互接合点に、ベースがトランジスタ１６のベース
にそれぞれ接続されたトランジスタ１７を設けた
ものである。
上記のように構成された本実施例の動作を特
に、第３図と構成が異る部分を中心にして以下に
説明する。
に、第３図と構成が異る部分を中心にして以下に
説明する。
ここで、出力動作点電圧Vputを求めると次のよ
うになる。トランジスタ３，６にそれぞれ流れる
電流値をI1、トランジスタ４，５，１６，１７の
コレクタに流れる電流値をI2、I1とI2の和をＩ、
負荷抵抗１１，１２の抵抗値をRL、抵抗１４の
抵抗値をR1、抵抗１５の抵抗値をR2、R1とR2の
和をRLとし、電流分配率をｍとし、トランジス
タ７のベース・エミツタ間電圧を、VBE(7)とする
と Vput＝Vcc−（R1・2I2＋R2I2 ＋VBE(7)＋RLI1） ＝Vcc−（R1I2＋R1I2 ＋R2I2＋RLI1＋VBE(7)） …(10) ここでR1＋R2＝RLであるので Vput＝Vcc−（R1I2＋RLI2＋RLI1 ＋VBE(7)） …(11) またI1＋I2＝Ｉであるから、 Vput=Vcc−（RLＩ＋VBE(7)＋R1I2） …(12) VBE(7)＝VT・1o2I1／Isより Vput＝Vcc−（RLＩ＋VT・1o2I1／Is ＋R1I2） …(13) 電流分配率を用いてI1、I2をＩで表し、 I1＝（１−ｍ）Ｉ I2＝mI とすると、 Vput＝Vcc−｛RLＩ＋VT・1o２（１−ｍ）Ｉ／Is ＋R1mI｝ ＝Vcc−｛RLＩ＋VT・1o2I／Is ＋VT・1o（１−ｍ）＋mR1I｝ …(14) となる。
うになる。トランジスタ３，６にそれぞれ流れる
電流値をI1、トランジスタ４，５，１６，１７の
コレクタに流れる電流値をI2、I1とI2の和をＩ、
負荷抵抗１１，１２の抵抗値をRL、抵抗１４の
抵抗値をR1、抵抗１５の抵抗値をR2、R1とR2の
和をRLとし、電流分配率をｍとし、トランジス
タ７のベース・エミツタ間電圧を、VBE(7)とする
と Vput＝Vcc−（R1・2I2＋R2I2 ＋VBE(7)＋RLI1） ＝Vcc−（R1I2＋R1I2 ＋R2I2＋RLI1＋VBE(7)） …(10) ここでR1＋R2＝RLであるので Vput＝Vcc−（R1I2＋RLI2＋RLI1 ＋VBE(7)） …(11) またI1＋I2＝Ｉであるから、 Vput=Vcc−（RLＩ＋VBE(7)＋R1I2） …(12) VBE(7)＝VT・1o2I1／Isより Vput＝Vcc−（RLＩ＋VT・1o2I1／Is ＋R1I2） …(13) 電流分配率を用いてI1、I2をＩで表し、 I1＝（１−ｍ）Ｉ I2＝mI とすると、 Vput＝Vcc−｛RLＩ＋VT・1o２（１−ｍ）Ｉ／Is ＋R1mI｝ ＝Vcc−｛RLＩ＋VT・1o2I／Is ＋VT・1o（１−ｍ）＋mR1I｝ …(14) となる。
上記(14)式より、RLＩ及びVT1o2I／Isは(9)式と同じ
く定数である。VT1o（１−ｍ）及びmR1Iはｍの変
数であり、ｍに比例する。また、ｍ≦１より、
VTIo（１−ｍ）は負の値を示し、またmR1Iは正の
値を示す。つまり打ち消し合つていることによ
り、出力動作点電圧の変動は、著しく小さくなつ
ている。
数であり、ｍに比例する。また、ｍ≦１より、
VTIo（１−ｍ）は負の値を示し、またmR1Iは正の
値を示す。つまり打ち消し合つていることによ
り、出力動作点電圧の変動は、著しく小さくなつ
ている。
第２図はこの実施例において、電流分配率ｍを
変化させたときの出力動作点電圧Vputを測定して
得られた結果をプロツトとたもので、Ｉ＝１×
10-3〔Ａ〕、Is＝4.76×10-17〔Ａ〕、VT＝25×10-3
〔Ｖ〕、RL＝470〔Ω〕、R1＝70〔Ω〕であるとき、
出力動作点電圧の変動量Vputは僅かに24〔mV〕程
度であり従来のそれに比べて1/4〜1/8になつてい
る。
変化させたときの出力動作点電圧Vputを測定して
得られた結果をプロツトとたもので、Ｉ＝１×
10-3〔Ａ〕、Is＝4.76×10-17〔Ａ〕、VT＝25×10-3
〔Ｖ〕、RL＝470〔Ω〕、R1＝70〔Ω〕であるとき、
出力動作点電圧の変動量Vputは僅かに24〔mV〕程
度であり従来のそれに比べて1/4〜1/8になつてい
る。
なお、上記実施例ではNPNトランジスタを用
いた場合について説明したが、PNPトランジス
タであつても上述したと全く同様な動作を行なわ
せることができる。
いた場合について説明したが、PNPトランジス
タであつても上述したと全く同様な動作を行なわ
せることができる。
以上の説明によつて明らかなように、この発明
によれば、第８、第９のトランジスタおよび第
３、第４の抵抗によつて、第７のトランジスタの
ベース・エミツタ間電圧が大きいときそのベース
電位を上げ、ベース・エミツタ間電圧が小さいと
きそのベース電位を下げているので、利得制御に
より電流分配率が変化したとしても出力動作点電
圧の変動量を著しく小さくすることができ、これ
によつて、直結による次段の回路設計が容易にな
り、更に広帯域特性は損なわれないという優れた
効果が得られている。
によれば、第８、第９のトランジスタおよび第
３、第４の抵抗によつて、第７のトランジスタの
ベース・エミツタ間電圧が大きいときそのベース
電位を上げ、ベース・エミツタ間電圧が小さいと
きそのベース電位を下げているので、利得制御に
より電流分配率が変化したとしても出力動作点電
圧の変動量を著しく小さくすることができ、これ
によつて、直結による次段の回路設計が容易にな
り、更に広帯域特性は損なわれないという優れた
効果が得られている。
第１図はこの発明の一実施例の構成を示す回路
図、第２図は同実施例の動作を説明するために、
電流分配率と出力動作点電圧との関係を示した線
図、第３図は従来の可変利得増幅器の構成を示す
回路図である。 １〜７，１６，１７：トランジスタ、８：定電
流源、９〜１５：抵抗、１８：正電源端子、１
９：利得制御基準電圧端子、２０：利得制御端
子、２１正相信号入力端子、２２：逆相信号入力
端子、２３：負電源端子、２４：正相信号出力端
子、２５：逆相信号出力端子、なお、各図中、同
一符号は同一または相当部分を示す。
図、第２図は同実施例の動作を説明するために、
電流分配率と出力動作点電圧との関係を示した線
図、第３図は従来の可変利得増幅器の構成を示す
回路図である。 １〜７，１６，１７：トランジスタ、８：定電
流源、９〜１５：抵抗、１８：正電源端子、１
９：利得制御基準電圧端子、２０：利得制御端
子、２１正相信号入力端子、２２：逆相信号入力
端子、２３：負電源端子、２４：正相信号出力端
子、２５：逆相信号出力端子、なお、各図中、同
一符号は同一または相当部分を示す。
Claims (1)
- １ エミツタが直流電源の一端に共通接続された
第１および第２のトランジスタと、エミツタが前
記第１のトランジスタのコレクタに共通接続され
た第３および第４のトランジスタと、エミツタが
前記第２のトランジスタのコレクタに共通接続さ
れた第５および第６のトランジスタと、一端が前
記第３のトランジスタのコレクタに接続された第
１の抵抗と、一端が前記第６のトランジスタのコ
レクタに接続された第２の抵抗と、エミツタが前
記第１および第２の抵抗の他端に接続され、コレ
クタが前記直流電源の他端に接続された第７のト
ランジスタと、エミツタが前記第４および第５の
トランジスタのコレクタに接続され、ベースおよ
びコレクタが前記第７のトランジスタのベースに
共通接続された第８のトランジスタと、抵抗直列
回路を形成し、一端が前記第７のトランジスタの
ベースに接続され、他端が前記第７のトランジス
タの他端に接続された第３および第４の抵抗と、
エミツタが前記第８のトランジスタのエミツタ
に、コレクタが前記第３および第４の抵抗の相互
接合点に、ベースが前記第８のトランジスタのベ
ースにそれぞれ接続された第９のトランジスタと
を備え、前記第１および第２のトランジスタのベ
ースにそれぞれ正相および逆相の電圧を、前記第
３および第６のトランジスタのベースに基準電圧
を、前記第４および第５のトランジスタのベース
に利得制御電圧をそれぞれ印加し、前記第３およ
び第６のトランジスタのコレクタからそれぞれ正
相および逆相の電圧を取出すことを特徴とする可
変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28262087A JPH01125010A (ja) | 1987-11-09 | 1987-11-09 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28262087A JPH01125010A (ja) | 1987-11-09 | 1987-11-09 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125010A JPH01125010A (ja) | 1989-05-17 |
| JPH0570329B2 true JPH0570329B2 (ja) | 1993-10-04 |
Family
ID=17654892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28262087A Granted JPH01125010A (ja) | 1987-11-09 | 1987-11-09 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01125010A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183207A (ja) * | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 利得可変増幅器 |
-
1987
- 1987-11-09 JP JP28262087A patent/JPH01125010A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125010A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121642B2 (ja) | ||
| JPS6142965B2 (ja) | ||
| EP0142081B1 (en) | Signal processing circuit | |
| US2813934A (en) | Transistor amplifier | |
| JPS6155288B2 (ja) | ||
| JPH04369107A (ja) | 差動増幅器 | |
| US4429284A (en) | Operational amplifier | |
| US4794348A (en) | Linear wideband differential amplifier and method for linearizing the same | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| JPS6154286B2 (ja) | ||
| JP2694767B2 (ja) | 積分器 | |
| JPH0570329B2 (ja) | ||
| EP0104950B1 (en) | A differential amplifier circuit | |
| JPH0252892B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP3140107B2 (ja) | 差動増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0513051Y2 (ja) | ||
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH0113453Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3128361B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |