JPH0571132B2 - - Google Patents
Info
- Publication number
- JPH0571132B2 JPH0571132B2 JP60039091A JP3909185A JPH0571132B2 JP H0571132 B2 JPH0571132 B2 JP H0571132B2 JP 60039091 A JP60039091 A JP 60039091A JP 3909185 A JP3909185 A JP 3909185A JP H0571132 B2 JPH0571132 B2 JP H0571132B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- region
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プレーナ型バイポーラ半導体装置の
製造方法に関する。
製造方法に関する。
半導体装置において、集積度の向上と動作速度
の向上とが重要な要請であること周知の事実であ
る。
の向上とが重要な要請であること周知の事実であ
る。
ところで、従来技術におけるプレーナ型バイポ
ーラトランジスタは、一般に第１３図に概略断面
図を示す如きものである。図において、１は一導
電型例えばＰ型の半導体基板であり、２は反対導
電型の高不純物濃度埋め込み層であり、３は反対
導電型例えばｎ型のエピタキシヤル成長層であり
コレクタを構成し、４は一導電型の素子分離領域
である。５は一導電型の拡散層でありベースを構
成し、６は反対導電型の拡散層でありエミツタを
構成する。７は反対導電型のコレクタ電極引き出
し領域であり、８，９，１０は金属層よりなり、
それぞれ、コレクタ、ベース、エミツタの各電極
を構成する。尚、１１はフイールド絶縁膜であ
る。
ーラトランジスタは、一般に第１３図に概略断面
図を示す如きものである。図において、１は一導
電型例えばＰ型の半導体基板であり、２は反対導
電型の高不純物濃度埋め込み層であり、３は反対
導電型例えばｎ型のエピタキシヤル成長層であり
コレクタを構成し、４は一導電型の素子分離領域
である。５は一導電型の拡散層でありベースを構
成し、６は反対導電型の拡散層でありエミツタを
構成する。７は反対導電型のコレクタ電極引き出
し領域であり、８，９，１０は金属層よりなり、
それぞれ、コレクタ、ベース、エミツタの各電極
を構成する。尚、１１はフイールド絶縁膜であ
る。
（発明が解決しようとする問題点）
かゝる構造のプレーナ型バイポーラトランジス
タにおいては、ベース電極９とエミツタ電極１０
との絶縁距離を確保するため、ベース領域５はエ
ミツタ領域６よりかなり大きくせざるを得ない。
しかし、トランジスタ作用をなす活性領域はｐ−
ｎ接合に沿う領域特にエミツタ領域６の直下の領
域のみであり、それ以外の領域はベース電極引き
出し領域であるから、その大きさはできるだけ小
さいことが望ましい。
タにおいては、ベース電極９とエミツタ電極１０
との絶縁距離を確保するため、ベース領域５はエ
ミツタ領域６よりかなり大きくせざるを得ない。
しかし、トランジスタ作用をなす活性領域はｐ−
ｎ接合に沿う領域特にエミツタ領域６の直下の領
域のみであり、それ以外の領域はベース電極引き
出し領域であるから、その大きさはできるだけ小
さいことが望ましい。
ところが、上記せるとおり、従来技術における
プレーナ型バイポーラトランジスタにおいては、
ベース領域を機能的に必要とする大きさより大き
くせざるを得ず集積度を向上する制約となり、同
時に、寄性容量が大きくなるので、動作速度も制
限するという欠点があつた。
プレーナ型バイポーラトランジスタにおいては、
ベース領域を機能的に必要とする大きさより大き
くせざるを得ず集積度を向上する制約となり、同
時に、寄性容量が大きくなるので、動作速度も制
限するという欠点があつた。
かゝる欠点は、エミツタ・ベース・コレクタを
立体的に積層して形成して立型構造とすれば、か
なり解消されるので、エミツタ・ベース・コレク
タが基板表面に対して垂直な方向に積層され立体
的に形成されてなる立型構造のバイポーラトラン
ジスタとその製造方法を開発する努力が種々とな
されている。
立体的に積層して形成して立型構造とすれば、か
なり解消されるので、エミツタ・ベース・コレク
タが基板表面に対して垂直な方向に積層され立体
的に形成されてなる立型構造のバイポーラトラン
ジスタとその製造方法を開発する努力が種々とな
されている。
本発明は、この要請に沿うものであり、その手
段は、コレクタをなす一導電型の半導体層上に第
１の絶縁膜、第２の絶縁膜、第３の絶縁膜を形成
する工程、該第３，２，１の絶縁膜を素子形成予
定領域上のみに残留しその他の領域から除去する
工程、第４の絶縁膜を、前記残留し第３，２，１
の絶縁膜の側壁に形成する工程、前記第３，４の
絶縁膜によつて覆われていない領域において前記
半導体層の表層を第５の絶縁膜に転換する工程、
前記第４の絶縁膜を除去する工程、反対導電型の
不純物を含む第１の導電膜を形成し、該第１の導
電膜と前記半導体層とを接続する工程、前記第３
の絶縁膜を除去する工程、前記第１の導電膜の表
層を第６の絶縁膜に転換する工程、反対導電型の
不純物を導入して前記半導体層の表層にベースを
なす反対導電型領域を形成する工程、半導体層
を、前記第１の導電膜の表層が転換された第６の
絶縁膜の側壁に形成する工程、前記第２，１の絶
縁膜に開口を形成する工程、該開口に一導電型の
半導体層を形成し該半導体層をパターニングして
エミツタ電極を形成し前記開口下部の前記半導体
層表層を一導電型に再転換してエミツタを形成す
る工程を含むことを特徴とする半導体装置の製造
方法にある。
段は、コレクタをなす一導電型の半導体層上に第
１の絶縁膜、第２の絶縁膜、第３の絶縁膜を形成
する工程、該第３，２，１の絶縁膜を素子形成予
定領域上のみに残留しその他の領域から除去する
工程、第４の絶縁膜を、前記残留し第３，２，１
の絶縁膜の側壁に形成する工程、前記第３，４の
絶縁膜によつて覆われていない領域において前記
半導体層の表層を第５の絶縁膜に転換する工程、
前記第４の絶縁膜を除去する工程、反対導電型の
不純物を含む第１の導電膜を形成し、該第１の導
電膜と前記半導体層とを接続する工程、前記第３
の絶縁膜を除去する工程、前記第１の導電膜の表
層を第６の絶縁膜に転換する工程、反対導電型の
不純物を導入して前記半導体層の表層にベースを
なす反対導電型領域を形成する工程、半導体層
を、前記第１の導電膜の表層が転換された第６の
絶縁膜の側壁に形成する工程、前記第２，１の絶
縁膜に開口を形成する工程、該開口に一導電型の
半導体層を形成し該半導体層をパターニングして
エミツタ電極を形成し前記開口下部の前記半導体
層表層を一導電型に再転換してエミツタを形成す
る工程を含むことを特徴とする半導体装置の製造
方法にある。
本発明は、選択酸化に使用したパターン側壁
（第３，２，１の絶縁膜の側壁）に形成された第
４の絶縁膜をエツチング除去して、ベース・コン
タクト領域とエミツタ領域とをセルフアラインで
形成するというアイデアにもとづくものである。
（第３，２，１の絶縁膜の側壁）に形成された第
４の絶縁膜をエツチング除去して、ベース・コン
タクト領域とエミツタ領域とをセルフアラインで
形成するというアイデアにもとづくものである。
以下、図面を参照しつゝ、本発明の一実施例に
係る立型バイポーラトランジスタの製造方法につ
いてさらに説明する。
係る立型バイポーラトランジスタの製造方法につ
いてさらに説明する。
第１図参照
ｐ型シリコン基板１の表面に、ヒ素等ｎ型不純
物をイオン注入して、高濃度ｎ型埋め込み層２を
形成した後、ｎ型エピタキシヤル層３を形成す
る。このｎ型エピタキシヤル層３は厚さが2μm程
度であり、不純物濃度は1015cm-3程度である。
物をイオン注入して、高濃度ｎ型埋め込み層２を
形成した後、ｎ型エピタキシヤル層３を形成す
る。このｎ型エピタキシヤル層３は厚さが2μm程
度であり、不純物濃度は1015cm-3程度である。
厚さ50nm程度の二酸化シリコン層（第１の絶
縁膜）１２と厚さ100nm程度の窒化シリコン層
（第２の絶縁膜）１３と厚さ600nm程度の二酸化
シリコン層（第３の絶縁膜）１４とを形成する。
これらの層はCVD法をもつて容易に形成しうる。
縁膜）１２と厚さ100nm程度の窒化シリコン層
（第２の絶縁膜）１３と厚さ600nm程度の二酸化
シリコン層（第３の絶縁膜）１４とを形成する。
これらの層はCVD法をもつて容易に形成しうる。
第２図参照
フオトリソグラフイー法を使用して、二酸化シ
リコン層（第３の絶縁膜）１４と窒化シリコン層
（第２の絶縁膜）１３と二酸化シリコン層（第１
の絶縁膜）１２とを、素子形成領域上以外から除
去する。この除去工程は、三フツ化メタンを反応
性ガスとする反応性イオンエツチング法を使用し
て可能である。
リコン層（第３の絶縁膜）１４と窒化シリコン層
（第２の絶縁膜）１３と二酸化シリコン層（第１
の絶縁膜）１２とを、素子形成領域上以外から除
去する。この除去工程は、三フツ化メタンを反応
性ガスとする反応性イオンエツチング法を使用し
て可能である。
第３図参照
CVD法を使用して、300nm程度の厚さに窒化
シリコン層（第４の絶縁膜）１５を、一旦基板全
面に形成した後、三フツ化メタンを反応性ガスと
する反応性イオンエツチング法を使用して除去
し、素子形成領域に残留した二酸化シリコン層
（第３の絶縁膜）１４と窒化シリコン層（第２の
絶縁膜）１３と二酸化シリコン層（第１の絶縁
膜）１２との側壁のみに残留する。
シリコン層（第４の絶縁膜）１５を、一旦基板全
面に形成した後、三フツ化メタンを反応性ガスと
する反応性イオンエツチング法を使用して除去
し、素子形成領域に残留した二酸化シリコン層
（第３の絶縁膜）１４と窒化シリコン層（第２の
絶縁膜）１３と二酸化シリコン層（第１の絶縁
膜）１２との側壁のみに残留する。
第４図参照
窒化シリコン層１４，１５のマスクとして基板
全面を酸化して厚さ300nm程度の二酸化シリコン
層（第５の絶縁膜）１６を形成する。
全面を酸化して厚さ300nm程度の二酸化シリコン
層（第５の絶縁膜）１６を形成する。
第５図参照
窒化シリコン層１５を除去してｎ型エピタキシ
ヤル層３を露出する。この露出された領域がベー
スのコンタクト領域となる。この工程は、熱リン
酸によるエツチングをもつて実行しうる。ベー
ス・コンタクト領域は0.3μm程度が得られる。
ヤル層３を露出する。この露出された領域がベー
スのコンタクト領域となる。この工程は、熱リン
酸によるエツチングをもつて実行しうる。ベー
ス・コンタクト領域は0.3μm程度が得られる。
第６図参照
ボロン等ｐ型不純物を1020cm-3に含有する多結
晶シリコン層（第１の導電膜）１７を厚さ600nm
程度に形成する。
晶シリコン層（第１の導電膜）１７を厚さ600nm
程度に形成する。
第７図参照
多結晶シリコン層（第１の導電膜）１７の凸部
のみを除去する。この工程は、バイアススパツタ
法をもつて容易に可能である。
のみを除去する。この工程は、バイアススパツタ
法をもつて容易に可能である。
第８図参照
フツ酸等を使用して二酸化シリコン層（第３の
絶縁膜）１４をエツチング除去し、多結晶シリコ
ン層（第１の導電膜）１７の表層を、300nm程度
の厚さに酸化して二酸化シリコン層（第６の絶縁
膜）１８に転換する。この工程において、多結晶
シリコン層（第１の導電膜）１７がｎ型エピタキ
シヤル層３と接触する領域でもｐ型不純物の拡散
が行なわれて、ｐ領域（ベースコンタクト領域）
１８が形成される。
絶縁膜）１４をエツチング除去し、多結晶シリコ
ン層（第１の導電膜）１７の表層を、300nm程度
の厚さに酸化して二酸化シリコン層（第６の絶縁
膜）１８に転換する。この工程において、多結晶
シリコン層（第１の導電膜）１７がｎ型エピタキ
シヤル層３と接触する領域でもｐ型不純物の拡散
が行なわれて、ｐ領域（ベースコンタクト領域）
１８が形成される。
第９図参照
ボロン等ｐ型不純物をイオン注入してベース領
域を形成する。このベース領域２０の深さは
0.3μm程度となり、不純物濃度は1017cm-3程度と
なる。なお、ベースコンタクト領域１９の深さは
0.5μm程度となり不純物濃度は1020cm-3程度とな
る。
域を形成する。このベース領域２０の深さは
0.3μm程度となり、不純物濃度は1017cm-3程度と
なる。なお、ベースコンタクト領域１９の深さは
0.5μm程度となり不純物濃度は1020cm-3程度とな
る。
第１０図参照
不純物を含まない多結晶シリコン層２１を
300nm程度の厚さに一旦形成した後、四フツ化炭
素を反応性ガスとする反応性イオンエツチング法
を使用してこれを除去して、二酸化シリコン層１
８の側壁のみに残留する。この工程において、窒
化シリコン層（第２の絶縁膜）１３も一部除去さ
れ、開口２２が形成される。
300nm程度の厚さに一旦形成した後、四フツ化炭
素を反応性ガスとする反応性イオンエツチング法
を使用してこれを除去して、二酸化シリコン層１
８の側壁のみに残留する。この工程において、窒
化シリコン層（第２の絶縁膜）１３も一部除去さ
れ、開口２２が形成される。
第１１図参照
二酸化シリコン層（第４の絶縁膜）１２の露出
部を、フツ酸等を使用して除去して、開口２２を
下方に拡大する。
部を、フツ酸等を使用して除去して、開口２２を
下方に拡大する。
第１２図参照
ヒ素等ｎ型不純物を高濃度に含む多結晶シリコ
ン層を形成した後、エミツタ電極・配線領域以外
から除去し、熱処理をなして、エミツタ２３とエ
ミツタ電極・配線２４とを形成する。エミツタ２
３の厚さは、0.1〜0.2μmとなりその不純物濃度は
1020cm-3となる。また、エミツタ電極２４の不純
物濃度も1020cm-3程度となる。
ン層を形成した後、エミツタ電極・配線領域以外
から除去し、熱処理をなして、エミツタ２３とエ
ミツタ電極・配線２４とを形成する。エミツタ２
３の厚さは、0.1〜0.2μmとなりその不純物濃度は
1020cm-3となる。また、エミツタ電極２４の不純
物濃度も1020cm-3程度となる。
ベース電極２５、コレクタ電極２８は、従来技
術における場合と同様に、フオトリソグラフイー
法を使用してコンタクト窓明けをなし、そこにア
ルミニウム等の金属の蒸着をなして容易に形成し
うる。
術における場合と同様に、フオトリソグラフイー
法を使用してコンタクト窓明けをなし、そこにア
ルミニウム等の金属の蒸着をなして容易に形成し
うる。
以上の工程をもつて製造される立型構造のバイ
ポーラトランジスタは、エミツタ幅が0.5〜1μm
程度、ベース・コンタクト領域が0.3μm程度と極
めて小さくなり、集積度の向上に寄与する。ま
た、寄生容量も小さくなり、スイツチングスピー
ドは従来技術に比して30％程度向上する。
ポーラトランジスタは、エミツタ幅が0.5〜1μm
程度、ベース・コンタクト領域が0.3μm程度と極
めて小さくなり、集積度の向上に寄与する。ま
た、寄生容量も小さくなり、スイツチングスピー
ドは従来技術に比して30％程度向上する。
以上説明せるとおり、本発明に係る、半導体装
置の製造方法は、選択酸化に使用したパターン側
壁（第３，２，１の絶縁膜の側壁）に形成された
第４の絶縁膜をエツチング除去して、ベース・コ
ンタクト領域とエミツタ領域とをセルフアライン
で形成するというアイデアにもとづいており、従
来技術に比して、集積度が向上し、寄生容量が小
さく、スイツチング速度が大幅に向上している。
置の製造方法は、選択酸化に使用したパターン側
壁（第３，２，１の絶縁膜の側壁）に形成された
第４の絶縁膜をエツチング除去して、ベース・コ
ンタクト領域とエミツタ領域とをセルフアライン
で形成するというアイデアにもとづいており、従
来技術に比して、集積度が向上し、寄生容量が小
さく、スイツチング速度が大幅に向上している。
第１図〜１２図は、本発明の一実施例に係る立
型バイポーラトランジスタの主要製造工程完了後
の基板断面図である。第１３図は従来技術に係る
プレーナ型バイポーラトランジスタの基板断面図
である。 １……ｐ型半導体基板、２……ｎ型高不純物濃
度埋め込み層、３……ｎ型エピタキシヤル層、４
……素子分離領域、５……ｐ型拡散層（ベース）、
６……ｎ型拡散層（エミツタ）、８……コレクタ
電極、９……ベース電極、１０……エミツタ電
極、１１……フイールド絶縁膜、１２……二酸化
シリコン層（第１の絶縁膜）、１３……窒化シリ
コン層（第２の絶縁膜）、１４……二酸化シリコ
ン層（第３の絶縁膜）、１５……窒化シリコン層
（第４の絶縁膜）、１６……二酸化シリコン層（第
５の絶縁膜）、１７……多結晶シリコン層（第１
の導電膜）、１８……二酸化シリコン層（第６の
絶縁膜）、１９……ｐ領域（ベースコンタクト領
域）、２０……ベース領域、２１……多結晶シリ
コン層（半導体層）、２２……開口、２３……エ
ミツタ、２４……エミツタ電極・配線、２５……
ベース電極、２６……コレクタ電極。
型バイポーラトランジスタの主要製造工程完了後
の基板断面図である。第１３図は従来技術に係る
プレーナ型バイポーラトランジスタの基板断面図
である。 １……ｐ型半導体基板、２……ｎ型高不純物濃
度埋め込み層、３……ｎ型エピタキシヤル層、４
……素子分離領域、５……ｐ型拡散層（ベース）、
６……ｎ型拡散層（エミツタ）、８……コレクタ
電極、９……ベース電極、１０……エミツタ電
極、１１……フイールド絶縁膜、１２……二酸化
シリコン層（第１の絶縁膜）、１３……窒化シリ
コン層（第２の絶縁膜）、１４……二酸化シリコ
ン層（第３の絶縁膜）、１５……窒化シリコン層
（第４の絶縁膜）、１６……二酸化シリコン層（第
５の絶縁膜）、１７……多結晶シリコン層（第１
の導電膜）、１８……二酸化シリコン層（第６の
絶縁膜）、１９……ｐ領域（ベースコンタクト領
域）、２０……ベース領域、２１……多結晶シリ
コン層（半導体層）、２２……開口、２３……エ
ミツタ、２４……エミツタ電極・配線、２５……
ベース電極、２６……コレクタ電極。
Claims (1)
- １ コレクタをなす一導電型の半導体層上に第１
の絶縁膜、第２の絶縁膜、第３の絶縁膜を形成す
る工程、該第３，２，１の絶縁膜を素子形成予定
領域上のみに残留しその他の領域から除去する工
程、第４の絶縁膜を、前記残留した第３，２，１
の絶縁膜の側壁に形成する工程、前記第３，４の
絶縁膜によつて覆われていない領域において前記
半導体層の表層を第５の絶縁膜に転換する工程、
前記第４の絶縁膜を除去する工程、反対導電型の
不純物を含む第１の導電膜を形成し、該第１の導
電膜と前記半導体層とを接続する工程、前記第３
の絶縁膜を除去する工程、前記第１の導電膜の表
層を第６の絶縁膜に転換する工程、反対導電型の
不純物を導入して前記半導体層の表層にベースを
なす反対導電型領域を形成する工程、半導体層
を、前記第１の導電膜の表層が転換された第６の
絶縁膜の側壁に形成する工程、前記第２，１の絶
縁膜に開口を形成する工程、該開口に一導電型の
半導体層を形成し該半導体層をパターニングして
エミツタ電極を形成し前記開口下部の前記半導体
層表層を一導電型に再転換してエミツタを形成す
る工程を含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039091A JPS61198778A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039091A JPS61198778A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198778A JPS61198778A (ja) | 1986-09-03 |
| JPH0571132B2 true JPH0571132B2 (ja) | 1993-10-06 |
Family
ID=12543402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039091A Granted JPS61198778A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198778A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124564A (ja) * | 1986-11-14 | 1988-05-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-02-28 JP JP60039091A patent/JPS61198778A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198778A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH05206151A (ja) | 半導体装置 | |
| EP0786816B1 (en) | Bipolar transistor having an improved epitaxial base region and method of fabricating the same | |
| JPH0241170B2 (ja) | ||
| JPH0571132B2 (ja) | ||
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3356857B2 (ja) | 半導体装置およびその製造方法 | |
| EP0409370A2 (en) | Bipolar transistor | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP3056766B2 (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0212940A (ja) | 半導体装置の製造方法 | |
| JPH054810B2 (ja) | ||
| JPH0136709B2 (ja) | ||
| JPH02119258A (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 |