JPS63124564A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は主として高速論理動作もしくは高周波領域に
おけるアナログ動作回路用のバイポーラ型半導体装置の
製造方法に関する。

（従来の技術） 高速論理動作もしくは高周波領域におけるアナログ動作
に適したバイポーラ型トランジスタは、垂直方向での接
合深さを浅く形成する、埋込酸化膜や溝切構造等による
素子分離を行なって基板とコレクタ間の寄生容量を低減
する、微細リソグラフィ技術と自己整合技術とによりベ
ース、コレクタ間及びベース、エミッタ間の奇生容量の
低減化とベース抵抗の低減化を図る、等の種々の手段を
採用することで性能向上を達成してきている。

すなわち、上記手段が採用される以前のトランジスタは
第３図の断面図に示すように構成されている。このトラ
ンジスタはｎｐｎ型の場合であり、ｎ型基板あるいはｎ
型エピタキシャル層４０内にｐ型のベース拡散領域４°
１を形成し、さらにこのベース拡散領域４１内にｎ型の
エミッタ拡散領域４２を形成している。そしてベース拡
散領ｍ４１とエミッタ拡散領域４２それぞれの表面と接
触するように金属からなるベース電極４３とエミッタ電
極４４とを形成している。

一般に、バイポーラトランジスタの高周波特性改善のた
めには、寄生抵抗、奇生容量の低減、特にベース抵抗ｒ
　ｂｂ’　とコレクタ、ベース接合容量Ｃｊｃの低減が
必須とされている。第３図に示される従来構造のトラン
ジスタの場合、ｒ　ｂｂ’　は主にベース電極４３のコ
ンタクト位置からエミッタ拡散領域４２までの距離Ｌ１
で決り、この距離Ｌ１を小さくすればｒ　ｂｂ’　は低
減できる。ところが、距離Ｌ１の低減の限界は、電極４
３及び４４のコンタクトホールに対する合せ余裕と、電
極金属のフォトリソグラフィ工程における設計ルールに
依存する距離し２で決まってしまう。また、接合容ＩＣ
ｊｃについては、ベース拡散領域４１の幅Ｌ３を小さく
すれば低減されるが、この限界も′Ｒ電極金属フォトリ
ソグラフィ工程における設計ルールで決まってしまう。

このため、この従来の構造ではベース抵抗ｒ　ｂｂ’　
とコレクタ、ベース接合容ｆｌｉｔｃＪｃの低減を効果
的に行なうことはできない。

そこで、従来ではこれを改善する発明として、特公昭５
７−４１８２６号公報のものが知られている。

この公報に記載されている発明のトランジスタは多結晶
シリコン層によるベース引き出し電極構造を採用してお
り、その断面図を第４図に示す。このトランジスタもｎ
ｐｎ型の場合であり、ｎ型基板もしくはｎ型エビタキャ
ル層５０内にはｐ型のベース拡散領域５１が形成され、
さらにこのベース拡散領域５１内にはｎ型のエミッタ拡
散領域５２が形成されている。そしてエミッタ拡散領域
５２上には金属からなるエミッタ電極５３が直接接触す
るように形成され、ベース拡散領域５１についてはベー
ス拡散領ｔ＠ｓｉとベース電極５４との間をｐ４″型の
多結晶シリコンＩ！！Ｉ５５を介して接続するようにし
ている。

このような構造にすると、ベース拡散領域５１をベース
電極５４の下部まで延長して形成する必要がなくなり、
ベース拡散領域５１の幅Ｌ４を小さくすることができる
。これにより、ある程度までコレクタ、ベース接合容量
Ｃｊｃが低減されている。また、この構造の場合、ベー
ス抵抗ｒ　ｂｂ’　は主に多結晶シリコン膜５５とベー
ス拡散領域５１とのコンタクトからエミッタ拡散領域５
２までの距離Ｌ５で決り。

この値もある程度まで低減することができる。

しかしこの方法では、ベース拡散領域５１、多結晶シリ
コンＷ；４５５とベース拡散領域５１とのコンタクト位
置及びこのコンタクトとエミッタ拡散領域５２の拡散窓
の位置等が自己整合で決定されていず、コレクタ、ベー
ス接合容量ＣＪｃ及びベース抵抗ｒ　ｂｂ’を十分に低
減することができない。

ベース電極引き出し用多結晶シリコン層とエミッタ拡散
領域の拡散窓を自己整合で形成し、ベース抵抗ｒ　ｂｂ
’を低減した例として従来では、米国特許第４２３４３
６２号の発明が知られている。この特許発明によるトラ
ンジスタの製造方法を第５図の断面図で説明する。まず
、ｐ型の基板６０にｎ１型の埋込拡散領域６１を形成し
た後、その上にｎ型エピタキシャル層６２を成長させる
。この場合には素子分離に溝切り分離構造を採用してお
り、素子間の分離に深い溝６３を、コレクタ電極引き出
し領域とベース、エミッタ領域の分離に浅い溝６４をそ
れぞれ形成している。素子分離後、素子領域以外には絶
縁１９６５を形成し、さらにｐ型のベース拡散領域６６
を形成することによって第５図（ａ）の構造を得る。次
に、第５図（ｂ）に示すように、ベース引き出し電極用
のｐ＋型型詰結晶シリコ２層６７び絶縁膜６８を成長さ
せた後、フォトリソグラフィ技術を用いて、活性ベース
領域及びコレクタ電極位置６９上の多結晶シリコン層６
７を蝕刻する。その後、全面に絶縁膜７０を成長させた
状態が第５図（Ｃ）である。ここで反応性イオン蝕刻法
等の異方性蝕刻を行なうと、第５図（ｄ）に示すように
絶縁膜７０が絶縁［Ｉ６５及び多結晶シリコン層６７の
側壁のみに残る。この側壁に残った絶縁膜７０により多
結晶シリコンｌ１１６７とエミッタ拡散用窓７１の分離
をサブミクロン程度の寸法で行ない、この後、ｎ型のエ
ミッタ拡散領域７２を形成して第５図（ｅ）のような構
造を得る。

この方法では、エミッタ拡散領域７２とベース電極引き
出し用多結晶シリコン層６７との間隔を自己整合で決め
ることができ、ベース抵抗ｒ　ｂｂ’は十分低減されて
いるが、ベース拡散領域６６は自己整合で決まらず、ベ
ース、コレクタ接合容量Ｃｊｃは十分低減されていない
。また、第５図（ｂ）における多結晶シリコン層６７の
蝕刻は、加工精度のよい反応性イオン蝕刻法を用いると
、将来、活性ベース領域を形成するｐ型の単結晶シリコ
ン！１６６の表面にプラズマ・ダメージやスパッタ・ダ
メージが入る、単結晶シリコン層との選択比がとれない
、等の問題がある。多結晶シリコン層６７の蝕刻にウェ
ット蝕剣法を用いた場合にはプラズマ・ダメージやスパ
ッタ・ダメージは入らないが、反面、寸法加工精度が低
下する、下地膜との選択性がとれない、等の問題がある
。

ベース領域を外部ベース領域と内部ベース領域とで構成
し、このベース領域とエミッタ領域とを自己整合により
決めることができる従来の方法として、ｒＥＬＥｃＴＲ
ＯＮＩｃｓ　　ＬＥＴＴＥＲ８第１９巻、第　８＠、１
９８３年　４月１４日」の第　２８３頁ないし第２８４
頁におけるＴ、５ａｋａｉ他によるｒＧＩＧＡＢＩＴ　
　ＬＯＧＩＣＢＩＰＯＬＡＲＴＥＣＨＮＯＬＯＧＹ：Ａ
ＤＶＡＮＣＥＤ　　ＳＬＩＰＥＲ５ＥＬＦ−ＡＬＩＧＮ
ＥＤ　　　ＰＲＯＣＥＳＳ　　ＴＥＣＨＮＯＬＯＧＹＪ
が知られている。

ここに記載されているトランジスタの製造方法を第６図
の断面図で説明する。まず、ｐ型の基板８０にｎ＋型の
埋込層８１を形成した後、その上にｎ型エピタキシャル
層８２を成長させる。その後、素子分離を埋込酸化！１
１８３で行なっている。素子分離後、埋込酸化［１８３
以外の領域にシリコン酸化膜８４を成長させ、さらに全
面にシリコン窒化１１１８５を形成し、コレクタ電極取
り出し領域８２Ａ上のシリコン酸化膜８４及びシリコン
窒化膜８５を選択的に除去する。

次に全面に無添加の多結晶シリコン！１Ｉ８６、シリコ
ン窒化ｇｉ８γを成長させ、余分な領域のシリコン窒化
膜８７の蝕刻後、これをマスクに多結晶シリコン膜８６
の選択酸化を行ない、成長したシリコン酸化膜８８によ
りベース電極引き出し用多結晶シリコンｇＩ８６Ａとコ
レクタ電極引き出し領域上の多結晶シリコン［！８６３
の分離を行なう。次にベース電極引き出し用多結晶シリ
コン［９８６１３上のシリコン窒化１１！８７を剥離し
、ベース電極引き出し用多結晶シリコン１１８６Ａにｎ
型不純物を添加した後、将来、活性ベース領域となる部
分の多結晶シリコンｖＡ８６を蝕刻し、第６図（ａ）の
ような構造を得る。次に、ベース電極引き出し用多結晶
シリコン膜８６Ａ表面にシリコン酸化膜８９を成長させ
た後、これをマスクに下地のシリコン窒化膜８５、シリ
コン酸化［Ｉ８４を蝕刻する。このとき、第６図（ｂ）
に示すように、オーバーハング部分９０が形成されるよ
うにする。次に全面に無添加の多結晶シリコン膜を成長
させると、上記オーバーハング部分９０にも多結晶シリ
コン膜９１が成長する。次にこの多結晶シリコン［１９
１を蝕刻し、オーバーハング部分９０のみに残して第６
図（Ｃ）の構造を得る。次に上記多結晶シリコン１ｉ１
９１の表面を酸化して、シリコン酸化膜′８９を基板に
達するまで成長させる。このとき、ベース電極引き出し
用多結晶シリコンｌ１８６Ａからｐ型の不純物がｎ型エ
ピタキシャル層８２中に拡散され、外部ベース領域９２
が形成される。さらに内部ベース領域９３を形成した後
、全面に多結晶シリコンｌ１１９４を成長させ、その後
、反応性イオン蝕刻法等の異方性蝕刻法を用いて多結晶
シリコン１１９４の蝕刻を行なうと、シリコン酸化ｌｌ
１８９の側面にのみ多結晶シリコンｗＡ９４が残る。次
にこれをマスクにエミッタ拡散用の窓を開口して第６図
（ｄ）の構造を得る。第６図（ｅ）の工程では、このエ
ミッタ拡散用窓を通し、ｎ＋型型詰結晶シリコン１ｉ９
５りｎ型不純物を拡散しエミッタ拡散領域９６を形成し
た後に、金属配線９７を形成し、素子が完成する。

この方法によれば、外部ベース領域９２、内部ベース領
域９３、エミッタ領域９６が自己整合され、ベース抵抗
ｒｂｂ’、ベース、エミッタ接合容ＩＣｊＣの十分な低
減がなされている。しかし、製造工程をみると、外部ベ
ース領域９２の位置は第６図（ｂ）に示したオーバーハ
ング部分９０で決まるが、このオーバーハング部分９０
を均一に形成することは困難である。特に、大口軽ウェ
ハの場合や大規模集積回路を製造する上では問題がある
。また、オーバーハング部分９０を多結晶シリコンで埋
めた優に、余分な多結晶シリコンを取り除く工程がある
が、このとき、第６図（Ｃ）に示したように、下地の単
結晶ｎ型エピタキシャル層８２の表面が露呈される。こ
の多結晶シリコン膜の蝕刻においてｎ型エピタキシャル
層８２の選択比をもたすのは困難であり、ｎ型エピタキ
シャル層８２の表面が蝕刻時の塩素系ガスのプラズマ雰
囲気にざらされる。すると、この後の工程で形成される
エミッタ拡散領域９６に異常を来たす。また、多結晶シ
リコン膜と単結晶ｎ型エピタキシャル層との間で異方性
蝕刻法の選択比を持たせることが困難なので、蝕刻の終
点を検出するのが困難であり、量産性に欠けるという欠
点がある。

ところで、異方性蝕刻法は半導体装置を製造する際の加
工寸法精度を高くすることができるという利点を有して
おり、この異方性蝕刻法はこの種の半導体装置の製造方
法には必要不可欠である。

（発明が解決しようとする問題点） このように従来技術では、異方性蝕刻法により活性領域
に損傷が入る、製造歩留りが低い、量産性に欠ける、ベ
ース抵抗の低減が図れない、等の種々の欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、異方性蝕刻法による活性領域に対す
る損傷の発生を防止することができ、またベース抵抗の
十分な低減を図るごとができ、しかも製造歩留りが高く
かつ量産性の高い半導体装置の製造方法を提供すること
にある。

［発咀の構成］ （問題点を解決するための手段） この発明の半導体装置の製造方法は、第１導電型の半導
体領域上に耐酸化性の第１の絶縁膜、この第１の絶縁膜
と蝕刻選択性を有する第２の絶縁膜及び耐酸化性の第３
の絶縁膜を積層させた第１の絶縁層を選択的に形成する
工程と、全面に耐酸化性の第４の絶縁膜を形成する工程
と、上記第４の絶縁膜を選択的に蝕刻してこの第４の絶
縁膜の一部を上記第１の絶縁層の側壁に残す工程と、上
記工程で残された第４の絶縁膜をマスクとしてその周囲
の上記半導体領域の表面を選択的に酸化して埋込み酸化
層を形成する工程と、上記残された第４の絶縁膜及び第
３の絶縁膜を除去する工程と、上記半導体領域表面のう
ち上記第１絶縁層と上記埋込み酸化層との間を露出させ
る工程と、全面に第１の非単結晶半導体膜を形成する工
程と、上記第２の絶縁膜上の第１の非単結晶半導体膜を
選択的に除去する工程と、上記第１の非単結晶半導体膜
に第２導電型の不純物を添加する工程と、上記第２の絶
縁膜を除去する工程と、上記第１の非単結晶半導体膜表
面を熱酸化して熱酸化膜を形成すると共に第１の非単結
晶半導体膜中の不純物を上記半導体領域内に拡散して２
導電型の第１半導体層を形成する工程と、上記第１の絶
ａ膜を剥離する工程と、上記熱酸化膜をマスクとして上
記半導体領域の上記第１半導体層に隣接する表面に第２
導電型の不純物を導入して第２半導体層を形成する工程
と、上記第２半導体層の表面に第１導電型の第３半導体
層を形成する工程から構成されている。

（作用） この発明の方法では、半導体領域上に第１のシリコン酸
化膜、第１のシリコン窒化膜、第２のシリコン酸化膜及
び第２のシリコン窒化膜からなる第１の絶縁層を形成し
た後、将来、活性ベース領域となる部分を除いて第１の
絶縁層を蝕刻し、基板を露呈させる。露呈された基根上
に第′３のシリコン酸化膜を成長させた後、第３のシリ
コン窒化膜、第１の多結晶シリコン膜及び第４のシリコ
ン酸化膜を成長させ、異方性蝕刻法により第４のシリコ
ン酸化膜を第１の絶縁膜の側壁にのみ残し、これをマス
クに第１の多結晶シリコン膜を蝕刻する。この異方性蝕
刻時の損傷は基板には遅しない。

第４のシリコン酸化膜を剥離した後、第１の多結晶シリ
コン膜を酸化して第５のシリコン酸化膜を形成し、これ
をマスクに第３のシリコン窒化膜を蝕刻し、第５のシリ
コン酸化膜を剥離した後、第３のシリコン窒化膜をマス
クに選択酸化を行なう。

上記工程により、第１の絶縁層のサブミクロン単位の寸
法だけ外側の領域に外部ベース領域の位置を自己整合で
決めることができる。

第２のシリコン酸化膜及び第１のシリコン窒化膜をマス
クに第３のシリコン酸化膜を剥離した後、全面にベース
引き出し用の第２の多結晶シリコン膜を成長させ、さら
に全面にフォトレジストを塗布する。このとき、第１の
絶縁膜が凸型の形状をしているために、この上の部分で
はフォトレジストが薄く形成される。これを異方性蝕刻
法により全面蝕刻すると、フォトレジストが薄い第１の
絶Ｒ層上ではフォトレジストと第２の多結晶シリコン膜
の蝕刻速度が速くなり、第２の多結晶シリコン膜を第１
の絶縁層以外の領域に残すことができる。このとき、活
性ベース、エミッタ領域は第１の絶縁層で表面が保護さ
れているため、異方性蝕刻による損傷は入らない。また
、この異方性蝕刻は第１の絶縁層が露呈されたとき終了
すればよく、終点の検出も容易となる。次に第２のシリ
コン酸化膜を剥離し、第１のシリコン窒化膜をマスクに
第２の多結晶シリコン膜を選択酸化することにより、第
２の多結晶シリコン膜とエミッタ開口部とを自己整合に
より行なうことができる。

第１図（ａ＞ないし第１図＜ｍ）はこの発明の半導体装
置をｎｐｎ型のバイポーラトランジスタの製造方法に実
施した場合の工程を順を追って示した断面図である。

まず、ｐ型のシリコン半導体基板１０上にｎ＋＋層１１
を形成する。このｎ“型層１１はｎ＋＋込層と呼ばれて
いるものであり、コレクタの寄生抵抗を低減するために
形成している。そして、このｎ＋＋層１１の形成方法は
、アンチモン、ヒ素等のｎ型不純物を熱拡散法で基板１
０に導入することにより形成してもよいし、またはイオ
ン注入法を用いて形成することもできる。また、このｎ
＋型隔隔１１フォトリソグラフィ技術を用いて、将来、
ｎｐｎトランジスタが形成される位置の下部に選択的に
形成する。次に、エピタキシャル成長法を用いて、全面
にｎ型のエピタキシャル［１１２を例えば１μｍないし
２μｍ程度成長させる。この後、素子分離を行なう。こ
の素子分離の技術には、接合を利用する方法、選択酸化
を利用する方法、溝切構造を利用する方法、等積々があ
るが、この実施例では埋込酸化膜を用いることにする。

すなわち、埋込酸化１１１３を基板１０とエピタキシャ
ル層１２との境界部分及びエピタキシャル層１２内にそ
れぞれ熱酸化法により選択的に成長させることにより、
他のトランジスタとの素子分離を行なうとともにベース
。

エミッタ領域１２Ａとコレクタ電極取り出し領域１２３
との素子分離を行なう。さらに、分離されたコレクタ電
極取り出し領域１２Ｂには、コレクタ寄生抵抗を低減さ
せる目的で、フォトリソグラフィ技術を用いて選択的に
ｎ型の不純物を導入する。

この不純物導入工程は、素子分離前に熱拡散法またはイ
オン注入法により導入するようにしてもよいし、あるい
は素子分離後に熱拡散法またはイオン注入法により導入
するようにしてもよい。この後、表面のシリコン酸化膜
を除去してエピタキシャル層１２からなるベース、エミ
ッタ領［１２Ａとコレクタ電極取り出し領域１２Ｂを露
呈した後、例えば熱酸化法によりシリコン酸化膜（Ｓｉ
０２）１４を５００人程１成長させる。

次に第１図（ｂ）に示すように、減圧化学的気相成長法
によりシリコン窒化膜（ＳｉＮ）１５をｉ　ｏｏｏ人程
度成長させる。さらに、減圧化学的気相成長法によりこ
の上にシリコン酸化１ｍ（ｓｉｏ２）１６を５０００人
程度１シリコン窒化膜（ＳｉＮ）１７を１５００人程度
順次成長させる。なお、シリコン窒化膜１５及び１７と
シリコン酸化膜１６の成長法は、プラズマを利用した化
学的気相成長法で形成するようにしてもよい。

次に、フォトリソグラフィ技術を用い、ＣＦ４等のガス
を用いた反応性イオン蝕刻法で上記シリコン窒化膜１７
、シリコン酸化ｇ１１６及びシリコン窒化ｌ１１１５を
順次蝕刻することにより、第１図（Ｃ）のような構造を
得る。このときの蝕刻はエピタキシャル層１２の表面が
露呈するまで行なう。この工程により、上記シリコン窒
化ｌｌ１１５、シリコン酸化膜１６、シリコン窒化膜１
７からなる積層構造が、ベース、エミッタ領域１２Ａの
一部であり、将来、活性ベース領域が形成される位置及
びコレクタ電極取り出し領域１２Ｂ上に選択的に残され
る。

次に第１図（ｄ）に示すように、Ｂ呈された上記ベース
、エミッタ領域１２Ａの表面上にシリコン酸化膜１８を
例えば熱酸化法により５００人程１成長させた後、全面
に減圧化学的気相成長法を用いて、シリコン窒化ｌ９１
９、多結晶シリコンｇ１２０、シリコン酸化１９２１を
順次成長させる。なお、このときの成長法としてはプラ
ズマを利用した化学的気相成長法を用いてもよい。

次に、上記シリコン酸化膜２１を例えばＣＦ４などのガ
スを用いた反応性イオン蝕剣法により異方性蝕刻すると
、このシリコン酸化膜２１は、上記シリコン窒化１１１
５、シリコン酸化１１ｊ１６、シリコン窯化９１１７か
らなる積層構造により形成された凸形部分の側壁のみに
残る。さらに、この残されたシリコン酸化膜２１をマス
クに用いて、下地の多結晶シリコン膜２０をｃ１２など
のガスを用いた反応性イオン蝕刻法等により蝕刻し、第
１図（ｅ）のような構造を得る。

次に、上記工程で残っているシリコン酸化膜２１を緩衝
フッ酸水溶液等により剥離した後、この剥離で露呈した
下地の多結晶シリコン［２０を熱酸化法等により酸化し
、シリコン酸化１１２２に変える。

そして、これをマスクに下地のシリコン窒化ｌｌ１１９
を、例えばＣＦ４などのガスプラズマを用いたドライ蝕
刻法により蝕刻し、第１図（ｆ）のような構造を得る。

次に緩衝フッ酸水溶液等により上記シリコン酸化１Ｉ２
２を剥離した後、下地のシリコン窒化膜１９をマスクに
選択酸化を行ない、ベース、エミッタ領域１２Ａ内に埋
込酸化膜としてのシリコン酸化！ｌＩ２３を成長させる
。このシリコン酸化膜２３は予め形成されている埋込酸
化膜１３と連続した形状となり、エピタキシャル層から
なるベース、エミッタ領域１２Ａの有効面積はこれ以前
の工程のときよりも減少する。また上記シリコン酸化膜
２３を形成することにより、この後に形成される外部ベ
ース領域の位置を、上記シリコン窒化Ｉ！１１５、シリ
コン酸化膜１６、シリコン窒化膜１７からなる積層構造
の外側にサブミクロン単位で決めることができる。この
後、シリコン窒化膜１７及び１９をＣＦ４などのガスプ
ラズマを用いたドライ蝕刻法により蝕刻し、第１図（ｌ
のような構造を得る。

次に、上記シリコン酸化膜１８を緩衝フッ酸水溶液等に
より蝕刻した後、全面にベース電穫引き出し用多結晶シ
リコン［１２４を成長させ、さらにこの上に有機物であ
るフォトレジスト２５を所定の厚みに塗布する。このと
き、第１図（ｈ）に示すように、シリコン酸化［１１６
上ではフォトレジスト２５の厚みが薄くなっている。次
にｃ１２等のガスを用いた反応性イオン蝕刻法により蝕
刻を行なうと、フォトレジスト２５の厚みが薄くなって
いるシリコン酸化膜１６上の多結晶シリコン膜２４が他
の部分よりも速い速度で蝕刻される。この後、フォトレ
ジスト２５を剥離すると第１図（１）のような構造が得
られる。また、この蝕刻の際の終点の検出は、シリコン
酸化膜１６の表面が露呈されたときとすればよいため、
容易に終点の検出が行なえる。ここで、残っている多結
晶シリコン膜２４に対し、ボロンなどのｐ形の不純物を
イオン注入法等により添加する。なお１、多結晶シリコ
ン膜２４を成長させるときに、予めｐ形不純物が添加さ
れた状態で成長するようにしてもよい。

次に、シリコン酸化膜１６を緩衝フッ酸水溶液等により
蝕刻した後、例えばベース、エミッタ領域１２Ａを含む
領域上を覆うような形状のフォトレジストを形成し、こ
のフォトレジストをマスクに上記多結晶シリコン膜２４
を選択的に蝕刻して第１図（ｊ）のような構造を得る。

次に熱酸化法を用いて上記多結晶シリコン膜２４の表面
を酸化してシリコン酸化膜２６を形成すると同時に、多
結晶シリコンｇ１２４に予め添加されているｐ形の不純
物をベース、エミッ、り領域１２Ａ内に拡散させ、第１
図（ｋ）に示すようにベース、エミッタ領１！　１２Ａ
内にｐ型の外部ベース領域２７を形成する。

次に第１図（２）に示すように、シリコン窒化ＷＡ１５
をＣＦ４等のガスを用いたドライ蝕刻法等により除去し
た後、イオン注入法等によりｐ形の不純物をベース、エ
ミッタ領域１２Ａ内の外部ベース領域２７の内側に添加
することにより内部ベース領域２８を形成する。

次に！ｌ！Ｉフッ酸水溶液あるいはＣＦ４等のガスを用
いた反応性イオン蝕剣法等により、内部ベース領域２８
上及びコレクタ電極取り出し＠域１２Ｂ上それぞれのシ
リコン酸化膜１４を蝕刻してこれらの領域を露呈させる
。次に不純物が添加されていない多結晶シリコンｌ１１
２９を減圧化学的気相成長法等により成長させた後、ヒ
素等のｎ形の不純物をイオン注入法により添加し、この
多結晶シリコン膜２９を内部ベース領域２８上とその周
辺及びコレクタ電極取り出し領域１２３上周辺にそれぞ
れ選択的に残した後に熱拡散を行ない、内部ベース領域
２８内にｎ型のエミッタ領域３０を形成する。なお、こ
のエミッタ領域３０の形成は、予め不純物を含んだ多結
晶シリコン膜等の膜を減圧化学的気相成長法より形成し
、この膜から熱拡散を行なって形成するようにしてもよ
く、あるいは不純物をイオン注入法により内部ベース領
域２８に直接添加して形成するようにしてもよい。

最後に全面に絶縁膜３１を成長させた後にコンタクトホ
ールを開口し、全面にアルミニューム等の金属をスパッ
タリング法等により堆積し、これをバターニングしてコ
レクタ電極３２、エミッタ電極３３、ベース電極３４を
それぞれ形成することによりｎｐｎトランジスタが完成
する。

このように上記実施例の製造方法では、単結晶シリコン
層に対して損傷を与える塩素系ガスプラズマを用いたド
ライ蝕刻が行われるときに、将来、エミッタ領域３０が
形成される活性領域（内部ベース領域２８）上にシリコ
ン窒化膜１５が常に残されている。このため、活性領域
の表面は塩素系ガスプラズマの雰囲気にさらされず、損
傷を受けることがない。従って、異方性ドライ蝕刻技術
が有する高い寸法精度を利用して、トランジスタの寸法
の縮小化が実現できる。

また、第１図（ｋ）で示すように、シリコン窒化ｌ１１
１５の側壁と隣接する多結晶シリコンｇ！２４の酸化に
より、多結晶シリコン１Ｉ２４によるベース引き出し電
極と、この後の第１図（ｍ＞の工程で形成されるエミッ
タ領域３０との分離を行なうようにしているので、両者
がシリコン酸化膜２６の膜厚という最少の寸法でしかも
自己整合で分離される。

さらに、第１図（Ｑ）の工程ではシリコン窒化ｇ１１９
をマスクに選択酸化を行ない、ベース、エミッタ領域１
２Ａ内にシリコン酸化膜２３を成長させるようにしてい
るので、ベース、エミッタ領１ｉｉ！　１２Ａの有効面
積が小さくなり、この後に形成される外部ベース領域２
７と内部ベース領域２８からなるベース領域全体の面積
も小さくなるので、ベース抵抗ｒ　ｂｂ’の十分な低減
を図ることができるとともにコレクタ、ベース接合容１
ｃｊｃの十分な低減も図ることができる。

この実施例の方法では回答特殊な工程がないので、製造
歩留りの向上と高い量産性とを得ることができる。

なお、上記実施例ではベース引き出し電極を多結晶シリ
コン膜２４で構成する場合について説明したが、これは
一般にポリサイドと称されているように、下層が多結晶
シリコン膜で上層がモリブデン、チタン、タングステン
、等の高融点金属とシリコンとの化合物からなる膜の二
層構造で構成するようにしてもよい。なお、上記実施例
で使用される多結晶シリコン膜２４は非単結晶シリコン
の一例として使用されているものであり、このような非
単結晶シリコンとしては他にアモルファスシリコン等も
使用できる。

第２図はこの発明の他の実施例の一部工程を示す断面図
である。上記第１図の実施例ではシリコン窒化ｇ１１９
をシリコン窒化膜１５、シリコン酸化膜１６及びシリコ
ン窒化膜１７からなる積層構造の側壁に残すために、シ
リコン窒化膜１９の全面に多結晶シリコン膜２０を形成
したいたが、この実施例の方法では第１図（Ｃ）の工程
が終了した後、前記シリコン酸化膜１８を成長させ、そ
の後、第２図（ａ）に示すようにシリコン窒化１ｉ１１
９とシリコン酸化膜２１を順次成長させる。この後、異
方性蝕刻法によりシリコン酸化膜２１、シリコン窒化膜
１９を蝕刻することにより第２図（ｂ＞に示すような構
造を得る。この後は、残っているシリコン酸化膜２１を
剥離した後、この剥離で露呈した下地のシリコン窒化膜
１９をマスクに選択酸化を行ない、第１図（ｇ）と同様
のシリコン酸化ｍ２３を形成する。この方法によれば、
第１図の実施例方法の場合よりも工程を短縮することが
できる。

［発明の効果］ 以上説明したようにこの発明によれば、異方性蝕刻法に
よる活性領域に対する損傷の発生を防止することができ
、またベース抵抗の十分な低減を図ることができ、しか
も製造歩留りが高くかつ量産性の高い半導体装置の製造
方法を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法による製造工程を示
す断面図、第２図はこの発明の他の実施例の方法による
製造工程を示す断面図、第３図ないし第６図はそれぞれ
従来例の断面図である。 １０・・・ｐ型のシリコン半導体基板、１１・・・ｎ＋
型層、１２・・・ｎ型のエピタキシャル層、１２Ａ・・
・ベース、エミッタ領域、１２３・・・コレクタ電極取
り出し領域、１３・・・埋込酸化膜、１４・・・シリコ
ン酸化膜、１５・・・シリコン窒化膜、１６・・・シリ
コン酸化膜、１γ・・・シリコン窒化膜、１８・・・シ
リコン酸化膜、１９・・・シリコン窒化膜、２０・・・
多結晶シリコン膜、２１・・・シリコン酸化膜、２２・
・・シリコン酸化膜、２３・・・シリコン酸化膜、２４
・・・ベース電極引き出し用多結晶シリコン膜、２５・
・・フォトレジスト、２６・・・シリコン酸化膜、２７
・・・外部ベース領域、２８・・・内部ベース領域、２
９・・・多結晶シリコン膜、３０・・・エミッタ領域、
３１・・・絶縁膜、３２・・・コレクタ電極、３３・・
・エミッタ電極、３４・・・ベース電極。 出願人代理人　弁理士　鈴江武彦 ］０ 第２図 第３図 第４図

Claims (6)

【特許請求の範囲】
1. （１）第１導電型の半導体領域上に耐酸化性の第１の絶
   縁膜、この第１の絶縁膜と蝕刻選択性を有する第２の絶
   縁膜及び耐酸化性の第３の絶縁膜を積層させた第１の絶
   縁層を選択的に形成する工程と、全面に耐酸化性の第４
   の絶縁膜を形成する工程と、 上記第４の絶縁膜を選択的に蝕刻してこの第４の絶縁膜
   の一部を上記第１の絶縁層の側壁に残す工程と、 上記工程で残された第４の絶縁膜をマスクとしてその周
   囲の上記半導体領域の表面を選択的に酸化して埋込み酸
   化層を形成する工程と、 上記残された第４の絶縁膜及び第３の絶縁膜を除去する
   工程と、 上記半導体領域表面のうち上記第１絶縁層と上記埋込み
   酸化層との間を露出させる工程と、全面に第１の非単結
   晶半導体膜を形成する工程と、 上記第２の絶縁膜上の第１の非単結晶半導体膜を選択的
   に除去する工程と、 上記第１の非単結晶半導体膜に第２導電型の不純物を添
   加する工程と、 上記第２の絶縁膜を除去する工程と、 上記第１の非単結晶半導体膜表面を熱酸化して熱酸化膜
   を形成すると共に第１の非単結晶半導体膜中の不純物を
   上記半導体領域内に拡散して２導電型の第１半導体層を
   形成する工程と、 上記第１の絶縁膜を剥離する工程と、 上記熱酸化膜をマスクとして上記半導体領域の上記第１
   半導体層に隣接する表面に第２導電型の不純物を導入し
   て第２半導体層を形成する工程と、上記第２半導体層の
   表面に第１導電型の第３半導体層を形成する工程と を具備したことを特徴とする半導体装置の製造方法。
2. （２）上記第４の絶縁膜の一部を上記第１の絶縁層の側
   壁に残す工程は、 上記第４の絶縁膜上の全面に第２の非単結晶半導体膜及
   び第４の絶縁膜と蝕刻選択性を有する第５の絶縁膜を順
   次形成した後に異方性蝕刻法により第５の絶縁膜を上記
   第１の絶縁層の側壁にのみ残すように蝕刻し、 この残された第５の絶縁膜をマスクにして上記第２の非
   単結晶半導体膜を第１の絶縁層の側壁にのみ残すように
   蝕刻し、 この残された第２の非単結晶半導体膜を熱酸化して熱酸
   化膜に変換し、 この熱酸化膜をマスクにした蝕刻法により第４の絶縁膜
   を蝕刻することにより行われる特許請求の範囲第１項に
   記載の半導体装置の製造方法。
3. （３）上記第４の絶縁膜の一部を上記第１の絶縁層の側
   壁に残す工程は、 上記第４の絶縁膜上の全面にこの第４の絶縁膜と蝕刻選
   択性を有する第５の絶縁膜を形成した後にこの第５の絶
   縁膜を異方性蝕刻法により蝕刻することにより行われる
   特許請求の範囲第１項に記載の半導体装置の製造方法。
4. （４）上記第１の非単結晶半導体膜を選択的に除去する
   工程は、 この第１の非単結晶半導体膜を形成した後に全面に有機
   物層を塗布形成し、異方性蝕刻法により蝕刻を行なつて
   表面を平坦化することにより行われる特許請求の範囲第
   １項に記載の半導体装置の製造方法。
5. （５）上記第１の非単結晶半導体膜を形成する際にこの
   膜に第２導電型の不純物を添加するようにした特許請求
   の範囲第１項に記載の半導体装置の製造方法。
6. （６）前記第１の非単結晶半導体膜の代わりにポリサイ
   ド膜を形成するようにした特許請求の範囲第１項に記載
   の半導体装置の製造方法。