JPH05713B2 - - Google Patents
Info
- Publication number
- JPH05713B2 JPH05713B2 JP57007627A JP762782A JPH05713B2 JP H05713 B2 JPH05713 B2 JP H05713B2 JP 57007627 A JP57007627 A JP 57007627A JP 762782 A JP762782 A JP 762782A JP H05713 B2 JPH05713 B2 JP H05713B2
- Authority
- JP
- Japan
- Prior art keywords
- supply line
- circuit
- voltage supply
- misfet
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
この発明は液晶表示装置を駆動するための液晶
駆動回路に関し、特に相補型MIS集積回路に適し
た液晶駆動回路に関する。
駆動回路に関し、特に相補型MIS集積回路に適し
た液晶駆動回路に関する。
マイクロコンピユータやICを使つた計算機等
では、動作クロツク信号を作るために発振回路が
使用されている。ところが、この発振回路を常時
動作させておくと、かなり消費電力が多くなつて
しまう。そこで、システムが停止されるようなと
きはクロツク信号が不要となるので、発振回路の
発振を停止させて消費電力を低減させることが行
なわれている。
では、動作クロツク信号を作るために発振回路が
使用されている。ところが、この発振回路を常時
動作させておくと、かなり消費電力が多くなつて
しまう。そこで、システムが停止されるようなと
きはクロツク信号が不要となるので、発振回路の
発振を停止させて消費電力を低減させることが行
なわれている。
一方、システムが停止されるようなときには、
液晶表示も不要であることが多い。しかも液晶表
示装置の駆動方式として、例えば電圧平均化法に
よるマルチプレクシング表示を行なうような場合
には、発振回路の発振を止めるとクロツク信号が
なくなるので、液晶駆動回路も停止させる必要が
ある。
液晶表示も不要であることが多い。しかも液晶表
示装置の駆動方式として、例えば電圧平均化法に
よるマルチプレクシング表示を行なうような場合
には、発振回路の発振を止めるとクロツク信号が
なくなるので、液晶駆動回路も停止させる必要が
ある。
この場合、何ら手当をせずにそのまま液晶駆動
回路を停止させると、最終出力段（ドライバ）の
出力信号レベルをデータ信号に依存してしまう。
その結果、駆動停止時に、液晶表示装置の外部端
子がゼロボルトに固定されなくなり、液晶に直流
バイアス電圧が印加された状態のまま停止状態に
入つてしまうおそれがある。
回路を停止させると、最終出力段（ドライバ）の
出力信号レベルをデータ信号に依存してしまう。
その結果、駆動停止時に、液晶表示装置の外部端
子がゼロボルトに固定されなくなり、液晶に直流
バイアス電圧が印加された状態のまま停止状態に
入つてしまうおそれがある。
従つて、このような状態で液晶駆動回路が停止
されると、印加電圧によつて液晶が劣化し、液晶
表示装置の寿命が低下してしまうという不都合が
生じる。
されると、印加電圧によつて液晶が劣化し、液晶
表示装置の寿命が低下してしまうという不都合が
生じる。
そこで、この発明は、比較的簡単な回路構成に
よつて、発振回路の停止に伴なう液晶駆動回路の
停止時に、最終出力段のレベルすなわち液晶表示
装置の外部端子が略ゼロボルトに固定され、液晶
にバイアス電圧が印加されたまま停止状態に入る
のを防止するとともに、液晶表示装置の端子がフ
ローテイング状態にされないようにして、ノイズ
による液晶表示装置の点灯をも防止することを目
的とする。
よつて、発振回路の停止に伴なう液晶駆動回路の
停止時に、最終出力段のレベルすなわち液晶表示
装置の外部端子が略ゼロボルトに固定され、液晶
にバイアス電圧が印加されたまま停止状態に入る
のを防止するとともに、液晶表示装置の端子がフ
ローテイング状態にされないようにして、ノイズ
による液晶表示装置の点灯をも防止することを目
的とする。
以下図面に基づいてこの発明を説明する。
第１図は一例としてセグメント形液晶表示装置
を駆動回路を示す。この駆動回路は1/3バイアス
法によりマルチプレクシング表示を行なうように
構成されている。
を駆動回路を示す。この駆動回路は1/3バイアス
法によりマルチプレクシング表示を行なうように
構成されている。
液晶表示装置１は特に制限されないが、１桁が
７つの表示セグメントからなり数字表示が行なえ
るように形成されている。各桁の共通のセグメン
ト電極２ａ，２ｂ，２ｃ…は、内部で接続されて
セグメント駆動回路３ａに接続されている。
７つの表示セグメントからなり数字表示が行なえ
るように形成されている。各桁の共通のセグメン
ト電極２ａ，２ｂ，２ｃ…は、内部で接続されて
セグメント駆動回路３ａに接続されている。
背面のコモン電極は、特に制限されないが３分
割されており、各コモン電極４ａ，４ｂ，４ｃは
それぞれコモン電極駆動回路３ｂに接続されてい
る。
割されており、各コモン電極４ａ，４ｂ，４ｃは
それぞれコモン電極駆動回路３ｂに接続されてい
る。
上記駆動回路３ａ，３ｂには、適当な分圧回路
等によつて作られた電圧V0，2/3V0，1/3V0，0V
がそれぞれ供給されている。上記電圧V0は、交
流駆動電圧信号による液晶の点灯しいき値電圧の
実効値よりも高い適当な大きさの電圧が選択され
る。ここでは、V0を−3Vに選んである。従つ
て、他の電圧2/3V0は−2V、1/3V0は−1Vにな
る。
等によつて作られた電圧V0，2/3V0，1/3V0，0V
がそれぞれ供給されている。上記電圧V0は、交
流駆動電圧信号による液晶の点灯しいき値電圧の
実効値よりも高い適当な大きさの電圧が選択され
る。ここでは、V0を−3Vに選んである。従つ
て、他の電圧2/3V0は−2V、1/3V0は−1Vにな
る。
また、上記駆動回路３ａ，３ｂには、図示しな
い演算回路等からのデータ出力に基づいて表示数
字を決定するような回路から出力されたデータ信
号φd1〜φdoが入力されている。駆動回路３ａ，３
ｂの前段のゲート回路５ａ，５ｂは、クロツク信
号によつて駆動信号φ1〜φ4を作つて出力する。
駆動回路３ａ，３ｂでは、上記駆動信号φ1〜φ4
によつて電圧−3V、−2V、−1V、0Vのいずれか
一つが選択されて、上記データ信号φd1〜φdoに応
じて、液晶表示装置１の各電極２ａ，２ｂ，…お
よび４ａ〜４ｃに、時分割方式でセグメント信号
Psおよびコモン信号Pcを供給して液晶を点灯させ
る。
い演算回路等からのデータ出力に基づいて表示数
字を決定するような回路から出力されたデータ信
号φd1〜φdoが入力されている。駆動回路３ａ，３
ｂの前段のゲート回路５ａ，５ｂは、クロツク信
号によつて駆動信号φ1〜φ4を作つて出力する。
駆動回路３ａ，３ｂでは、上記駆動信号φ1〜φ4
によつて電圧−3V、−2V、−1V、0Vのいずれか
一つが選択されて、上記データ信号φd1〜φdoに応
じて、液晶表示装置１の各電極２ａ，２ｂ，…お
よび４ａ〜４ｃに、時分割方式でセグメント信号
Psおよびコモン信号Pcを供給して液晶を点灯させ
る。
すなわち、駆動回路３ａ，３ｂによつて、セグ
メント電極２ａ，２ｂ…とコモン電極４ａ〜４ｃ
間には、選択点に±3V、半選択点および非選択
点に±1Vの電圧が印加される。さらに、駆動回
路３ａ，３ｂは、選択点、半選択点および非選択
点にそれぞれ上記振幅の交流波形を印加して、液
晶に印加される平均電圧がゼロになるように駆動
して、液晶の劣化を防止している。
メント電極２ａ，２ｂ…とコモン電極４ａ〜４ｃ
間には、選択点に±3V、半選択点および非選択
点に±1Vの電圧が印加される。さらに、駆動回
路３ａ，３ｂは、選択点、半選択点および非選択
点にそれぞれ上記振幅の交流波形を印加して、液
晶に印加される平均電圧がゼロになるように駆動
して、液晶の劣化を防止している。
また、上記ゲート回路５ａ，５ｂは、発振回路
を停止させるためのコントロール信号ψcと同一の
信号が入つて来ると、上記駆動回路３ａ，３ｂに
−3V、−2V、−1V、0Vのいずれも選択させない
ようにする駆動信号φ1〜φ4を出力する。上記駆
動回路３ａ，３ｂはコントロール信号ψcが入つて
来ると、出力段のレベルすなわち電極２ａ，２ｂ
…，４ａ〜４ｃをゼロボルトにするように動作す
る。
を停止させるためのコントロール信号ψcと同一の
信号が入つて来ると、上記駆動回路３ａ，３ｂに
−3V、−2V、−1V、0Vのいずれも選択させない
ようにする駆動信号φ1〜φ4を出力する。上記駆
動回路３ａ，３ｂはコントロール信号ψcが入つて
来ると、出力段のレベルすなわち電極２ａ，２ｂ
…，４ａ〜４ｃをゼロボルトにするように動作す
る。
次に、上記駆動回路３ａ，３ｂの具体的な回路
構成を説明する。第２図は３分割されたコモン電
極４ａ〜４ｃを駆動するコモン電極駆動回路３ｂ
の一例を示す。
構成を説明する。第２図は３分割されたコモン電
極４ａ〜４ｃを駆動するコモン電極駆動回路３ｂ
の一例を示す。
このコモン電極駆動回路３ｂは、前記ゲート回
路５ｂからの駆動信号φ1〜φ4によつて動作され
てコモン電極４ａ〜４ｃに印加すべき電圧を選択
するためのスイツチ回路６ａ，６ｂと、データ信
号φd1〜φd3によつて駆動され出力レベルを決定す
るための出力段としてのドライバ７ａ，７ｂ，７
ｃと、コントロール信号φcによつてオン、オフさ
れるクランプ回路８とからなる。
路５ｂからの駆動信号φ1〜φ4によつて動作され
てコモン電極４ａ〜４ｃに印加すべき電圧を選択
するためのスイツチ回路６ａ，６ｂと、データ信
号φd1〜φd3によつて駆動され出力レベルを決定す
るための出力段としてのドライバ７ａ，７ｂ，７
ｃと、コントロール信号φcによつてオン、オフさ
れるクランプ回路８とからなる。
なお、コモン電極駆動回路３ｂは、コモン電極
が３分割されているため３個のドライバ７ａ〜７
ｃを有しているが、セグメント駆動回路３ａ内に
は、同一構成のドライバがセグメント電極と同じ
数だけ設けられている。他の構成は全く同じであ
るので、以下コモン電極駆動回路３ｂについての
み説明する。
が３分割されているため３個のドライバ７ａ〜７
ｃを有しているが、セグメント駆動回路３ａ内に
は、同一構成のドライバがセグメント電極と同じ
数だけ設けられている。他の構成は全く同じであ
るので、以下コモン電極駆動回路３ｂについての
み説明する。
先ず、スイツチ回路６ａは、ｐチヤンネル型の
スイツチMISFETQ1とｎチヤンネル型のスイツ
チMISFEQ2とが直列接続されてなり、その両端
に電圧0Vと−1Vが印加されている。MISFETQ1
とQ2の共通接続点ａは共通電源ラインl1に接続さ
れている。そして、MISFETQ1およびQ2のゲー
トには、それぞれ前記ゲート回路５ｂからの駆動
信号φ1とφ2が供給されており、駆動信号φ1，φ2
によつてMISFETQ1とQ2の一方がオン、他方が
オフされる。これによつて、ノードａから共通電
源ラインl1に、0Vか−1Vのいずれかの電圧が供
給される。
スイツチMISFETQ1とｎチヤンネル型のスイツ
チMISFEQ2とが直列接続されてなり、その両端
に電圧0Vと−1Vが印加されている。MISFETQ1
とQ2の共通接続点ａは共通電源ラインl1に接続さ
れている。そして、MISFETQ1およびQ2のゲー
トには、それぞれ前記ゲート回路５ｂからの駆動
信号φ1とφ2が供給されており、駆動信号φ1，φ2
によつてMISFETQ1とQ2の一方がオン、他方が
オフされる。これによつて、ノードａから共通電
源ラインl1に、0Vか−1Vのいずれかの電圧が供
給される。
一方、スイツチ回路６ｂは、ｎチヤンネル型の
スイツチMISFETQ3とQ4とが直列接続されてな
り、その両端に−2Vと−3Vが印加されている。
また、各MISFETQ3とQ4の基本はMISFETQ4の
ソースに共通に接続されている。MISFETQ3と
Q4の接続点ｂは共通電源ラインl2に接続されてお
り、MISFETQ3とQ4はゲートに供給されている
駆動信号φ3とφ4によつて択一的にオン、オフさ
れて、電源ラインl2に−2Vまたは−3Vを供給す
る。
スイツチMISFETQ3とQ4とが直列接続されてな
り、その両端に−2Vと−3Vが印加されている。
また、各MISFETQ3とQ4の基本はMISFETQ4の
ソースに共通に接続されている。MISFETQ3と
Q4の接続点ｂは共通電源ラインl2に接続されてお
り、MISFETQ3とQ4はゲートに供給されている
駆動信号φ3とφ4によつて択一的にオン、オフさ
れて、電源ラインl2に−2Vまたは−3Vを供給す
る。
ドライバ７ａ，７ｂ，７ｃは、上記共通電源ラ
インl1とl2間に直列接続されたｐチヤンネル型
MISFETQ5とｎチヤンネル型MISFETQ6とから
なる。このうち、ｎチヤンネル型MISFETQ6は
ソースと基本（ｐウエル領域）とが接続されてい
る。
インl1とl2間に直列接続されたｐチヤンネル型
MISFETQ5とｎチヤンネル型MISFETQ6とから
なる。このうち、ｎチヤンネル型MISFETQ6は
ソースと基本（ｐウエル領域）とが接続されてい
る。
そして、MISFETQ5とQ6のゲートには、デー
タ信号φdが供給されており、データ信号φdの
「０」レベル（0V）によつてPMISFETQ5がオン
され、nMISFETQ6がオフされる。また、データ
信号φdが「１」レベル（−3V）のときは、
pMISFETQ5がオフされ、nMISFETQ6がオンさ
れる。
タ信号φdが供給されており、データ信号φdの
「０」レベル（0V）によつてPMISFETQ5がオン
され、nMISFETQ6がオフされる。また、データ
信号φdが「１」レベル（−3V）のときは、
pMISFETQ5がオフされ、nMISFETQ6がオンさ
れる。
その結果、出力部たるノードｃには、共通電源
ラインl1，l2の４つの電圧のうちいずれか一つが
供給されて、コモン信号Pcとして液晶の外部端子
に接続される。
ラインl1，l2の４つの電圧のうちいずれか一つが
供給されて、コモン信号Pcとして液晶の外部端子
に接続される。
例えば、データ信号φdが「０」のときに電源
ラインl1が0Vであればコモン信号Pcが0V、φdが
「０」で電源ラインl1が−1Vであれば出力Pcは−
1Vとなる。また、φdが「１」で電源ラインl2が
−2Vであれば出力Pcは−2V、φdが「１」で電源
ラインl2が−3Vであれば出力Pcは−3Vとなる。
ラインl1が0Vであればコモン信号Pcが0V、φdが
「０」で電源ラインl1が−1Vであれば出力Pcは−
1Vとなる。また、φdが「１」で電源ラインl2が
−2Vであれば出力Pcは−2V、φdが「１」で電源
ラインl2が−3Vであれば出力Pcは−3Vとなる。
次に、クランプ回路８は、一対のスイツチ
MISFETQ7とQ8とからなる。MISFETQ7は共通
電源ラインl1とグランドレベル（0V）との間に、
また、MISFETQ8は共通電源ラインl2とグラン
ドレベルとの間に接続されている。MISFETQ7
とQ8のゲートには、発振回路を停止させるため
のコントロール信号ψcが供給されており、コント
ロール信号ψcが「１」レベル（−3V）にされる
と、MISFETQ7とQ8がともにオンされて、共通
電源ラインl1とl2はグランドレベル（0V）に接続
される。このとき、前述したように、ゲート回路
５ｂからは前記スイツチ回路６ａ，６ｂの
MISFETQ1〜Q4に対しこれをすべてオフさせる
ような駆動信号ψ1〜ψ4が供給される。そのため、
コントロール信号ψcによつてMISFETQ7，Q8が
オンされると、スイツチ回路６ａ，６ｂから電圧
が供給されなくなつているため、共通電源ライン
l1とl2はともに0Vに固定される。
MISFETQ7とQ8とからなる。MISFETQ7は共通
電源ラインl1とグランドレベル（0V）との間に、
また、MISFETQ8は共通電源ラインl2とグラン
ドレベルとの間に接続されている。MISFETQ7
とQ8のゲートには、発振回路を停止させるため
のコントロール信号ψcが供給されており、コント
ロール信号ψcが「１」レベル（−3V）にされる
と、MISFETQ7とQ8がともにオンされて、共通
電源ラインl1とl2はグランドレベル（0V）に接続
される。このとき、前述したように、ゲート回路
５ｂからは前記スイツチ回路６ａ，６ｂの
MISFETQ1〜Q4に対しこれをすべてオフさせる
ような駆動信号ψ1〜ψ4が供給される。そのため、
コントロール信号ψcによつてMISFETQ7，Q8が
オンされると、スイツチ回路６ａ，６ｂから電圧
が供給されなくなつているため、共通電源ライン
l1とl2はともに0Vに固定される。
上記のように、共通電源ラインl1とl2が0Vに固
定されたとき、データ信号φdが「０」であれば、
MISFETQ5がオンされるので、ノードｃは電源
ラインl1と同じ0Vになり、液晶の外部端子は0V
にされる。
定されたとき、データ信号φdが「０」であれば、
MISFETQ5がオンされるので、ノードｃは電源
ラインl1と同じ0Vになり、液晶の外部端子は0V
にされる。
一方、データ信号φdが「１」のときは、
MISFETQ5がオフされる。このとき、
MISFETQ6がオンされれば、電源ラインl2が既
にMISFETQ8によつて0Vに固定されているので
ノードｃは直ちに0Vにされることになる。とこ
ろが、ノードｃの電位が前の状態によつて、−1V
〜−3Vになつていると、nMISFETQ6はソース
とドレインが逆転されたような状態になるため、
MISFETQ6はオンすることができない。
MISFETQ5がオフされる。このとき、
MISFETQ6がオンされれば、電源ラインl2が既
にMISFETQ8によつて0Vに固定されているので
ノードｃは直ちに0Vにされることになる。とこ
ろが、ノードｃの電位が前の状態によつて、−1V
〜−3Vになつていると、nMISFETQ6はソース
とドレインが逆転されたような状態になるため、
MISFETQ6はオンすることができない。
しかし、MISFETQ6はソースが基本に接続さ
れているため、MISFETQ6のｎ型ドレイン領域
と基体（ｐウエル領域）との間のpn接合によつ
てダイオードが形成される。つまり、このとき
MISFETQ6の基本はソースに接続されて0Vにな
つているので、ノードｃが−1V〜−3Vであれ
ば、ドレンイ領域と基本とのpn接合のダイオー
ド特性により、ノードｃの電荷がドレインから基
体を通つてソース側に抜かれることになる。その
結果、ノードｃと電源ラインl2との間の電位差は
上記ダイオードのしきい値電圧（約−0.7V）ま
で近づけられる。
れているため、MISFETQ6のｎ型ドレイン領域
と基体（ｐウエル領域）との間のpn接合によつ
てダイオードが形成される。つまり、このとき
MISFETQ6の基本はソースに接続されて0Vにな
つているので、ノードｃが−1V〜−3Vであれ
ば、ドレンイ領域と基本とのpn接合のダイオー
ド特性により、ノードｃの電荷がドレインから基
体を通つてソース側に抜かれることになる。その
結果、ノードｃと電源ラインl2との間の電位差は
上記ダイオードのしきい値電圧（約−0.7V）ま
で近づけられる。
従つて、ノードｃのレベルは、前のレベルいか
んにかかわらず−0.7Vまで速やかに近づけられ
ることになる。しかして、ノードｃのレベルが−
0.7Vまで達すると、その後は周辺のリーク電流
の経路を通してゆつくりと電荷が抜かれて、結局
ノードｃが0Vにされる。
んにかかわらず−0.7Vまで速やかに近づけられ
ることになる。しかして、ノードｃのレベルが−
0.7Vまで達すると、その後は周辺のリーク電流
の経路を通してゆつくりと電荷が抜かれて、結局
ノードｃが0Vにされる。
上記作用を第３図を用いて更にわかり易く説明
する。第３図は上記駆動回路のIC断面構造およ
び配線を模式的に示したものである。
する。第３図は上記駆動回路のIC断面構造およ
び配線を模式的に示したものである。
特に制限されないが、回路はＮ型半導体基板１
０上に形成されている。Q4〜Q8は、第２図に示
すMISFETQ4〜Q8に相当するMISFETである。
０上に形成されている。Q4〜Q8は、第２図に示
すMISFETQ4〜Q8に相当するMISFETである。
ｐチヤンネル型のMISFETQ5，Q7，Q8はＮ型
半導体基板１０上に直接形成されている。ｎチヤ
ネル型のMISFETQ4とQ6はそれぞれＮ型半導体
基板１０上に設けられたｐウエル領域１１ａ，１
１ｂの表面に形成されている。
半導体基板１０上に直接形成されている。ｎチヤ
ネル型のMISFETQ4とQ6はそれぞれＮ型半導体
基板１０上に設けられたｐウエル領域１１ａ，１
１ｂの表面に形成されている。
MISFETQ5，Q6のゲート電極G5，G6にはデー
タ信号ψdを供給する配線l3が接続されている。
MISFETQ5のｎ型ドレイン領域D5とMISFETQ6
のｐ型ドレイン領域D6との間は配線l4によつて接
続され、この配線l4からコモン信号Pcが出力され
る。
タ信号ψdを供給する配線l3が接続されている。
MISFETQ5のｎ型ドレイン領域D5とMISFETQ6
のｐ型ドレイン領域D6との間は配線l4によつて接
続され、この配線l4からコモン信号Pcが出力され
る。
なお、上記半導体基板１０は、MISFETQ8の
グランドレベルに接続されたｐ型ソース領域S8と
基板との接続によつて0Vにバイアスされる。
グランドレベルに接続されたｐ型ソース領域S8と
基板との接続によつて0Vにバイアスされる。
そこで、データ信号φdが「１」（−3V）の場合
を考える。このとき、MISFETQ5はオフ状態に
される。一方、コントロール信号φcによつて
MISFETQ8がオンされると、ソースS8側の電圧
0Vがｐ型ドレイン領域D8に接続された配線l2を
介して、MISFETQ6のｎ型ソース領域S6に供給
される。このとき、MISFETQ6のｎ型ソース領
域S6とｐウエル領域１１ｂが接続されているた
め、ｐウエル領域１１ｂも0Vにされる。
を考える。このとき、MISFETQ5はオフ状態に
される。一方、コントロール信号φcによつて
MISFETQ8がオンされると、ソースS8側の電圧
0Vがｐ型ドレイン領域D8に接続された配線l2を
介して、MISFETQ6のｎ型ソース領域S6に供給
される。このとき、MISFETQ6のｎ型ソース領
域S6とｐウエル領域１１ｂが接続されているた
め、ｐウエル領域１１ｂも0Vにされる。
すると、出力ノードｃが前の状態によつて−
1V〜−3Vにされている場合には、ｐウエル領域
１１とｎ型ドレイン領域D6との間のpn接合に順
方向の電圧がかかつて、ダイオードとして働く。
その結果ノードｃの電荷が抜かれて、ノードｃの
電位がpn接合のしきい値電圧である−0.7Vまで
急速に近づけられる。そして、その後は周辺での
リークによりノードｃの電荷が抜かれて0Vにさ
れるのである。
1V〜−3Vにされている場合には、ｐウエル領域
１１とｎ型ドレイン領域D6との間のpn接合に順
方向の電圧がかかつて、ダイオードとして働く。
その結果ノードｃの電荷が抜かれて、ノードｃの
電位がpn接合のしきい値電圧である−0.7Vまで
急速に近づけられる。そして、その後は周辺での
リークによりノードｃの電荷が抜かれて0Vにさ
れるのである。
次に、何らかの原因でノイズが入つてノードｃ
のレベルが変動した場合を考える。
のレベルが変動した場合を考える。
この場合、ノードｃの電位が−0.7V以下に下
がると、上記MISFETQ6のドレイン領域D6とｐ
ウエル領域１１ｂ間のpn接合がダイオードd1と
して作用する。そのため、ノードｃの電荷が抜か
れてノードｃの電位は−0.7Vにされる。
がると、上記MISFETQ6のドレイン領域D6とｐ
ウエル領域１１ｂ間のpn接合がダイオードd1と
して作用する。そのため、ノードｃの電荷が抜か
れてノードｃの電位は−0.7Vにされる。
一方、ノードｃの電位がノイズにより上昇した
場合には、MISFETQ5のｐ型ドレイン領域D5と
Ｎ型半導体基板１０との間のpn接合がダイオー
ドd2として働く。そのため、ノードｃの電位がダ
イオードd2のしきい値電圧たる0.7V以上になる
と、このpn接合に電流が流れて、ノードｃの電
圧は0.7Vにされ、その後しだいにノードｃの電
位はゼロに近づけられる。
場合には、MISFETQ5のｐ型ドレイン領域D5と
Ｎ型半導体基板１０との間のpn接合がダイオー
ドd2として働く。そのため、ノードｃの電位がダ
イオードd2のしきい値電圧たる0.7V以上になる
と、このpn接合に電流が流れて、ノードｃの電
圧は0.7Vにされ、その後しだいにノードｃの電
位はゼロに近づけられる。
また、セグメント駆動回路３ａにおいても上記
と同じようにして、各出力ノードが±0.7Vにさ
れる。
と同じようにして、各出力ノードが±0.7Vにさ
れる。
従つて、液晶表示装置１の外部端子は±0.7V
にクランプされることになる。
にクランプされることになる。
つまり、上記駆動回路３ａ，３ｂにあつては、
駆動停止の際のドライバの状態を、第４図に示す
ような等価回路として表わせる。
駆動停止の際のドライバの状態を、第４図に示す
ような等価回路として表わせる。
この回路で、ノードｃはMISFETQ6に生ずる
ダイオードd1とMISFETQ5に生ずるダイオード
d2の接続点となる。そして、ダイオードd1とd2の
両端はグランドレベルに固定されている。
ダイオードd1とMISFETQ5に生ずるダイオード
d2の接続点となる。そして、ダイオードd1とd2の
両端はグランドレベルに固定されている。
そのため、ノードｃの電位すなわち液晶表示装
置の端子は、ダイオードd1，d2によつて±0.7Vに
クランプされることが容易にかわる。この電圧
は、液晶を点灯させるのに必要なしきい値電圧よ
りも低いのでノイズによる液晶表示装置の点灯を
防止することができるのである。
置の端子は、ダイオードd1，d2によつて±0.7Vに
クランプされることが容易にかわる。この電圧
は、液晶を点灯させるのに必要なしきい値電圧よ
りも低いのでノイズによる液晶表示装置の点灯を
防止することができるのである。
なお、第４図に示す抵抗ＲはMISFETQ6のチ
ヤンネル抵抗を表わしている。
ヤンネル抵抗を表わしている。
ところで、第２図に示すような駆動回路におい
ては、各ドライバ７ａ〜７ｃの前段にそれぞれゲ
ート回路を設けて、ドライバに供給されるデータ
信号φdのいかんにかかわらず、MISFETQ5をオ
ンさせてノードｃのレベルを強制的に0Vにさせ
るとも考えられる。
ては、各ドライバ７ａ〜７ｃの前段にそれぞれゲ
ート回路を設けて、ドライバに供給されるデータ
信号φdのいかんにかかわらず、MISFETQ5をオ
ンさせてノードｃのレベルを強制的に0Vにさせ
るとも考えられる。
しかしながら、このようなゲート回路は、各ド
ライバごとに設けなければならず、ドライバの数
はセグメント電極の数にコモン電極の数を加えた
だけであるので、ゲート回路の数が多くなり、必
要な素子数が増加してチツプ面積が増大してしま
うという欠点がある。
ライバごとに設けなければならず、ドライバの数
はセグメント電極の数にコモン電極の数を加えた
だけであるので、ゲート回路の数が多くなり、必
要な素子数が増加してチツプ面積が増大してしま
うという欠点がある。
これに対して、本発明の液晶駆動回路では、各
ドライバの前段にゲート回路を設ける必要がな
く、単に共通電源ラインを0Vに固定するクラン
プ回路を設けるだけでよい。従つて、簡単な回路
構成によつて液晶駆動停止の際に、液晶表示装置
の外部端子を0Vに固定して液晶の劣化を防止す
ることができる。これによつて、液晶表示装置の
寿命が向上し、また、ノイズによる液晶の点灯も
防止できる。
ドライバの前段にゲート回路を設ける必要がな
く、単に共通電源ラインを0Vに固定するクラン
プ回路を設けるだけでよい。従つて、簡単な回路
構成によつて液晶駆動停止の際に、液晶表示装置
の外部端子を0Vに固定して液晶の劣化を防止す
ることができる。これによつて、液晶表示装置の
寿命が向上し、また、ノイズによる液晶の点灯も
防止できる。
第１図は液晶駆動装置の概略構成を示すブロツ
ク図、第２図は本発明の一実施例を示す駆動回路
の回路構成図、第３図はこの回路の要部の断面模
式図、第４図は駆動停止状態でのドライバ回路の
等価回路である。 １…液晶表示装置、３ａ，３ｂ…駆動手段（駆
動回路）、５ａ，５ｂ……ゲート回路、７ａ，７
ｂ，７ｃ……出力段（ドライバ）、８……クラン
プ手段（クランプ回路）。
ク図、第２図は本発明の一実施例を示す駆動回路
の回路構成図、第３図はこの回路の要部の断面模
式図、第４図は駆動停止状態でのドライバ回路の
等価回路である。 １…液晶表示装置、３ａ，３ｂ…駆動手段（駆
動回路）、５ａ，５ｂ……ゲート回路、７ａ，７
ｂ，７ｃ……出力段（ドライバ）、８……クラン
プ手段（クランプ回路）。
Claims (1)
- 【特許請求の範囲】 １ データ信号に応じて液晶表示装置の各外部端
子に供給せしめるべき所定の電圧を順次に出力す
る複数の出力段と、 上記出力段に供給すべき電圧を形成する第１の
電圧形成手段と第２の電圧形成手段とを有する液
晶駆動回路であつて、 上記複数の出力段は、第１の共通の電圧供給ラ
インを介して上記第１の電圧形成手段に結合され
かつ第２の共通の電圧供給ラインを介して上記第
２の電圧形成手段に結合されてなり、 上記第１の共通の電圧供給ラインに結合される
第１のクランプ回路は、第１のMISFETから構
成され、上記第１のMISFETのゲートには駆動
停止コントロール信号を受けるようにされ、上記
第１のMISFETのソースは接地電位に結合され、
上記第１のMISFETのドレインは上記第１の共
通の電圧供給ラインに結合され、上記駆動停止コ
ントロール信号が供給されたとき、上記第１の電
圧供給ラインに接地電位が供給されるようにさ
れ、 上記第２の共通と電圧供給ラインに結合される
第２のクランプ回路は、第２のMISFETから構
成され、上記第２のMISFETのゲートには駆動
停止コントロール信号を受けるようにされ、上記
第２のMISFETのソースは接地電位に結合され、
上記第２のMISFETのドレインは上記第２の共
通の電圧供給ラインに結合され、上記駆動停止コ
ントロール信号が供給されたとき、上記第２の電
圧供給ラインに接地電位が供給されるようにさ
れ、 上記第１の電圧形成手段は、第１、第２の電圧
を選択するようにスイツチ制御されかつ上記第１
及び第２のクランプ手段が動作されているときに
オフ状態にスイツチ制御される第３、第
4MISFETからなり、その出力は上記第１の共通
の電圧供給ラインに結合され、 上記第２の電圧形成手段は、第３、第４の電圧
を選択するようにスイツチ制御されかつ上記第１
及び第２のクランプ手段が動作されているときに
オフ状態にスイツチ制御される第５、第
6MISFETからなり、その出力は上記第２の共通
の電圧供給ラインに結合され、 上記出力段は、表示データ信号によつて上記第
１の共通の電圧供給ラインと上記第２の共通の電
圧供給ラインとを択一的に選択する相補型
MISFETからなるようにされてなることを特徴
とする液晶駆動回路。 ２ 発振回路の動作に基づいて形成されるクロツ
ク信号によつて動作される電圧平均化法によるマ
ルチプレクシング表示を行なう複数の出力段を有
するコモン電極駆動回路及び複数の出力段を有す
るセグメント電極駆動回路を備え、上記発振回路
の動作に基づいて形成される動作クロツク信号に
よつて計算処理が順次に進められるシステム動作
が行なわれ、かつ該システムの消費電力を低減さ
せるために上記発振回路の発振を停止するように
されることによつてシステムが停止されるように
された電子回路システムであつて、上記コモン電
極駆動回路の複数の出力段の共通の２つの電圧供
給ライン及び上記セグメント電極駆動回路の複数
の出力段の共通の２つの電圧供給ラインは、それ
ぞれ、発振回路の動作コントロール信号によつて
動作が制御され上記動作コントロール信号が発振
停止レベルとされているときに液晶表示装置の液
晶に加わる電圧を実質的にゼロにせしめるクラン
プ手段を備えてなることを特徴とする電子回路シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP762782A JPS58125093A (ja) | 1982-01-22 | 1982-01-22 | 液晶駆動回路及びそれを用いた電子回路システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP762782A JPS58125093A (ja) | 1982-01-22 | 1982-01-22 | 液晶駆動回路及びそれを用いた電子回路システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125093A JPS58125093A (ja) | 1983-07-25 |
| JPH05713B2 true JPH05713B2 (ja) | 1993-01-06 |
Family
ID=11671055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP762782A Granted JPS58125093A (ja) | 1982-01-22 | 1982-01-22 | 液晶駆動回路及びそれを用いた電子回路システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125093A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249191A (ja) * | 1984-05-24 | 1985-12-09 | シチズン時計株式会社 | 表示駆動回路 |
| JPS61110198A (ja) * | 1984-11-05 | 1986-05-28 | 株式会社東芝 | マトリクス形表示装置 |
| JPS61124990A (ja) * | 1984-11-22 | 1986-06-12 | 沖電気工業株式会社 | Ｌｃｄマトリクスパネル駆動回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275130A (en) * | 1975-12-18 | 1977-06-23 | Sharp Corp | Signal discrimination circuit |
| JPS52100997A (en) * | 1976-02-20 | 1977-08-24 | Toshiba Corp | Display control system |
| JPS5846718B2 (ja) * | 1976-04-20 | 1983-10-18 | セイコーエプソン株式会社 | 電子時計 |
-
1982
- 1982-01-22 JP JP762782A patent/JPS58125093A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125093A (ja) | 1983-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| KR100196338B1 (ko) | 라인 전압 및 라인 전압 리턴 사이의 전위에 관계되는 제어 신호로부터 하프 브리지 구성의 파워 트랜지스터를 구동하는 구동방법과 구동회로 및 그러한 회로가 내장된 집적회로 | |
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| US4473757A (en) | Circuit means for converting a bipolar input to a unipolar output | |
| KR900004108A (ko) | 파워 mos 트랜지스터가 구비된 모놀리딕 쌍방향 스위치 | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US4952825A (en) | Semiconductor integrated circuit having signal level conversion circuit | |
| US6373479B1 (en) | Power supply apparatus of an LCD and voltage sequence control method | |
| JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
| KR960704393A (ko) | 하이 스윙 인터페이스 단(high swing interface stage) | |
| EP0346898A2 (en) | Power supply switching circuit | |
| US6426857B1 (en) | Protective circuit for a power field-effect transistor | |
| JPWO2023026919A5 (ja) | ||
| CA2171052C (en) | A tristatable output driver for use with 3.3 or 5 volt cmos logic | |
| KR940003187A (ko) | 시모스(cmos) 3-스테이트 버퍼회로 및 그 제어방법 | |
| JPH05713B2 (ja) | ||
| KR100240131B1 (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력드라이버 및 래치 업 저감방법 | |
| JPH02230815A (ja) | 回路装置 | |
| US4837458A (en) | Flip-flop circuit | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP3242325B2 (ja) | 液晶表示装置 | |
| JPH0282293A (ja) | 駆動回路 | |
| JPH05284024A (ja) | 半導体集積回路 | |
| JPS6226473B2 (ja) |