JPH057154A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH057154A JPH057154A JP3314025A JP31402591A JPH057154A JP H057154 A JPH057154 A JP H057154A JP 3314025 A JP3314025 A JP 3314025A JP 31402591 A JP31402591 A JP 31402591A JP H057154 A JPH057154 A JP H057154A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- bias voltage
- analog signal
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 13
- 230000001186 cumulative effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】Ａ／Ｄ変換器の出力のオフセットを除去する。
【構成】低電位基準電圧から高電位基準電圧までの範囲
の電圧のアナログ信号をデジタルデータに変換するＡ／
Ｄ変換器の入力信号に付加するバイアス電圧の理想値に
対するオフセット及びアナログ信号の平均電圧値の理想
値に対するオフセットを検出し、Ａ／Ｄ変換器の出力デ
ータからこのオフセットを減算して補正するようにし、
またこのオフセットによりバイアス電圧を補正しＡ／Ｄ
変換器の入力信号の平均電圧値が理想値となるようにし
ている。
の電圧のアナログ信号をデジタルデータに変換するＡ／
Ｄ変換器の入力信号に付加するバイアス電圧の理想値に
対するオフセット及びアナログ信号の平均電圧値の理想
値に対するオフセットを検出し、Ａ／Ｄ変換器の出力デ
ータからこのオフセットを減算して補正するようにし、
またこのオフセットによりバイアス電圧を補正しＡ／Ｄ
変換器の入力信号の平均電圧値が理想値となるようにし
ている。
Description
【０００１】
【産業上の利用分野】本発明はＡ／Ｄ変換回路に関し、
特に低電位基準電圧から高電位基準電圧までの範囲の電
圧のアナログ信号をデジタルデータに変換するＡ／Ｄ変
換器にバイアス電圧を付加したアナログ信号を入力する
ようにしたＡ／Ｄ変換回路に関する。
特に低電位基準電圧から高電位基準電圧までの範囲の電
圧のアナログ信号をデジタルデータに変換するＡ／Ｄ変
換器にバイアス電圧を付加したアナログ信号を入力する
ようにしたＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】入力信号レベルを所定レベルだけバイア
スして効率的なＡ／Ｄ変換を行う従来のＡ／Ｄ変換回路
は、図９に示すように構成されている。図９において、
アナログ信号入力端子１に印加されたアナログ信号は、
バイアス電圧付加回路２に入力される。バイアス電圧付
加回路２は、バイアス電圧発生回路３から入力するバイ
アス電圧をアナログ信号に付加してＡ／Ｄ変換器４に出
力する。Ａ／Ｄ変換器４は、高電位基準電圧入力端子５
と低電位基準電圧入力端子６とを備え、低電位基準電圧
から高電位基準電圧までの範囲内における電圧のアナロ
グ信号を量子化する構成になっていて、例えば量子化ビ
ット数が８ならば、入力が低電位基準電圧に等しい場
合、Ａ／Ｄ変換器の出力端子に現れる出力は００Ｈとな
り、入力が高電位基準電圧に等しい場合、出力はＦＦＨ
となる。
スして効率的なＡ／Ｄ変換を行う従来のＡ／Ｄ変換回路
は、図９に示すように構成されている。図９において、
アナログ信号入力端子１に印加されたアナログ信号は、
バイアス電圧付加回路２に入力される。バイアス電圧付
加回路２は、バイアス電圧発生回路３から入力するバイ
アス電圧をアナログ信号に付加してＡ／Ｄ変換器４に出
力する。Ａ／Ｄ変換器４は、高電位基準電圧入力端子５
と低電位基準電圧入力端子６とを備え、低電位基準電圧
から高電位基準電圧までの範囲内における電圧のアナロ
グ信号を量子化する構成になっていて、例えば量子化ビ
ット数が８ならば、入力が低電位基準電圧に等しい場
合、Ａ／Ｄ変換器の出力端子に現れる出力は００Ｈとな
り、入力が高電位基準電圧に等しい場合、出力はＦＦＨ
となる。
【０００３】尚、Ａ／Ｄ変換器４には、単一電源方式と
２電源方式とがあるが、基準電圧と電源電圧との間には
次のような条件がある。 負電源電圧≦低電位基準電圧≦高電位基準電圧≦正電源
電圧 従って、例えば＋５Ｖの単電源で駆動するＡ／Ｄ変換器
の場合、Ａ／Ｄ変換器に入力すべきアナログ信号の最低
電圧値は０（＝負電源電圧＝低電位基準電圧）でなけれ
ばならない。アナログ信号が例えば０Ｖを中心として電
圧が変化する信号である場合には、バイアス電圧付加回
路２にてバイアス電圧を付加して、０Ｖから高電位基準
電圧までの範囲で電圧が変化するようにしてからＡ／Ｄ
変換している。この場合、バイアス電圧として高電位基
準電圧の２分の１の電圧を付加するならば、バイアス電
圧付加回路に０Ｖが入力されたときのＡ／Ｄ変換器の出
力は８０Ｈとなる。
２電源方式とがあるが、基準電圧と電源電圧との間には
次のような条件がある。 負電源電圧≦低電位基準電圧≦高電位基準電圧≦正電源
電圧 従って、例えば＋５Ｖの単電源で駆動するＡ／Ｄ変換器
の場合、Ａ／Ｄ変換器に入力すべきアナログ信号の最低
電圧値は０（＝負電源電圧＝低電位基準電圧）でなけれ
ばならない。アナログ信号が例えば０Ｖを中心として電
圧が変化する信号である場合には、バイアス電圧付加回
路２にてバイアス電圧を付加して、０Ｖから高電位基準
電圧までの範囲で電圧が変化するようにしてからＡ／Ｄ
変換している。この場合、バイアス電圧として高電位基
準電圧の２分の１の電圧を付加するならば、バイアス電
圧付加回路に０Ｖが入力されたときのＡ／Ｄ変換器の出
力は８０Ｈとなる。
【０００４】
【発明が解決しようとする課題】上述した従来のＡ／Ｄ
変換回路では、Ａ／Ｄ変換器の出力にオフセットが生じ
るという問題がある。例えば、バイアス電圧を発生させ
る回路として基準電圧を分圧する回路が考えられるが、
任意の抵抗比を設定することは部品のばらつきのために
困難であり、可変抵抗を用いて任意の値に設定しても、
経年変化や温度変化等のために任意の値からずれる。こ
のように、バイアス電圧が経年変化、温度変化、部品精
度等によって大きくずれることがあるからである。ま
た、バイアス電圧を加える前のアナログ信号でも、アナ
ログ信号を増幅する増幅器の特性によってアナログ信号
にオフセットが生ずる場合があるからである。
変換回路では、Ａ／Ｄ変換器の出力にオフセットが生じ
るという問題がある。例えば、バイアス電圧を発生させ
る回路として基準電圧を分圧する回路が考えられるが、
任意の抵抗比を設定することは部品のばらつきのために
困難であり、可変抵抗を用いて任意の値に設定しても、
経年変化や温度変化等のために任意の値からずれる。こ
のように、バイアス電圧が経年変化、温度変化、部品精
度等によって大きくずれることがあるからである。ま
た、バイアス電圧を加える前のアナログ信号でも、アナ
ログ信号を増幅する増幅器の特性によってアナログ信号
にオフセットが生ずる場合があるからである。
【０００５】本発明は、このような従来の問題に鑑みな
されたもので、その目的は、Ａ／Ｄ変換器の出力にオフ
セットが生ずるのを防止し得る手段を備えたＡ／Ｄ変換
回路を提供することにある。
されたもので、その目的は、Ａ／Ｄ変換器の出力にオフ
セットが生ずるのを防止し得る手段を備えたＡ／Ｄ変換
回路を提供することにある。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
め、本発明の第１の態様によるＡ／Ｄ変換回路は、アナ
ログ信号にバイアス電圧を付加するバイアス電圧付加手
段と、低電位基準電圧と高電位基準電圧が与えられ、両
基準電圧の間の電圧範囲内において前記バイアス電圧付
加手段の出力アナログ信号をデジタル化するＡ／Ｄ変換
手段と前記アナログ信号の理想平均電圧値と前記バイア
ス電圧の理想値とが与えられ、前記Ａ／Ｄ変換手段の出
力サンプル値の平均値から前記アナログ信号の理想平均
電圧値と前記バイアス電圧の理想値とを減算してオフセ
ット検出を行うオフセット検出手段と、前記Ａ／Ｄ変換
手段の出力データから前記オフセット検出回路の出力デ
ータを減算して出力する減算手段と、を備えて構成され
る。また、本発明の第２の態様によるＡ／Ｄ変換回路
は、アナログ信号にバイアス電圧を付加するバイアス電
圧付加手段と、前記バイアス電圧を発生するバイアス電
圧発生手段と、低電位基準電圧と高電位基準電圧が与え
られ、両基準電圧の間の電圧範囲内において前記バイア
ス電圧付加手段の出力アナログ信号をデジタル化するＡ
／Ｄ変換手段と、前記アナログ信号の理想平均電圧値と
前記バイアス電圧の理想値とが与えられ、前記Ａ／Ｄ変
換手段の出力サンプル値の平均値から前記アナログ信号
の理想平均電圧値と前記バイアス電圧の理想値とを減算
してオフセット検出を行うオフセット検出手段と、前記
バイアス電圧発生回路と前記バイアス電圧付加回路のい
ずれか一方に前記オフセット検出回路の出力を受けて、
前記Ａ／Ｄ変換器の入力信号の平均電圧値が理想値とな
るようにそのバイアス電圧を補正する補正手段と、を備
えて構成される。
め、本発明の第１の態様によるＡ／Ｄ変換回路は、アナ
ログ信号にバイアス電圧を付加するバイアス電圧付加手
段と、低電位基準電圧と高電位基準電圧が与えられ、両
基準電圧の間の電圧範囲内において前記バイアス電圧付
加手段の出力アナログ信号をデジタル化するＡ／Ｄ変換
手段と前記アナログ信号の理想平均電圧値と前記バイア
ス電圧の理想値とが与えられ、前記Ａ／Ｄ変換手段の出
力サンプル値の平均値から前記アナログ信号の理想平均
電圧値と前記バイアス電圧の理想値とを減算してオフセ
ット検出を行うオフセット検出手段と、前記Ａ／Ｄ変換
手段の出力データから前記オフセット検出回路の出力デ
ータを減算して出力する減算手段と、を備えて構成され
る。また、本発明の第２の態様によるＡ／Ｄ変換回路
は、アナログ信号にバイアス電圧を付加するバイアス電
圧付加手段と、前記バイアス電圧を発生するバイアス電
圧発生手段と、低電位基準電圧と高電位基準電圧が与え
られ、両基準電圧の間の電圧範囲内において前記バイア
ス電圧付加手段の出力アナログ信号をデジタル化するＡ
／Ｄ変換手段と、前記アナログ信号の理想平均電圧値と
前記バイアス電圧の理想値とが与えられ、前記Ａ／Ｄ変
換手段の出力サンプル値の平均値から前記アナログ信号
の理想平均電圧値と前記バイアス電圧の理想値とを減算
してオフセット検出を行うオフセット検出手段と、前記
バイアス電圧発生回路と前記バイアス電圧付加回路のい
ずれか一方に前記オフセット検出回路の出力を受けて、
前記Ａ／Ｄ変換器の入力信号の平均電圧値が理想値とな
るようにそのバイアス電圧を補正する補正手段と、を備
えて構成される。
【０００７】
【作用】次に前記の如く構成される本発明のＡ／Ｄ変換
回路の作用を説明する。本発明では、オフセット検出回
路がＡ／Ｄ変換器の入力信号の平均電圧値の理想値に対
するオフセットを検出する。そして、第１発明では、Ａ
／Ｄ変換器の出力データからオフセット検出回路の出力
データを減算し、Ａ／Ｄ変換器の出力データからアナロ
グ信号及びバイアス電圧のオフセットを取り除き、Ａ／
Ｄ変換器の出力データを補正する。また、第２発明で
は、オフセット検出回路の出力によってバイアス電圧に
一定の操作を施し、Ａ／Ｄ変換器の入力信号の平均電圧
値が理想値と等しくなるようにし、Ａ／Ｄ変換器の出力
にオフセットが生じないようにする。ここで、バイアス
電圧に加える一定の操作とは、バイアス電圧を理想のバ
イアス電圧と等しくなるようにし、かつ、アナログ信号
のオフセット電圧値をキャンセルするような補正をする
ことを意味する。斯くして、本発明によれば、正しいデ
ジタルデータを得ることができる。
回路の作用を説明する。本発明では、オフセット検出回
路がＡ／Ｄ変換器の入力信号の平均電圧値の理想値に対
するオフセットを検出する。そして、第１発明では、Ａ
／Ｄ変換器の出力データからオフセット検出回路の出力
データを減算し、Ａ／Ｄ変換器の出力データからアナロ
グ信号及びバイアス電圧のオフセットを取り除き、Ａ／
Ｄ変換器の出力データを補正する。また、第２発明で
は、オフセット検出回路の出力によってバイアス電圧に
一定の操作を施し、Ａ／Ｄ変換器の入力信号の平均電圧
値が理想値と等しくなるようにし、Ａ／Ｄ変換器の出力
にオフセットが生じないようにする。ここで、バイアス
電圧に加える一定の操作とは、バイアス電圧を理想のバ
イアス電圧と等しくなるようにし、かつ、アナログ信号
のオフセット電圧値をキャンセルするような補正をする
ことを意味する。斯くして、本発明によれば、正しいデ
ジタルデータを得ることができる。
【０００８】
【実施例】次に、本発明について図面を参照しながら説
明する。図１は、本発明によるＡ／Ｄ変換回路の第１の
実施例を示す構成ブロック図である。図９と同一構成部
分には同一符号名称を付してある。本第１実施例では、
減算器７とオフセット検出回路８とを追加してある。ア
ナログ信号入力端子１に印加されるアナログ信号は平均
電圧が既知のものであるが、前記した通りオフセットを
生じている。この入力信号に関して、そのサンプル値の
分布が正規分布をしている場合や一様分布をしている入
力信号は、平均値をはさんで左右対称の分布をもつ。こ
の種入力信号とし正弦波形信号、ＭＳＫ変調信号やＱＰ
ＳＫ変調信号を直交復調したとき得られるアイパターン
信号等がある。また、分布が左右対称でない信号として
は、例えば、レーリーフェージング下の電界変動に対応
する信号等がある。また、バイアス電圧発生回路３が発
生するバイアス電圧にも誤差がある。従って、アナログ
信号の理想平均電圧値をＶAV、アナログ信号のオフセッ
ト電圧値をΔＶ、バイアス電圧の理想値をＶB 、バイア
ス電圧の理想値との誤差をΔＶB とすると、Ａ／Ｄ変換
器４の入力信号の実際の平均電圧値ＶADは、 ＶAD＝ＶAV＋ΔＶ＋ＶB ＋ΔＶB …（１） と表され、理想平均電圧値ＶAD′は、 ＶAD′＝ＶAV＋ＶB …（２） と表される。その結果、Ａ／Ｄ変換器４の出力データに
オフセットが生ずる。そこで、本第１の実施例では、Ａ
／Ｄ変換器４の出力データに生ずるオフセットを補正で
きるようにしてある。
明する。図１は、本発明によるＡ／Ｄ変換回路の第１の
実施例を示す構成ブロック図である。図９と同一構成部
分には同一符号名称を付してある。本第１実施例では、
減算器７とオフセット検出回路８とを追加してある。ア
ナログ信号入力端子１に印加されるアナログ信号は平均
電圧が既知のものであるが、前記した通りオフセットを
生じている。この入力信号に関して、そのサンプル値の
分布が正規分布をしている場合や一様分布をしている入
力信号は、平均値をはさんで左右対称の分布をもつ。こ
の種入力信号とし正弦波形信号、ＭＳＫ変調信号やＱＰ
ＳＫ変調信号を直交復調したとき得られるアイパターン
信号等がある。また、分布が左右対称でない信号として
は、例えば、レーリーフェージング下の電界変動に対応
する信号等がある。また、バイアス電圧発生回路３が発
生するバイアス電圧にも誤差がある。従って、アナログ
信号の理想平均電圧値をＶAV、アナログ信号のオフセッ
ト電圧値をΔＶ、バイアス電圧の理想値をＶB 、バイア
ス電圧の理想値との誤差をΔＶB とすると、Ａ／Ｄ変換
器４の入力信号の実際の平均電圧値ＶADは、 ＶAD＝ＶAV＋ΔＶ＋ＶB ＋ΔＶB …（１） と表され、理想平均電圧値ＶAD′は、 ＶAD′＝ＶAV＋ＶB …（２） と表される。その結果、Ａ／Ｄ変換器４の出力データに
オフセットが生ずる。そこで、本第１の実施例では、Ａ
／Ｄ変換器４の出力データに生ずるオフセットを補正で
きるようにしてある。
【０００９】即ち、オフセット検出回路８では、外部か
ら端子９にバイアス電圧の理想値が、端子１０にアナロ
グ信号の理想平均電圧値が与えられるが、まずＡ／Ｄ変
換器４の各出力サンプル値を用いてアナログ信号の平均
電圧値を求める。これは前記式（１）で示されるもので
ある。次いで、求めた平均電圧値からアナログ信号の理
想平均電圧入力端子１０に供給される理想平均電圧値と
バイアス電圧入力端子９に供給される理想値バイアス電
圧とを減算し、つまり、式（１）から式（２）を減算す
る操作をし、オフセット（ΔＶ＋ΔＶB ）を検出する。
そして、減算器７では、Ａ／Ｄ変換器４の出力データか
らオフセット検出回路８の出力データを減算する。その
結果、デジタルデータ出力端子１１からは、アナログ信
号のオフセットΔＶとバイアス電圧のオフセットΔＶB
の除去された正しいデジタルデータが出力される。
ら端子９にバイアス電圧の理想値が、端子１０にアナロ
グ信号の理想平均電圧値が与えられるが、まずＡ／Ｄ変
換器４の各出力サンプル値を用いてアナログ信号の平均
電圧値を求める。これは前記式（１）で示されるもので
ある。次いで、求めた平均電圧値からアナログ信号の理
想平均電圧入力端子１０に供給される理想平均電圧値と
バイアス電圧入力端子９に供給される理想値バイアス電
圧とを減算し、つまり、式（１）から式（２）を減算す
る操作をし、オフセット（ΔＶ＋ΔＶB ）を検出する。
そして、減算器７では、Ａ／Ｄ変換器４の出力データか
らオフセット検出回路８の出力データを減算する。その
結果、デジタルデータ出力端子１１からは、アナログ信
号のオフセットΔＶとバイアス電圧のオフセットΔＶB
の除去された正しいデジタルデータが出力される。
【００１０】次に、図２を参照して具体的に説明する。
図２は、ｃｏｓ（２πｆｔ）［Ｖ］で表される正弦波を
ＶB ＝１．５［Ｖ］（２０１），ΔＶ＝０．１［Ｖ］
（２０２），ΔＶB ＝０．２［Ｖ］（２０３）として４
ｆ［Ｈｚ］でサンプルする場合を示している。図２
（ａ）は、オフセットのないアナログ信号の原波形であ
り、ｔ＝Ｔ／４，２Ｔ／４，３Ｔ／４，Ｔにおける電圧
は、それぞれ０Ｖ（２１１），−１Ｖ（２１２），０Ｖ
（２１３），１Ｖ（２１４）である。図２（ｂ）は、バ
イアス電圧付加回路２の入力信号波形であり、図２
（ａ）に示すアナログ信号にΔＶ＝０．１［Ｖ］（２０
２）のオフセット電圧が加わったアナログ信号の波形で
ある。従って、ｔ＝Ｔ／４、２Ｔ／４、３Ｔ／４、Ｔに
おける電圧は、それぞれ０．１Ｖ（２２１）、−０．９
Ｖ（２２２）、０．１Ｖ（２２３）、１．１Ｖ（２２
４）である。次いで、図２（ｃ）は、ＶB ＋ΔＶB ＝
１．５＋０．２［Ｖ］のバイアス電圧を付加したＡ／Ｄ
変換器４への入力信号の波形である。ｔ＝Ｔ／４、２Ｔ
／４、３Ｔ／４、Ｔにおいてサンプル値１．８Ｖ（２３
１）、０．８Ｖ（２３２）、１．８Ｖ（２３３）、２．
８Ｖ（２３４）が得られる。そして、オフセット検出回
路８においてサンプル値１．８Ｖ（２３１）、０．８Ｖ
（２３２）、１．８Ｖ（２３３）、２．８Ｖ（２３４）
の平均１．８Ｖを求め、これから既知であるアナログ信
号の理想平均電圧値０Ｖとバイアス電圧の理想値１．５
Ｖを減算すると、オフセット（ΔＶ＋ΔＶB ）＝０．３
Ｖを検出することができる。以上の例では、アナログ信
号の平均電圧値を求めるのに４つのサンプル値を用いた
が、一般的にアナログ信号の平均電圧値を求めるのには
十分な数のサンプル値を用いなければならない。
図２は、ｃｏｓ（２πｆｔ）［Ｖ］で表される正弦波を
ＶB ＝１．５［Ｖ］（２０１），ΔＶ＝０．１［Ｖ］
（２０２），ΔＶB ＝０．２［Ｖ］（２０３）として４
ｆ［Ｈｚ］でサンプルする場合を示している。図２
（ａ）は、オフセットのないアナログ信号の原波形であ
り、ｔ＝Ｔ／４，２Ｔ／４，３Ｔ／４，Ｔにおける電圧
は、それぞれ０Ｖ（２１１），−１Ｖ（２１２），０Ｖ
（２１３），１Ｖ（２１４）である。図２（ｂ）は、バ
イアス電圧付加回路２の入力信号波形であり、図２
（ａ）に示すアナログ信号にΔＶ＝０．１［Ｖ］（２０
２）のオフセット電圧が加わったアナログ信号の波形で
ある。従って、ｔ＝Ｔ／４、２Ｔ／４、３Ｔ／４、Ｔに
おける電圧は、それぞれ０．１Ｖ（２２１）、−０．９
Ｖ（２２２）、０．１Ｖ（２２３）、１．１Ｖ（２２
４）である。次いで、図２（ｃ）は、ＶB ＋ΔＶB ＝
１．５＋０．２［Ｖ］のバイアス電圧を付加したＡ／Ｄ
変換器４への入力信号の波形である。ｔ＝Ｔ／４、２Ｔ
／４、３Ｔ／４、Ｔにおいてサンプル値１．８Ｖ（２３
１）、０．８Ｖ（２３２）、１．８Ｖ（２３３）、２．
８Ｖ（２３４）が得られる。そして、オフセット検出回
路８においてサンプル値１．８Ｖ（２３１）、０．８Ｖ
（２３２）、１．８Ｖ（２３３）、２．８Ｖ（２３４）
の平均１．８Ｖを求め、これから既知であるアナログ信
号の理想平均電圧値０Ｖとバイアス電圧の理想値１．５
Ｖを減算すると、オフセット（ΔＶ＋ΔＶB ）＝０．３
Ｖを検出することができる。以上の例では、アナログ信
号の平均電圧値を求めるのに４つのサンプル値を用いた
が、一般的にアナログ信号の平均電圧値を求めるのには
十分な数のサンプル値を用いなければならない。
【００１１】オフセット検出回路８と減算器７は、Ａ／
Ｄ変換器４からのサンプルデータを用いた図３に示す処
理を行う演算回路で構成できる。図３において、ＳをＫ
番目のサンプル値Ｄ（Ｋ）までの累積和値とすると、ス
テップＳ１において、初期値Ｓ＝０，Ｋ＝０とおいた
後、Ｋ番目のサンプル値Ｄ（Ｋ）を得（ステップＳ
２）、累積和値ＳをＳ＝Ｓ＋Ｄ（Ｋ）として求める（ス
テップＳ３）。その後、サンプル番号Ｋが予め定めた数
（Ｎ−１）と等しくなったか否かを判断し（ステップＳ
４）、Ｎ−１に至っていなければＫを１だけインクリメ
ントし（ステップＳ５）、次のサンプル値についての処
理Ｓ２以後の処理に戻る。ステップＳ４において、Ｋ＝
Ｎ−１と判断されたならば、累積和値Ｓを累積したサン
プル数Ｎで割り算して平均値ＤADを求め（ステップＳ
６）、オフセット電圧ＤOFFSETを、平均値ＤADから、予
め端子９及び１０に供給されている入力アナログ信号の
理想平均電圧値及び理想バイアス電圧値との和Ｄ′ADを
減算することにより求める（推定する）（ステップＳ
７）。こうして真のオフセット電圧値が得られ、このオ
フセット電圧ＤOFFSETを用いて、Ａ／Ｄ変換器４からの
出力デジタルデータを補正する。すなわち、上記オフセ
ット電圧値算出に用いたサンプル値データを補正するた
め、これらサンプル値データをメモリに一時記憶してお
き、Ｋ＝０番目のサンプル値Ｄ（０）からＮ−１番目の
サンプル値Ｄ（Ｎ−１）についてオフセット電圧値Ｄ
OFFSETの減算処理を行う。ステップＳ８において、初期
値設定Ｋ＝０とした後、サンプル値Ｄ（Ｋ）からＤ
OFFSETを減算して補正データＤ′（Ｋ）を求め（ステッ
プＳ９）、補正データＤ′（Ｋ）を出力端子１１に出力
する（ステップＳ１０）。そして、Ｋ＝Ｎ−１に至った
か否かを判断し（ステップＳ１１）、Ｎ−１に至ってい
なければＫを１だけインクリメントし（ステップＳ１
２）、ステップＳ９の処理に戻る。
Ｄ変換器４からのサンプルデータを用いた図３に示す処
理を行う演算回路で構成できる。図３において、ＳをＫ
番目のサンプル値Ｄ（Ｋ）までの累積和値とすると、ス
テップＳ１において、初期値Ｓ＝０，Ｋ＝０とおいた
後、Ｋ番目のサンプル値Ｄ（Ｋ）を得（ステップＳ
２）、累積和値ＳをＳ＝Ｓ＋Ｄ（Ｋ）として求める（ス
テップＳ３）。その後、サンプル番号Ｋが予め定めた数
（Ｎ−１）と等しくなったか否かを判断し（ステップＳ
４）、Ｎ−１に至っていなければＫを１だけインクリメ
ントし（ステップＳ５）、次のサンプル値についての処
理Ｓ２以後の処理に戻る。ステップＳ４において、Ｋ＝
Ｎ−１と判断されたならば、累積和値Ｓを累積したサン
プル数Ｎで割り算して平均値ＤADを求め（ステップＳ
６）、オフセット電圧ＤOFFSETを、平均値ＤADから、予
め端子９及び１０に供給されている入力アナログ信号の
理想平均電圧値及び理想バイアス電圧値との和Ｄ′ADを
減算することにより求める（推定する）（ステップＳ
７）。こうして真のオフセット電圧値が得られ、このオ
フセット電圧ＤOFFSETを用いて、Ａ／Ｄ変換器４からの
出力デジタルデータを補正する。すなわち、上記オフセ
ット電圧値算出に用いたサンプル値データを補正するた
め、これらサンプル値データをメモリに一時記憶してお
き、Ｋ＝０番目のサンプル値Ｄ（０）からＮ−１番目の
サンプル値Ｄ（Ｎ−１）についてオフセット電圧値Ｄ
OFFSETの減算処理を行う。ステップＳ８において、初期
値設定Ｋ＝０とした後、サンプル値Ｄ（Ｋ）からＤ
OFFSETを減算して補正データＤ′（Ｋ）を求め（ステッ
プＳ９）、補正データＤ′（Ｋ）を出力端子１１に出力
する（ステップＳ１０）。そして、Ｋ＝Ｎ−１に至った
か否かを判断し（ステップＳ１１）、Ｎ−１に至ってい
なければＫを１だけインクリメントし（ステップＳ１
２）、ステップＳ９の処理に戻る。
【００１２】ステップＳ１１の処理終了により上記Ｎ個
のサンプル値の補正を終了する。これ以降の（Ｎ＋１）
番目のサンプル値の補正は、ステップＳ９とＳ１０と同
様な処理を施して行われる。以後の補正サンプル値の数
に制限を与えないときの処理手順が図４に示されてい
る。図４において、サンプル値Ｄ（Ｋ）を得（ステップ
Ｓ１３）、Ｄ（Ｋ）からオフセット電圧値ＤOFFSETを減
算処理して補正データ値Ｄ′（Ｋ）を求め（ステップＳ
１４）、そのデータＤ′（Ｋ）を出力端子１１に出力す
る（ステップＳ１５）。その後、次のサンプル値に対し
て同様な処理を施すためＫを１だけインクリメントして
（ステップＳ１６）、ステップＳ１３の処理に戻る。
のサンプル値の補正を終了する。これ以降の（Ｎ＋１）
番目のサンプル値の補正は、ステップＳ９とＳ１０と同
様な処理を施して行われる。以後の補正サンプル値の数
に制限を与えないときの処理手順が図４に示されてい
る。図４において、サンプル値Ｄ（Ｋ）を得（ステップ
Ｓ１３）、Ｄ（Ｋ）からオフセット電圧値ＤOFFSETを減
算処理して補正データ値Ｄ′（Ｋ）を求め（ステップＳ
１４）、そのデータＤ′（Ｋ）を出力端子１１に出力す
る（ステップＳ１５）。その後、次のサンプル値に対し
て同様な処理を施すためＫを１だけインクリメントして
（ステップＳ１６）、ステップＳ１３の処理に戻る。
【００１３】一方、図５には、図３に示すステップＳ１
１の処理終了後、予め定めたＮ′個のサンプル値Ｄ（Ｎ
＋１），Ｄ（Ｎ＋２），…，Ｄ（Ｎ＋Ｎ′）に対しての
み補正を行う場合の処理が示されている。ステップＳ２
１で、サンプル値Ｄ（Ｋ）を得（ステップＳ２１）、こ
のＤ（Ｋ）からオフセット電圧値ＤOFFSETを減算処理し
てデータＤ′（Ｋ）を求め（ステップＳ２２）、この
Ｄ′（Ｋ）を出力端子１１に供給した後、ＫがＮ′−１
に至ったか否かを判断する（ステップＳ２４）。ここ
で、Ｎ′−１に至っていないと判断されれば、Ｋを１だ
けインクリメントし（ステップＳ２５）、ステップＳ２
１の処理に戻る。ＫがＮ′−１に等しければ処理を終了
する。また、Ａ／Ｄ変換器４にて得られたサンプル値を
用いたオフセット検出及びＡ／Ｄ変換器の出力データの
補正は、一旦メモリ等に蓄積した後に行うこともできる
ことは言うまでもない。
１の処理終了後、予め定めたＮ′個のサンプル値Ｄ（Ｎ
＋１），Ｄ（Ｎ＋２），…，Ｄ（Ｎ＋Ｎ′）に対しての
み補正を行う場合の処理が示されている。ステップＳ２
１で、サンプル値Ｄ（Ｋ）を得（ステップＳ２１）、こ
のＤ（Ｋ）からオフセット電圧値ＤOFFSETを減算処理し
てデータＤ′（Ｋ）を求め（ステップＳ２２）、この
Ｄ′（Ｋ）を出力端子１１に供給した後、ＫがＮ′−１
に至ったか否かを判断する（ステップＳ２４）。ここ
で、Ｎ′−１に至っていないと判断されれば、Ｋを１だ
けインクリメントし（ステップＳ２５）、ステップＳ２
１の処理に戻る。ＫがＮ′−１に等しければ処理を終了
する。また、Ａ／Ｄ変換器４にて得られたサンプル値を
用いたオフセット検出及びＡ／Ｄ変換器の出力データの
補正は、一旦メモリ等に蓄積した後に行うこともできる
ことは言うまでもない。
【００１４】次に、図６は、本発明の他の実施例に係わ
るＡ／Ｄ変換回路を示す。本第２実施例では、第１実施
例における減算器７を省略し、オフセット検出回路８か
らのデジタル出力（ＤOFFSET）をＤ／Ａ変換器１２でア
ナログ信号に変換してバイアス電圧付加回路２′に与
え、Ａ／Ｄ変換器４の入力信号の平均電圧が前記式
（２）となるようにしたものである。即ち、バイアス電
圧付加回路２′は、入力されたバイアス電圧について、
それが理想的なバイアス電圧となるように、かつ、入力
されたアナログ信号のオフセット電圧値をキャンセルす
るように補正する手段を設けてある。その結果、Ａ／Ｄ
変換器４からはオフセットのない正しいデジタルデータ
が出力されることになる。
るＡ／Ｄ変換回路を示す。本第２実施例では、第１実施
例における減算器７を省略し、オフセット検出回路８か
らのデジタル出力（ＤOFFSET）をＤ／Ａ変換器１２でア
ナログ信号に変換してバイアス電圧付加回路２′に与
え、Ａ／Ｄ変換器４の入力信号の平均電圧が前記式
（２）となるようにしたものである。即ち、バイアス電
圧付加回路２′は、入力されたバイアス電圧について、
それが理想的なバイアス電圧となるように、かつ、入力
されたアナログ信号のオフセット電圧値をキャンセルす
るように補正する手段を設けてある。その結果、Ａ／Ｄ
変換器４からはオフセットのない正しいデジタルデータ
が出力されることになる。
【００１５】尚、図７に示すようにオフセット検出回路
８で得られたオフセット電圧ＤOFFS ETをＤ／Ａ変換器１
３でアナログ信号に変換して、バイアス電圧発生回路３
に供給し、バイアス電圧発生回路３がバイアス電圧を予
め補正するようにしても良い。この場合には、図３にお
けるオフセット電圧値ＤOFFSETを求めるＳ１〜Ｓ６まで
の処理手順を用いることができることは勿論である。バ
イアス電圧付加回路２は、例えば図８のように、オペア
ンプ１４を用いて構成きる。図８において、入力端子１
からのアナログ信号は抵抗Ｒ１を介してオペアンプ１４
の非反転入力端子に供給され、バイアス電圧発生回路３
から発生されるバイアス電圧が抵抗Ｒ２を介して加算さ
れている。オペアンプ１４の反転入力端子は抵抗Ｒ３を
介して接地されるとともに、出力端子との間に帰還抵抗
Ｒ４が接続されている。オペアンプの電源として＋１５
Ｖと−１５Ｖの２電源が用いられている。
８で得られたオフセット電圧ＤOFFS ETをＤ／Ａ変換器１
３でアナログ信号に変換して、バイアス電圧発生回路３
に供給し、バイアス電圧発生回路３がバイアス電圧を予
め補正するようにしても良い。この場合には、図３にお
けるオフセット電圧値ＤOFFSETを求めるＳ１〜Ｓ６まで
の処理手順を用いることができることは勿論である。バ
イアス電圧付加回路２は、例えば図８のように、オペア
ンプ１４を用いて構成きる。図８において、入力端子１
からのアナログ信号は抵抗Ｒ１を介してオペアンプ１４
の非反転入力端子に供給され、バイアス電圧発生回路３
から発生されるバイアス電圧が抵抗Ｒ２を介して加算さ
れている。オペアンプ１４の反転入力端子は抵抗Ｒ３を
介して接地されるとともに、出力端子との間に帰還抵抗
Ｒ４が接続されている。オペアンプの電源として＋１５
Ｖと−１５Ｖの２電源が用いられている。
【００１６】
【発明の効果】以上説明したように、第１発明のＡ／Ｄ
変換回路によれば、低電位基準電圧から高電位基準電圧
までの範囲の電圧のアナログ信号をデジタルデータに変
換するＡ／Ｄ変換器の入力信号に付加するバイアス電圧
の理想値に対するオフセット、及びアナログ信号の平均
電圧値の理想値に対するオフセットを検出し、Ａ／Ｄ変
換器の出力データを補正するようにし、また第２発明の
Ａ／Ｄ変換回路によれば、低電位基準電圧から高電位基
準電圧までの範囲の電圧のアナログ信号をデジタルデー
タに変換するＡ／Ｄ変換器の入力信号に付加するバイア
ス電圧の理想値に対するオフセット、及びアナログ信号
の平均電圧値の理想値に対するオフセットを検出し、バ
イアス電圧を補正しＡ／Ｄ変換器の入力信号の平均電圧
値が理想値となるようにしたので、正しいデジタルデー
タを得ることができる、という効果がある。
変換回路によれば、低電位基準電圧から高電位基準電圧
までの範囲の電圧のアナログ信号をデジタルデータに変
換するＡ／Ｄ変換器の入力信号に付加するバイアス電圧
の理想値に対するオフセット、及びアナログ信号の平均
電圧値の理想値に対するオフセットを検出し、Ａ／Ｄ変
換器の出力データを補正するようにし、また第２発明の
Ａ／Ｄ変換回路によれば、低電位基準電圧から高電位基
準電圧までの範囲の電圧のアナログ信号をデジタルデー
タに変換するＡ／Ｄ変換器の入力信号に付加するバイア
ス電圧の理想値に対するオフセット、及びアナログ信号
の平均電圧値の理想値に対するオフセットを検出し、バ
イアス電圧を補正しＡ／Ｄ変換器の入力信号の平均電圧
値が理想値となるようにしたので、正しいデジタルデー
タを得ることができる、という効果がある。
【図１】本発明によるＡ／Ｄ変換回路の一実施例を示す
構成ブロック図である。
構成ブロック図である。
【図２】図１の実施例におけるオフセット検出回路の動
作を説明するための図である。
作を説明するための図である。
【図３】図１の実施例におけるオフセット検出回路８及
び減算器７の動作処理手順を示すフローチャートであ
る。
び減算器７の動作処理手順を示すフローチャートであ
る。
【図４】図１の実施例におけるオフセット検出回路８及
び減算器７の動作処理手順を示し、オフセット電圧値を
求めるのに用いたサンプル値以降に入力されるサンプル
値を個数の限定なく補正処理するフローチャートであ
る。
び減算器７の動作処理手順を示し、オフセット電圧値を
求めるのに用いたサンプル値以降に入力されるサンプル
値を個数の限定なく補正処理するフローチャートであ
る。
【図５】図１の実施例におけるオフセット検出回路８及
び減算器７の動作処理手順を示し、オフセット電圧値を
求めるのに用いたサンプル値以降に入力されるサンプル
値を、予め定めた個数Ｎ′だけ補正処理するフローチャ
ートである。
び減算器７の動作処理手順を示し、オフセット電圧値を
求めるのに用いたサンプル値以降に入力されるサンプル
値を、予め定めた個数Ｎ′だけ補正処理するフローチャ
ートである。
【図６】本発明によるＡ／Ｄ変換回路の他の実施例を示
す構成ブロック図である。
す構成ブロック図である。
【図７】本発明によるＡ／Ｄ変換回路の更に他の実施例
を示す構成ブロック図である。
を示す構成ブロック図である。
【図８】図１の実施例におけるバイアス電圧付加回路の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図９】従来のＡ／Ｄ変換回路の構成ブロック図であ
る。
る。
１ 入力端子 ２、２’ バイ
アス電圧付加回路 ３ バイアス電圧発生回路 ４ Ａ／
Ｄ変換器 ５ 高電位基準電圧入力端子 ６ 低電
位基準電圧入力端子 ７ 減算器 ８ オフ
セット検出回路 ９ バイアス電圧理想値入力端子 １０ アナログ信号理想平均電圧値入力端子 １１ デジタルデータ出力端子 １２，１３ Ｄ／Ａ変換器 １４ オペアンプ
アス電圧付加回路 ３ バイアス電圧発生回路 ４ Ａ／
Ｄ変換器 ５ 高電位基準電圧入力端子 ６ 低電
位基準電圧入力端子 ７ 減算器 ８ オフ
セット検出回路 ９ バイアス電圧理想値入力端子 １０ アナログ信号理想平均電圧値入力端子 １１ デジタルデータ出力端子 １２，１３ Ｄ／Ａ変換器 １４ オペアンプ
Claims (7)
- 【請求項１】アナログ信号にバイアス電圧を付加するバ
イアス電圧付加手段と、低電位基準電圧と高電位基準電
圧が与えられ、両基準電圧の間の電圧範囲内において前
記バイアス電圧付加手段の出力アナログ信号をデジタル
化するＡ／Ｄ変換手段と前記アナログ信号の理想平均電
圧値と前記バイアス電圧の理想値とが与えられ、前記Ａ
／Ｄ変換手段の出力サンプル値の平均値から前記アナロ
グ信号の理想平均電圧値と前記バイアス電圧の理想値と
を減算してオフセット検出を行うオフセット検出手段
と、前記Ａ／Ｄ変換手段の出力データから前記オフセッ
ト検出回路の出力データを減算して出力する減算手段
と、を備えて成ることを特徴とするＡ／Ｄ変換回路。 - 【請求項２】アナログ信号にバイアス電圧を付加するバ
イアス電圧付加手段と、前記バイアス電圧を発生するバ
イアス電圧発生手段と、低電位基準電圧と高電位基準電
圧が与えられ、両基準電圧の間の電圧範囲内において前
記バイアス電圧付加手段の出力アナログ信号をデジタル
化するＡ／Ｄ変換手段と、前記アナログ信号の理想平均
電圧値と前記バイアス電圧の理想値とが与えられ、前記
Ａ／Ｄ変換手段の出力サンプル値の平均値から前記アナ
ログ信号の理想平均電圧値と前記バイアス電圧の理想値
とを減算してオフセット検出を行うオフセット検出手段
と、前記バイアス電圧発生回路と前記バイアス電圧付加
回路のいずれか一方に前記オフセット検出手段の出力を
受けて、前記Ａ／Ｄ変換手段の入力信号の平均電圧値が
理想値となるようにそのバイアス電圧を補正する補正手
段と、を備えて成ることを特徴とするＡ／Ｄ変換回路。 - 【請求項３】アナログ信号にバイアス電圧を付加するバ
イアス電圧付加手段と、低電位基準電圧と高電位基準電
圧が与えられ、両基準電圧の間の電圧範囲内において前
記バイアス電圧付加手段の出力アナログ信号をデジタル
化するＡ／Ｄ変換手段と予め定めた数Ｎのサンプル値の
累積和値を出力する手段と、前記累積和値を前記予め定
めた数Ｎで割り算して平均値を求める手段と、前記平均
値から、前記アナログ信号の理想平均電圧値と前記バイ
アス電圧の理想値とを減算してオフセット電圧値を検出
する手段と、前記Ａ／Ｄ変換器の出力データから前記オ
フセット検出回路の出力データを減算して出力する減算
手段と、を備えて成ることを特徴とするＡ／Ｄ変換回
路。 - 【請求項４】前記予め定めた数Ｎ以降のサンプル値につ
いて連続的に前記オフセット電圧値を用いて前記減算処
理により補正することを特徴とする請求項３に記載のＡ
／Ｄ変換回路。 - 【請求項５】前記予め定めた数Ｎ以降の予め定めた数の
サンプル値について、前記オフセット電圧値を用いて前
記減算処理により補正することを特徴とする請求項３に
記載のＡ／Ｄ変換回路。 - 【請求項６】アナログ信号にバイアス電圧を付加するバ
イアス電圧付加手段と、前記バイアス電圧を発生するバ
イアス電圧発生手段と、低電位基準電圧と高電位基準電
圧が与えられ、両基準電圧の間の電圧範囲内において前
記バイアス電圧付加手段の出力アナログ信号をデジタル
化するＡ／Ｄ変換手段と、予め定めた数Ｎのサンプル値
の累積和値を出力する手段と、前記累積和値を前記予め
定めた数Ｎで割り算して平均値を求める手段と、前記平
均値から、外部から与えられたアナログ信号の理想平均
電圧値と前記バイアス電圧の理想値とを減算してオフセ
ット電圧値を検出する手段と、前記バイアス電圧発生手
段と前記バイアス電圧付加手段のいずれか一方に前記オ
フセット検出手段の出力を受けて前記Ａ／Ｄ変換手段の
入力信号の平均電圧値が理想値となるようにそのバイア
ス電圧を補正する手段と、を備えて成ることを特徴とす
るＡ／Ｄ変換回路。 - 【請求項７】アナログ信号にバイアス電圧を付加するバ
イアス電圧付加手段と、前記バイアス電圧を発生するバ
イアス電圧発生手段と、低電位基準電圧と高電位基準電
圧が与えられ、両基準電圧の間の電圧範囲内において前
記バイアス電圧付加手段の出力アナログ信号をデジタル
化するＡ／Ｄ変換手段と、予め定めた数Ｎのサンプル値
の累積和値を出力する手段と、前記累積和値を前記予め
定めた数Ｎで割り算して平均値を求める手段と、前記平
均値から、外部から与えられたアナログ信号の理想平均
電圧値と前記バイアス電圧の理想値とを減算してオフセ
ット電圧値を検出する手段と、前記得られたオフセット
電圧値をアナログ信号に変換して前記バイアス電圧発生
回路と前記バイアス電圧付加回路のいずれか一方に出力
するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力を受
けて前記Ａ／Ｄ変換器の入力信号の平均電圧値が理想値
となるように前記バイアス電圧発生回路と前記バイアス
電圧付加回路のいずれか一方のバイアス電圧を補正する
手段と、を備えて成ることを特徴とするＡ／Ｄ変換回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-297620 | 1990-11-02 | ||
| JP29762090 | 1990-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057154A true JPH057154A (ja) | 1993-01-14 |
| JP2924373B2 JP2924373B2 (ja) | 1999-07-26 |
Family
ID=17848918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3314025A Expired - Fee Related JP2924373B2 (ja) | 1990-11-02 | 1991-10-30 | Ａ／ｄ変換回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5146223A (ja) |
| EP (1) | EP0483846B1 (ja) |
| JP (1) | JP2924373B2 (ja) |
| KR (1) | KR920011086A (ja) |
| AU (1) | AU639839B2 (ja) |
| CA (1) | CA2054820C (ja) |
| DE (1) | DE69129891T2 (ja) |
| SG (1) | SG52469A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001027651A (ja) * | 1999-07-14 | 2001-01-30 | Advantest Corp | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
| US6885364B1 (en) | 1999-09-11 | 2005-04-26 | Sony Computer Entertainment Inc. | Control apparatus and outputting signal adjusting method therefor |
| JP2007233598A (ja) * | 2006-02-28 | 2007-09-13 | Star Micronics Co Ltd | 磁気インク文字読取装置及びその制御方法 |
| JP2009534998A (ja) * | 2007-05-11 | 2009-09-24 | スリーエイ ロジックス カンパニー リミテッド | Ｒｆ信号のオフセット電圧を補償できる復調器及びその方法 |
| WO2011067934A1 (ja) * | 2009-12-02 | 2011-06-09 | パナソニック株式会社 | 信号処理方法、信号処理装置、及び情報記録再生装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281968A (en) * | 1991-09-06 | 1994-01-25 | Nec Corporation | DC offset correction circuit for A/D converter |
| US5227794A (en) * | 1991-12-23 | 1993-07-13 | Ford Motor Company | Frequency multiplexed analog-digital conversion |
| US5293166A (en) * | 1992-03-31 | 1994-03-08 | Vlsi Technology, Inc. | Digital-to-analog converter and bias compensator therefor |
| FR2696300B1 (fr) * | 1992-09-25 | 1994-11-18 | Thomson Csf | Circuit de codage analogique-numérique à compensation automatique du décalage du zéro. |
| US5352938A (en) * | 1992-12-14 | 1994-10-04 | Delco Electronics Corporation | Analog to digital signal conversion |
| US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
| DK0707383T3 (da) * | 1994-06-14 | 2002-08-19 | Stage Tec Entwicklungsgesellsc | Koblingsindretning til analog-digital-omskiftning af signaler |
| US5892472A (en) * | 1997-06-30 | 1999-04-06 | Harris Corporation | Processor controlled analog-to-digital converter circuit |
| DE60307226D1 (de) | 2003-02-18 | 2006-09-14 | St Microelectronics Srl | Analog-Digital-Wandler mit Korrektur von Verschiebungsfehlern |
| US6784820B1 (en) * | 2003-04-09 | 2004-08-31 | Raytheon Company | High resolution, high dynamic range analog-to-digital converter system and related techniques |
| TWI467923B (zh) * | 2012-01-16 | 2015-01-01 | Novatek Microelectronics Corp | 類比到數位轉換電路以及類比到數位轉換方法 |
| JP2014165649A (ja) * | 2013-02-25 | 2014-09-08 | Fujitsu Semiconductor Ltd | アナログデジタル変換装置 |
| CN115469134A (zh) * | 2022-09-08 | 2022-12-13 | 山东浪潮科学研究院有限公司 | 一种自适应宽动态模数转换电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60197016A (ja) * | 1984-03-21 | 1985-10-05 | Toshiba Corp | アナログ・デジタル変換回路装置 |
| JPS6184186A (ja) * | 1984-10-01 | 1986-04-28 | Nec Corp | クランプレベル補正回路 |
| JPS62120723A (ja) * | 1985-11-20 | 1987-06-02 | Nec Corp | Ａ／ｄ変換器用バイアス回路 |
| JPS62281618A (ja) * | 1986-05-30 | 1987-12-07 | Anritsu Corp | 直流オフセツト電圧除去回路 |
| JPH0186328U (ja) * | 1987-11-26 | 1989-06-07 | ||
| JPH02262719A (ja) * | 1989-04-03 | 1990-10-25 | Fuji Electric Co Ltd | オフセット調整機能付ａ／ｄ変換装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3405238A (en) * | 1964-05-06 | 1968-10-08 | Hurvitz Hyman | Means to eliminate redundant information |
| FR2171960B1 (ja) * | 1972-02-17 | 1978-03-03 | Labo Cent Telecommunicat | |
| FR2396463A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique |
| US4228423A (en) * | 1977-12-30 | 1980-10-14 | The United States Of America As Represented By The Secretary Of The Air Force | Offset correction apparatus for a successive approximation A/D converter |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
| JPS57202128A (en) * | 1981-06-08 | 1982-12-10 | Victor Co Of Japan Ltd | Analog-to-digital converting circuit |
| US4590458A (en) * | 1985-03-04 | 1986-05-20 | Exxon Production Research Co. | Offset removal in an analog to digital conversion system |
| JPS61292067A (ja) * | 1985-06-19 | 1986-12-22 | Mitsubishi Electric Corp | 電力量測定方法 |
| JPH0758907B2 (ja) * | 1986-06-07 | 1995-06-21 | ソニー株式会社 | オフセツト自動補正ａ／ｄ変換回路 |
| US4771267A (en) * | 1986-12-24 | 1988-09-13 | Hughes Aircraft Company | Analog offset compensation technique |
| AU623462B2 (en) * | 1989-02-03 | 1992-05-14 | Alcatel Australia Limited | Digital converter |
| US4942399A (en) * | 1989-03-15 | 1990-07-17 | International Business Machines Corporation | Adaptive flash analog/digital converter for differential input signal |
-
1991
- 1991-10-30 JP JP3314025A patent/JP2924373B2/ja not_active Expired - Fee Related
- 1991-10-31 DE DE69129891T patent/DE69129891T2/de not_active Expired - Fee Related
- 1991-10-31 SG SG1996004995A patent/SG52469A1/en unknown
- 1991-10-31 EP EP91118616A patent/EP0483846B1/en not_active Expired - Lifetime
- 1991-11-01 CA CA002054820A patent/CA2054820C/en not_active Expired - Fee Related
- 1991-11-01 US US07/786,540 patent/US5146223A/en not_active Expired - Fee Related
- 1991-11-01 AU AU86959/91A patent/AU639839B2/en not_active Ceased
- 1991-11-01 KR KR1019910019510A patent/KR920011086A/ko not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60197016A (ja) * | 1984-03-21 | 1985-10-05 | Toshiba Corp | アナログ・デジタル変換回路装置 |
| JPS6184186A (ja) * | 1984-10-01 | 1986-04-28 | Nec Corp | クランプレベル補正回路 |
| JPS62120723A (ja) * | 1985-11-20 | 1987-06-02 | Nec Corp | Ａ／ｄ変換器用バイアス回路 |
| JPS62281618A (ja) * | 1986-05-30 | 1987-12-07 | Anritsu Corp | 直流オフセツト電圧除去回路 |
| JPH0186328U (ja) * | 1987-11-26 | 1989-06-07 | ||
| JPH02262719A (ja) * | 1989-04-03 | 1990-10-25 | Fuji Electric Co Ltd | オフセット調整機能付ａ／ｄ変換装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001027651A (ja) * | 1999-07-14 | 2001-01-30 | Advantest Corp | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
| US6885364B1 (en) | 1999-09-11 | 2005-04-26 | Sony Computer Entertainment Inc. | Control apparatus and outputting signal adjusting method therefor |
| JP2007233598A (ja) * | 2006-02-28 | 2007-09-13 | Star Micronics Co Ltd | 磁気インク文字読取装置及びその制御方法 |
| JP2009534998A (ja) * | 2007-05-11 | 2009-09-24 | スリーエイ ロジックス カンパニー リミテッド | Ｒｆ信号のオフセット電圧を補償できる復調器及びその方法 |
| WO2011067934A1 (ja) * | 2009-12-02 | 2011-06-09 | パナソニック株式会社 | 信号処理方法、信号処理装置、及び情報記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG52469A1 (en) | 1998-09-28 |
| US5146223A (en) | 1992-09-08 |
| CA2054820C (en) | 1996-12-03 |
| JP2924373B2 (ja) | 1999-07-26 |
| AU8695991A (en) | 1992-05-07 |
| DE69129891T2 (de) | 1999-01-28 |
| CA2054820A1 (en) | 1992-05-03 |
| EP0483846B1 (en) | 1998-07-29 |
| EP0483846A2 (en) | 1992-05-06 |
| DE69129891D1 (de) | 1998-09-03 |
| AU639839B2 (en) | 1993-08-05 |
| EP0483846A3 (en) | 1993-08-11 |
| KR920011086A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US7595744B2 (en) | Correcting offset errors associated with a sub-ADC in pipeline analog to digital converters | |
| JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
| US10536159B2 (en) | Method for improving feedback circuit performance | |
| US20050116847A1 (en) | Calibrating capacitor mismatch in a pipeline adc | |
| JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
| KR20090085283A (ko) | 아날로그 디지털 변환기의 오차 보정 장치 및 방법 | |
| US4985702A (en) | Analog to digital converter with second order error correction | |
| JP2006025365A (ja) | オフセット補償機能付きｄ／ａ変換装置およびｄ／ａ変換装置のオフセット補償方法 | |
| US5126743A (en) | System and method for converting a DSB input signal to a frequency encoded output signal | |
| CN109510623B (zh) | 模拟至数字转换器 | |
| CN101310514A (zh) | 偏移调整电路 | |
| US8531223B2 (en) | Signal generator | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| Kamenský et al. | Correction of ADC errors by additive iterative method with dithering | |
| JPS62165281A (ja) | 積分回路 | |
| JPH05122256A (ja) | 電圧−周波数変換器と方法 | |
| US7154424B2 (en) | Digital equalization apparatus | |
| JP3413793B2 (ja) | カスケードａ／ｄ変換器 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP2004304738A (ja) | アナログディジタル変換装置 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JP3202390B2 (ja) | 波形観測装置 | |
| Abuelma'atti | Spectrum of a nonlinearly quantised sinusoid | |
| CN120956265A (zh) | 模数转换adc电路的误差校准方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |