JPH0573014A - 表示信号変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 アナログ表示データをデジタル信号に変換す
る際の１ドット当たりのビット幅を低減する。 【構成】 パレット５の出力６は、Ｄ／Ａ変換器７でア
ナログデータ８，９，１０に変換され、表示信号変換装
置２３に入力される。そして、Ａ／Ｄ変換器１２でデジ
タル信号１３に変換される。このデータと第２のパレッ
ト２４の内部レジスタ群を比較器２５で比較する。ま
た、第２のパレット２４には、予めパレット５の内部レ
ジスタ群と同じ値をＩ／Ｏデータバスを介して設定して
あるので、比較した結果、一致するレジスタを選択する
データ２６に変換されメモリに格納される。アナログデ
ータを入力しデジタル化した後、選択したレジスタを示
すデータに変換する事によって、メモリに格納する表示
データのビット幅を低減させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示信号変換装置に係
り、特に、入力するアナログ表示情報をデジタル化して
メモリに格納するときの表示情報を最適なビット幅に変
換する表示信号変換装置に関する。

【０００２】

【従来の技術】従来、アナログ表示出力を持つパーソナ
ルコンピュータ（以下、パソコンと称する。）におい
て、本来の表示装置と異なるタイミングで動作する第２
の表示装置に表示する方法として、アナログ表示データ
をアナログ／デジタル変換（以下、Ａ／Ｄ変換と称す
る）してデジタル化し、これをフレームメモリに記憶さ
せる。そして、このフレームメモリから第２の表示装置
の表示タイミングに合わせてデータを読み出し表示する
方式が知られている。この従来技術を、図３，図４を用
いて説明する。

【０００３】図３において、１１で囲まれた部分はパソ
コンで、１はＣＰＵ、２はＩ／Ｏデータバス、３はビデ
オメモリ、４はビデオメモリデータバス、５は表示デー
タ変換装置（以下、パレットと称する。）、６はパレッ
トの出力、７はデジタル／アナログ変換器（以下、Ｄ／
Ａ変換器と称する。）、８，９，１０はそれぞれ「赤」
成分、「緑」成分、「青」成分を出力するアナログ表示
データ出力である。また、２３で囲まれた部分は表示信
号変換装置で、１２はＡ／Ｄ変換器、１３はパソコンの
表示タイミングに同期した表示データバス、１４はタイ
ミング変換装置、１５はフレームメモリ、１６はフレー
ムメモリデータバス、１７は第２の表示装置のタイミン
グに変換された表示データバス、１８はＤ／Ａ変換器、
１９，２０，２１は第２の表示装置へのアナログ表示デ
ータ出力で、それぞれ「赤」成分、「緑」成分、「青」
成分を出力している。２２は第２の表示装置である。

【０００４】図４は、図３におけるパレット５の詳細を
示したものである。図４において、１０１は１２ビット
レジスタ、１０２はセレクタ、１０３は各レジスタの出
力である。

【０００５】上述した構成において、パソコン１１のビ
デオメモリ３には、表示データ１ドットあたり４ビット
のデータが格納されている。そして、この表示データを
ビデオメモリデータバス４を介してパレット５に入力す
る。また、パレット５には、１６個の１２ビットレジス
タ１０１があり、このレジスタには、Ｉ／Ｏデータバス
２を介して、ＣＰＵ１から任意の値が設定可能となって
いる。そして、４ビットの表示データをセレクタ１０２
でデコードし、１６個のレジスタのうち１つを選択し、
レジスタのデータを出力することによって、４ビットの
表示データを１２ビットの表示データに変換している。
これによって、表現できる色は、パレット５に入力する
前の、 ２の４乗（４ビット）＝１６色 から、 ２の１２乗（１２ビット）＝４０９６色のうちの１６色 を扱うことができる様になる。そして、１２ビットに変
換した表示データをＡ／Ｄ変換器７でＡ／Ｄ変換し、ア
ナログ表示データ８，９，１０としてパソコン１１から
出力する。また、表示信号変換装置２３では、アナログ
表示データ８，９，１０を入力し、Ａ／Ｄ変換器１２で
再びデジタル１２ビットのデータに変換する。このデー
タは、タイミング変換器１４でフレームメモリ１５の入
力タイミングに変換し、フレームメモリ１５に記憶され
る。そしてこのデータはフレームメモリ１５から読み出
され、タイミング変換器１４で第２の表示装置の表示タ
イミングに変換される。このデータはＤ／Ａ変換器１８
でＤ／Ａ変換され、第２の表示装置に出力される。以上
の様に、パソコン１１から出力したアナログ表示データ
をデジタル表示データとしてフレームメモリに取り込む
ことが一般的に行なわれている。

【０００６】このような方式を用いた従来装置に関連す
るものとして、日本電気社製のプロジェクション液晶ユ
ニット、ＰＣ−ＰＤ１０１が挙げられる。

【０００７】

【発明が解決しようとする課題】上記従来技術では、パ
ソコン側のビデオメモリの表示データのビット幅は、１
ドットあたり４ビットで格納しているのに対し、Ａ／Ｄ
変換後のフレームメモリは、１ドットあたり１２ビット
となっている。これをそのままフレームメモリに格納す
るため、余分のメモリを必要としている。つまり、パソ
コンのビデオメモリでは、パレットのレジスタ１６個の
内、どのレジスタを選択するかというデータ４ビットを
格納しているのに対し、Ａ／Ｄ変換後に格納するフレー
ムメモリには、Ａ／Ｄ変換した表示データそのものつま
り１２ビットが格納されている。

【０００８】本発明の目的は、上記従来技術の欠点を排
し、フレームメモリに記憶するビット数を、表示データ
そのものを表すビット数ではなく、パレット内のレジス
タを選択するためのビット数に低減し、メモリ容量の削
減を図ることのできる表示信号変換装置を提供すること
にある。

【０００９】

【発明を解決するための手段】上記目的は、任意のビッ
ト幅を持つ第１のレジスタ群から選択したレジスタのデ
ータをデジタル／アナログ変換して出力する表示出力装
置のアナログデータをアナログ／デジタル変換して入力
する第１の手段を有する表示信号変換装置において、内
部または外部から前記第１のレジスタ群に表示情報を書
き込むと同時に表示信号変換装置の第２のレジスタ群に
も同じ表示情報を書き込む第２の手段と、デジタル化し
て入力した表示情報と第２のレジスタ群の表示情報を比
較する第３の手段と、比較した結果、デジタル化した表
示情報を第２のレジスタ群のうち一致したレジスタを示
す情報に変換してメモリに書き込む第４の手段を設ける
ことで、達成される。

【００１０】

【作用】表示信号変換装置にパソコンのパレットの情報
を取り入れ、Ａ／Ｄ変換した表示情報と比較すること
で、表示情報がパレットのどのレジスタのデータである
のかを知ることができる。デジタル化した信号をパソコ
ンのパレットに入力している情報に変換することが可能
となる。

【００１１】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係る表示信号変換
装置とそれに接続されるパソコンの構成図である。尚、
図３と同一部分には同一符号を付してその説明を省略す
る。本実施例に係る表示信号変換装置２３には、第２の
パレット２４と、比較器２５と、４ビットデータバス２
６と、タイミング変換後の４ビットデータバス２７と、
Ｉ／Ｏデータバス２９が、追加されている。

【００１２】図２は、図１の符号２８で囲まれた部分の
拡大構成図である。図１と同一部分には、同一符号を付
してある。この図２において、２０１は１２ビットレジ
スタ、２０２は各レジスタに対応した１２ビット比較
器、２０３はセレクタ、２０４は各レジスタの出力、２
０５は各比較器の比較結果を表す信号、２０６はエンコ
ーダである。

【００１３】斯かる構成の本実施例に係る表示信号変換
装置２３の動作について説明する。尚、パソコン１１の
動作は従来例と同じである。第２のパレット２４には１
６個のレジスタ２０１があり、これらのレジスタ２０１
には、ＣＰＵ１がパレット５にデータを書き込む時に、
同時にＩ／Ｏデータバス２９を介して同じデータを書き
込む様になっている。従って、パレット５のレジスタ１
０１と第２のパレット２４のレジスタ２０１には、常に
一致したデータが格納されている。パソコン１１から表
示信号変換装置２３に入力したアナログ表示データ８，
９，１０は、Ａ／Ｄ変換器１２で１２ビットのデジタル
表示データ１３に変換される。そして、変換した表示デ
ータ１３を１６個の１２ビットレジスタ２０１のデータ
全ビットと比較器２０２で比較する。入力した表示デー
タ１３は、パレット５のデータと同じなので、比較する
１６個のレジスタ２０１のうち、少なくとも一つと同じ
データ内容のレジスタが存在する。そして、この結果
は、比較結果を示す信号線２０５に出力される。信号線
２０５は計１６本あり、この信号をエンコーダ２０６に
よって４ビットのデータにエンコードし、４ビットデー
タバス２６に出力する。この４ビットのデータをタイミ
ング変換器１４で、フレームメモリの動作タイミングに
変換し、フレームメモリに格納する。そして、フレーム
メモリからデータを読み出し、タイミング変換器１４で
第２の表示装置の表示タイミングに変換し、再びパレッ
ト２４に入力する。パレット２４では、このデータをセ
レクタ１０２の入力信号として使用し、１６個のレジス
タ１０１の中から、一つのレジスタを選択する事によっ
て、４ビットのデータを１２ビットのデータに変換す
る。そして、１２ビットのデータをＤ／Ａ変換し、第２
の表示装置に出力している。以上の動作によって、Ａ／
Ｄ変換後の表示データのビット幅を１ドットあたり、１
２ビットから、４ビットに減らすことが可能となる。

【００１４】なお、本実施例では、第２の表示装置をア
ナログディスプレイとしたが、これに限定されるもので
はなく、デジタルデータを入力とするディスプレイでも
良い。また、パレットに格納するデータのビット幅は、
１２ビットに限定されるものではなく、任意のビット幅
に設定可能である。要は、フレームメモリに格納したデ
ータで、パレットのレジスタを選択できるだけのビット
幅があれば良いのである。

【００１５】

【発明の効果】本発明によれば、パソコンからのアナロ
グ情報をデジタル化したものを、パレットの内容と比較
し、パソコン内で使用している情報に変換することによ
って、メモリに格納する１ドット当たりの情報量を最小
限に抑える効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る表示信号変換装置とパ
ソコンの構成図である。

【図２】図１に示す符号２８部分の拡大構成図である。

【図３】従来の表示信号変換装置とパソコンの構成図で
ある。

【図４】図３に示すパソコンのパレットの構成図であ
る。

【符号の説明】

１…ＣＰＵ、２…Ｉ／Ｏデータバス、３…ビデオメモ
リ、４…ビデオメモリデータバス、５…表示データ変換
装置（パレット）、６…表示データ変換装置（パレッ
ト）の出力、７…デジタル／アナログ変換器、８…アナ
ログ表示データ出力（赤成分）、９…アナログ表示デー
タ出力（緑成分）、１０…アナログ表示データ出力（青
成分）、１１…パーソナルコンピュータ、１２…アナロ
グ／デジタル変換器、１３…パソコンの表示タイミング
に同期した表示データバス、１４…タイミング変換装
置、１５…フレームメモリ、１６…フレームメモリデー
タバス、１７…第２の表示装置のタイミングに変換され
た表示データバス、１８…デジタル／アナログ変換器、
１９…第２のアナログ表示データ出力（赤成分）、２０
…第２のアナログ表示データ出力（緑成分）、２１…ア
ナログ表示データ出力（青成分）、２２…第２の表示装
置、２３…表示信号変換装置、２４…第２のパレット、
２５…比較器、２６…４ビットデータバス、２７…タイ
ミング変換後の４ビットデータバス、２８…第２のパレ
ットと比較器、２９…Ｉ／Ｏデータバス、１０１…１２
ビットレジスタ、１０２…セレクタ、１０３…パレット
の各レジスタの出力、２０１…１２ビットレジスタ、２
０２…各レジスタに対応した比較器、２０３…セレク
タ、２０４…第２のパレットの各レジスタの出力、２０
５…比較結果を表す信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 良裕 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所オフイスシステム設計 開発センタ内 (72)発明者 柴田 明宏 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所オフイスシステム設計 開発センタ内 (72)発明者 加藤 晋弘 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所オフイスシステム設計 開発センタ内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 任意のビット幅を持つ第１のレジスタ群
   から選択したレジスタのデータをデジタル／アナログ変
   換して出力する表示出力装置のアナログデータをアナロ
   グ／デジタル変換して入力する第１の手段を有する表示
   信号変換装置において、内部または外部から前記第１の
   レジスタ群に表示情報を書き込むと同時に表示信号変換
   装置の第２のレジスタ群にも同じ表示情報を書き込む第
   ２の手段と、デジタル化して入力した表示情報と第２の
   レジスタ群の表示情報を比較する第３の手段と、比較し
   た結果、デジタル化した表示情報を第２のレジスタ群の
   うち一致したレジスタを示す情報に変換してメモリに書
   き込む第４の手段を設けたことを特徴とした表示信号変
   換装置。