JPH0573068B2 - - Google Patents
Info
- Publication number
- JPH0573068B2 JPH0573068B2 JP61029310A JP2931086A JPH0573068B2 JP H0573068 B2 JPH0573068 B2 JP H0573068B2 JP 61029310 A JP61029310 A JP 61029310A JP 2931086 A JP2931086 A JP 2931086A JP H0573068 B2 JPH0573068 B2 JP H0573068B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- insulating film
- high concentration
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に関する。
（従来の技術とその問題点）
MOS型半導体装置の場合、第３図に示す如く、
フイールドに注入される不純物濃度が高い程、フ
イールドの反転電圧は上昇し、接合のプレークダ
ウン電圧は下がる。つまり、同図の実線にて示さ
れるフイールド反転電圧とフイールドエツジ部接
合耐圧の整合性のとれる範囲でフイールド酸化膜
下に注入する不純物の濃度が決定される。
フイールドに注入される不純物濃度が高い程、フ
イールドの反転電圧は上昇し、接合のプレークダ
ウン電圧は下がる。つまり、同図の実線にて示さ
れるフイールド反転電圧とフイールドエツジ部接
合耐圧の整合性のとれる範囲でフイールド酸化膜
下に注入する不純物の濃度が決定される。
而して、MOS型半導体装置のゲート領域には、
第４図に示す如くこれよりも僅かに大きい領域に
して高濃度不純物領域１が形成されている。つま
り、高濃度不純物領域１を形成する不純物は、フ
イールド酸化膜２のエツジ部1aにも拡散する。
このため高濃度不純物領域１がエツジ部1aに延
出している部分について考えると、第５図に示す
如く、このエツジ部1aに拡散してきた不純物と
フイールド酸化膜２の直下に予め形成された不純
物領域３中の不純物とが重なつた状態の領域４が
形成される。その結果、ゲート領域に注入される
不純物濃度が高くなると、結果的にフイールド酸
化膜２のエツジ部1aの不純物濃度が高くなる。
このためフイールド反転電圧は上昇し、接合ブレ
ークダウン電圧は低下する。つまり、第３図に示
すフイールド反転電圧が上昇してフイールドエツ
ジ部接合耐圧が低下するので、両者とフイールド
酸化膜２下の不純物濃度との関係は同図中破線に
て示されることになる。このため両電圧の整合性
のとれるフイールド酸化膜１下の不純物濃度は、
同図中の実線の交点a2から破線の交点a1に移つた
分だけ低下する。換言するならば、素子の微細化
によつてゲート領域に注入される不純物濃度が高
くなり、これに伴つてフイールド反転電圧は、フ
イールド酸化膜２下の不純物領域３の濃度より
も、ゲート領域の高濃度不純物領域１の濃度に大
きく依存することになる。そこで、高濃度不純物
領域１がエツジ部１ａに延出していない領域１ｂ
を考えると、ゲート領域下の高濃度不純物領域１
が存在せずにフイールド酸化膜２下の不純物領域
３だけが存在するフイールド酸化膜２のエツジ部
1b（第４図参照）では、フイールド反転電圧が低
くなつてしまう。そこで、ゲート領域下だけでな
くソース・ドレインの不純物領域形成予定領域の
全域に亘つて、高濃度不純物領域を形成すること
が考えられる。しかしながら、このようにゲート
領域・ソースドレイン領域からなる素子領域の全
域に高濃度不純物領域を形成すると、素子が微細
化してソース・ドレインを構成する不純物領域が
浅くなると、次のような問題が起きる。
第４図に示す如くこれよりも僅かに大きい領域に
して高濃度不純物領域１が形成されている。つま
り、高濃度不純物領域１を形成する不純物は、フ
イールド酸化膜２のエツジ部1aにも拡散する。
このため高濃度不純物領域１がエツジ部1aに延
出している部分について考えると、第５図に示す
如く、このエツジ部1aに拡散してきた不純物と
フイールド酸化膜２の直下に予め形成された不純
物領域３中の不純物とが重なつた状態の領域４が
形成される。その結果、ゲート領域に注入される
不純物濃度が高くなると、結果的にフイールド酸
化膜２のエツジ部1aの不純物濃度が高くなる。
このためフイールド反転電圧は上昇し、接合ブレ
ークダウン電圧は低下する。つまり、第３図に示
すフイールド反転電圧が上昇してフイールドエツ
ジ部接合耐圧が低下するので、両者とフイールド
酸化膜２下の不純物濃度との関係は同図中破線に
て示されることになる。このため両電圧の整合性
のとれるフイールド酸化膜１下の不純物濃度は、
同図中の実線の交点a2から破線の交点a1に移つた
分だけ低下する。換言するならば、素子の微細化
によつてゲート領域に注入される不純物濃度が高
くなり、これに伴つてフイールド反転電圧は、フ
イールド酸化膜２下の不純物領域３の濃度より
も、ゲート領域の高濃度不純物領域１の濃度に大
きく依存することになる。そこで、高濃度不純物
領域１がエツジ部１ａに延出していない領域１ｂ
を考えると、ゲート領域下の高濃度不純物領域１
が存在せずにフイールド酸化膜２下の不純物領域
３だけが存在するフイールド酸化膜２のエツジ部
1b（第４図参照）では、フイールド反転電圧が低
くなつてしまう。そこで、ゲート領域下だけでな
くソース・ドレインの不純物領域形成予定領域の
全域に亘つて、高濃度不純物領域を形成すること
が考えられる。しかしながら、このようにゲート
領域・ソースドレイン領域からなる素子領域の全
域に高濃度不純物領域を形成すると、素子が微細
化してソース・ドレインを構成する不純物領域が
浅くなると、次のような問題が起きる。
すなわち、ソース・ドレインの不純物領域が浅
くなるに伴つて逆にその分だけその直下に高濃度
不純物領域１が延出してくるため基板５側の不純
物濃度が高くなる。つまり、浅くなつたソース・
ドレインの不純物領域とそれに伴つて延出してき
た高濃度不純物領域１とで形成されるPN接合
は、ソース・ドレインの不純物領域が十分に深く
てその直下の基板５とで形成されたPN接合の場
合よりも主面側に引き上げられる。このため基板
５方向に空乏層が広がらず、空乏層容量が増大し
て素子特性を十分に向上できない結果となる。
くなるに伴つて逆にその分だけその直下に高濃度
不純物領域１が延出してくるため基板５側の不純
物濃度が高くなる。つまり、浅くなつたソース・
ドレインの不純物領域とそれに伴つて延出してき
た高濃度不純物領域１とで形成されるPN接合
は、ソース・ドレインの不純物領域が十分に深く
てその直下の基板５とで形成されたPN接合の場
合よりも主面側に引き上げられる。このため基板
５方向に空乏層が広がらず、空乏層容量が増大し
て素子特性を十分に向上できない結果となる。
（問題点を解決するための手段）
本発明は、一導電型の半導体基板の所定領域に
設けられた素子領域と、該素子領域をゲート領域
を介して２分し、反対導電型の不純物領域で形成
されたソース領域及びドレイン領域と、前記ゲー
ト領域を覆いかつ、これより僅かに広い領域でそ
の主面から前記半導体基板の内部に延出すると共
に、前記ソース領域及び前記ドレイン領域の周辺
領域を含んでその主面から前記半導体基板内に延
出する同導電型の高濃度不純物領域とを具備する
ことを特徴とする半導体装置である。
設けられた素子領域と、該素子領域をゲート領域
を介して２分し、反対導電型の不純物領域で形成
されたソース領域及びドレイン領域と、前記ゲー
ト領域を覆いかつ、これより僅かに広い領域でそ
の主面から前記半導体基板の内部に延出すると共
に、前記ソース領域及び前記ドレイン領域の周辺
領域を含んでその主面から前記半導体基板内に延
出する同導電型の高濃度不純物領域とを具備する
ことを特徴とする半導体装置である。
（作用）
本発明に係る半導体装置によれば、ゲート領
域、ソース領域及びドレイン領域がフイールド酸
化膜に接する部分に、高濃度領域を設けているの
で空乏層容量が小さくすることができる。このた
めフイールドの反転電圧及び接合耐圧の低下を抑
えて素子特性を向上させることができる。
域、ソース領域及びドレイン領域がフイールド酸
化膜に接する部分に、高濃度領域を設けているの
で空乏層容量が小さくすることができる。このた
めフイールドの反転電圧及び接合耐圧の低下を抑
えて素子特性を向上させることができる。
（実施例）
以下、本発明の実施例について図面を参照して
説明する。第１図は、本発明の一実施例の概略構
成を示す説明図である。図中１０はＰ導電型の半
導体基板である。半導体基板１０の所定領域に
は、フイールド酸化膜１１で囲まれた素子領域が
設けられている。フイールド酸化膜１１の直下に
は、Ｐ型不純物領域１２が形成されている。素子
領域上の所定領域には、ゲート酸化膜１３を介し
てゲート電極１４が形成されている。ゲート電極
１４直下の半導体基板１０内には、Ｐ型の高濃度
不純物領域１５がゲート領域よりも僅に大きく形
成され、かつ、この高濃度不純物領域１５は、フ
イールド酸化膜１１と素子領域との境界部分を含
む領域に延出している。また、ゲート電極１４下
のゲート領域で２分された素子領域の部分には、
高濃度不純物領域１５よりも浅い拡散深さでソー
ス領域及びドレイン領域となるＮ型の不純物領域
１６が形成されている。つまり、不純物領域１６
の周辺領域は、高濃度不純物領域１５内に含まれ
ている。
説明する。第１図は、本発明の一実施例の概略構
成を示す説明図である。図中１０はＰ導電型の半
導体基板である。半導体基板１０の所定領域に
は、フイールド酸化膜１１で囲まれた素子領域が
設けられている。フイールド酸化膜１１の直下に
は、Ｐ型不純物領域１２が形成されている。素子
領域上の所定領域には、ゲート酸化膜１３を介し
てゲート電極１４が形成されている。ゲート電極
１４直下の半導体基板１０内には、Ｐ型の高濃度
不純物領域１５がゲート領域よりも僅に大きく形
成され、かつ、この高濃度不純物領域１５は、フ
イールド酸化膜１１と素子領域との境界部分を含
む領域に延出している。また、ゲート電極１４下
のゲート領域で２分された素子領域の部分には、
高濃度不純物領域１５よりも浅い拡散深さでソー
ス領域及びドレイン領域となるＮ型の不純物領域
１６が形成されている。つまり、不純物領域１６
の周辺領域は、高濃度不純物領域１５内に含まれ
ている。
ここで、高濃度不純物領域１５の形成は、第２
図Ａ，Ｂに示す如く、素子領域内のソース・ドレ
インの領域となる不純物領域形成予定部上に、こ
れよりも僅かに小さい形状のレジスト膜１７を載
置し、このレジスト膜１７をマスクにしてボロン
等の不純物１８を半導体基板１０内に注入するこ
とにより容易に形成することができる。
図Ａ，Ｂに示す如く、素子領域内のソース・ドレ
インの領域となる不純物領域形成予定部上に、こ
れよりも僅かに小さい形状のレジスト膜１７を載
置し、このレジスト膜１７をマスクにしてボロン
等の不純物１８を半導体基板１０内に注入するこ
とにより容易に形成することができる。
このように構成された半導体装置２０によれ
ば、ソース領域及びドレイン領域を構成する不純
物領域１６のうち大部分の領域でチヤネルのイオ
ン注入が行われなくなり、半導体基板１０の不純
物濃度が高くならず、空乏層容量の増大を防止で
きる。また、フイールド酸化膜１１のエツジ部で
はチヤネルのイオン注入が均等に行われるため、
素子の微細化によつてチヤネルに注入される不純
物濃度が高くなり、フイールド酸化膜１１側へ注
入される不純物濃度が低くなつても、フイールド
酸化膜１１のエツジ部分のフイールド反転電圧と
接合耐圧との整合性をとることにより、両電圧の
低下を防止することができる。
ば、ソース領域及びドレイン領域を構成する不純
物領域１６のうち大部分の領域でチヤネルのイオ
ン注入が行われなくなり、半導体基板１０の不純
物濃度が高くならず、空乏層容量の増大を防止で
きる。また、フイールド酸化膜１１のエツジ部で
はチヤネルのイオン注入が均等に行われるため、
素子の微細化によつてチヤネルに注入される不純
物濃度が高くなり、フイールド酸化膜１１側へ注
入される不純物濃度が低くなつても、フイールド
酸化膜１１のエツジ部分のフイールド反転電圧と
接合耐圧との整合性をとることにより、両電圧の
低下を防止することができる。
その結果、本発明をカラムを選択するトランジ
スタに適用することにより、フイールドの反転電
圧を下げることなく周辺トランジスタとの整合性
を保つたままで、トランジスタの空乏層容量を小
さくしてアクセスタイムを短縮させることができ
る。また、コンタクトがソース及びドレイン部の
一部にしかとれないような場合、拡散抵抗を減ら
すためにソース及びドレインの面積を大きする必
要が生ずるが、本発明を適用することにより、拡
散領域の面積の増大に伴う空乏層容量の増加を小
さく抑えることができる。
スタに適用することにより、フイールドの反転電
圧を下げることなく周辺トランジスタとの整合性
を保つたままで、トランジスタの空乏層容量を小
さくしてアクセスタイムを短縮させることができ
る。また、コンタクトがソース及びドレイン部の
一部にしかとれないような場合、拡散抵抗を減ら
すためにソース及びドレインの面積を大きする必
要が生ずるが、本発明を適用することにより、拡
散領域の面積の増大に伴う空乏層容量の増加を小
さく抑えることができる。
以上説明した如く、本発明に係る半導体装置に
よれば、フイールドでの反転電圧と接合耐圧を下
げることなく、空乏層容量を小さくして素子特性
を向上させることができるものである。
よれば、フイールドでの反転電圧と接合耐圧を下
げることなく、空乏層容量を小さくして素子特性
を向上させることができるものである。
第１図は、本発明の一実施例の概略構成を示す
説明図、第２図は、同実施例の高濃度不純物領域
を形成する方法を示す説明図、第３図は、電圧と
フイールド酸化膜下の不純物濃度との関係を示す
特性図、第４図及び第５図は、従来の半導体装置
の問題点を示す説明図である。 １０……半導体基板、１１……フイールド酸化
膜、１２……Ｐ型不純物領域、１３……ゲート酸
化膜、１４……ゲート電極、１５……高濃度不純
物領域、１６……不純物領域、１７……レジスト
膜、１８……不純物、２０……半導体装置。
説明図、第２図は、同実施例の高濃度不純物領域
を形成する方法を示す説明図、第３図は、電圧と
フイールド酸化膜下の不純物濃度との関係を示す
特性図、第４図及び第５図は、従来の半導体装置
の問題点を示す説明図である。 １０……半導体基板、１１……フイールド酸化
膜、１２……Ｐ型不純物領域、１３……ゲート酸
化膜、１４……ゲート電極、１５……高濃度不純
物領域、１６……不純物領域、１７……レジスト
膜、１８……不純物、２０……半導体装置。
Claims (1)
- 【特許請求の範囲】 １ 第一導電型の半導体基板と、 該半導体基板の表面に選択的に形成されたフイ
ールド絶縁膜と、 該フイールド絶縁膜で取り囲まれた素子領域
と、 前記フイールド絶縁膜の下に形成された第一導
電型の反転防止層と、 前記素子領域２分するように、該素子領域表面
上にゲート絶縁膜を介して設けられたゲート電極
と、 前記素子領域とフイールド絶縁膜との境界部分
ならびに前記素子領域におけるゲート電極下に選
択的に、所定の拡散深さで連続して形成された第
一導電型の高濃度不純物領域と、 該高濃度不純物領域に囲まれ且つ２分された前
記素子領域の夫々に、側面を該高濃度不純物領域
に接して形成された第二導電型の不純物領域から
なり、その拡散深さが前記高濃度不純物領域より
も浅く、且つその底面が前記半導体基板の第一導
電型領域と接しているソース領域およびドレイン
領域とを具備したことを特徴とする半導体装置。 ２ 第一導電型の半導体基板のフイールド領域予
定部に選択的に第一導電型不純物をドープし、第
一導電型の反転防止領域を形成する工程と、 前記フイールド領域予定部表面に選択的にフイ
ールド絶縁膜を形成し、該フイールド絶縁膜で囲
まれた素子領域を分離する工程と、 該素子領域のソース領域予定部およびドレイン
領域予定部を覆うイオン注入遮蔽膜を選択的に形
成する工程と、 該イオン注入遮蔽膜をブロツキングマスクとし
て、第一導電型不純物の高濃度イオン注入を行な
うことにより、前記フイールド領域と前記素子領
域との境界部分ならびに前記素子領域内のチヤン
ネル領域予定部に、所定の拡散深さで、第一導電
型の連続した高濃度不純物領域を形成する工程
と、 前記チヤンネル領域予定部上にゲート絶縁膜を
介してゲート電極を形成する工程と、 前記ケース領域予定部および前記ドレイン領域
予定部に、第二導電型不純物を選択的にドープす
ることにより、前記高濃度不純物領域よりも浅い
拡散深さのソース領域およびドレイン領域を形成
する工程とを具備したことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2931086A JPS62188273A (ja) | 1986-02-13 | 1986-02-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2931086A JPS62188273A (ja) | 1986-02-13 | 1986-02-13 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188273A JPS62188273A (ja) | 1987-08-17 |
| JPH0573068B2 true JPH0573068B2 (ja) | 1993-10-13 |
Family
ID=12272646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2931086A Granted JPS62188273A (ja) | 1986-02-13 | 1986-02-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188273A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121737A (ja) * | 1991-07-15 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118376A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Manufacture of semiconductor device |
-
1986
- 1986-02-13 JP JP2931086A patent/JPS62188273A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62188273A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908681A (en) | Insulated gate field effect transistor with buried layer | |
| US6924529B2 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| US4906588A (en) | Enclosed buried channel transistor | |
| US5355011A (en) | Insulated gate field effect transistor having LDD structure and method of making the same including a channel stop having a peak impurity concentration, the channel stop provided below a channel region | |
| US5641982A (en) | High voltage mosfet with an improved channel stopper structure | |
| JP2010087436A (ja) | 半導体装置 | |
| KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
| JP2003347546A (ja) | 垂直型ｄｍｏｓ素子及びその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| JPH03262130A (ja) | 半導体素子の製造方法 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS63177471A (ja) | Ｍｏｓ形半導体装置 | |
| JPS6123669B2 (ja) | ||
| JPH0573068B2 (ja) | ||
| USRE44430E1 (en) | PMOS depletable drain extension made from NMOS dual depletable drain extensions | |
| JPS61210673A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6118349B2 (ja) | ||
| US6285059B1 (en) | Structure for laterally diffused metal-oxide semiconductor | |
| JPS62141754A (ja) | 高耐圧半導体装置 | |
| JP2507981B2 (ja) | 相補形ｍｉｓトランジスタの製造方法 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| JPS6320382B2 (ja) | ||
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JPS61203679A (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2765142B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |