JPH0573311B2 - - Google Patents
Info
- Publication number
- JPH0573311B2 JPH0573311B2 JP61188563A JP18856386A JPH0573311B2 JP H0573311 B2 JPH0573311 B2 JP H0573311B2 JP 61188563 A JP61188563 A JP 61188563A JP 18856386 A JP18856386 A JP 18856386A JP H0573311 B2 JPH0573311 B2 JP H0573311B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Description
〔産業上の利用分野〕
本発明は、テレビ信号の水平同期信号に位相同
期してクロツクを発生する回路に関する。 〔従来の技術〕 テレビ信号の水平同期信号に位相同期したクロ
ツクを発生させる回路は、例えば、テレビ信号を
Ａ／Ｄ変換してデイジタル化するとき用いられる
標本化クロツクを得るような場合に使用される
が、従来、この種の位相同期発振回路は、テレビ
信号から分離された水平同期信号と発振クロツク
を分周して得られるデイジタルの同期信号の位相
差の信号のみを用いて電圧制御発振器（VCXO）
を制御して発振クロツクを得ていた。 〔発明が解決しようとする問題点〕 しかし、上述した従来の位相同期発振回路は、
単に位相差のみで電圧制御発振器（VCXO）を
制御しているので、水平同期信号が安定している
放送信号に合わせて電圧制御発振器（VCXO）
に水晶発振器を用いていると、水平同期信号が不
安定なVTR等の信号が入力された場合、位相差
の変動が大きすぎて、安定した発振周波数が得ら
れないという欠点がある。 本発明は、入力テレビ信号の水平同期信号に位
相同期したクロツクを得る場合、たとえ入力テレ
ビ信号がVTRからのもののようにジツタを有し
水平同期信号が不安定なものであつても、安定し
た周波数のクロツクが得られる位相同期発振回路
を提供することを目的とする。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は、テレビ
信号の水平同期信号に位相同期してクロツクを発
生する回路において、制御信号に応じた周波数の
クロツクを発生する電圧制御発振器と、テレビ信
号から分離された水平同期信号と、前記電圧制御
発振器の発振クロツクを分周して得られるデイジ
タルの同期信号の位相のずれを検出して位相差信
号を出力する手段と、前記電圧制御発振器の発振
周波数と水平同期信号との周波数比を検出して周
波数信号を出力する手段と、前記位相差信号と前
記周波数信号とから両者の信号の大小関係より
各々の制御利得を適応的に変えて加算し、前記電
圧制御発振器を制御する前記制御信号を発生する
手段とを備え、水平同期信号がジツタを有し不安
定なものであつても、水平同期信号に同期した標
本化クロツクを得るようにしたものである。 〔実施例〕 次に、本発明について図面を参照して説明す
る。 第１図は本発明の一実施例を示すブロツク図
で、テレビ信号の水平同期信号に位相同期して標
本化クロツクを発生する回路に適用した場合であ
る。 第１図において、１はテレビ信号が供給される
入力端子、２はＡ／Ｄ変換器、３はＡ／Ｄ変換に
よりデイジタル化されたテレビ信号を取り出す出
力端子であり、Ａ／Ｄ変換器２には、次のような
位相同期発振回路から得られるクロツクが標本化
クロツクとして与えられるようになつている。 Ａ／Ｄ変換器２へ入力テレビ信号の水平同期信
号に位相同期した標本化クロツクを供給する位相
同期発振回路は、第１図に示すように、テレビ信
号から水平同期信号を分離する同期分離回路４
と、位相比較回路５と、周波数カウンター６と、
制御回路７と、制御信号Ｖに応じてクロツクの周
波数を変化する電圧制御発振器８と、この電圧制
御発振器８からのクロツクを分周する分周回路９
から成つている。 位相比較回路５には、同期分離回路４の出力と
分周回路９の出力が供給されるようになつてお
り、この位相比較回路５はテレビ信号から分離さ
れた水平同期信号と、電圧制御発振器８の発振ク
ロツクを分周して得られるデイジタルの同期信号
の位相のずれを検出して位相差信号VPを出力す
る。 周波数カウンター６には、同期分離回路４で分
離された水平同期信号が供給されると共に、電圧
制御発振器８から発振クロツクが与えられ、電圧
制御発振器の発振周波数と水平同期信号との周波
数比を検出して周波数信号Vfを出力する。 制御回路７には、このような位相比較回路５か
らの位相差信号Vpと、周波数カウンター６から
の周波数信号Vfとが供給される。この制御回路
７は、供給された位相差信号Vpと周波数信号Vf
とから電圧制御発振器８を制御する制御信号Ｖを
発生し、これを電圧制御発振器８に供給するよう
になつている。 次に、動作について説明する。 入力端子１に入力されたテレビ信号は同期分離
回路４へ供給され、水平同期信号が分離される。
分離された水平同期信号は位相比較回路５と周波
数カウンター６へ供給される。位相比較回路５で
は水平同期信号と分周回路９から供給されるデイ
ジタルの同期信号との位相差を検出して位相差に
応じて位相差信号Vpを得て制御回路７へ供給す
る。周波数カウンター６は水平同期信号と標本化
クロツクとの周波数比を検出して周波数比に応じ
て周波数信号Vfを得て、制御回路７へ供給する。
制御回路７では位相差信号Vpと周波数信号Vfと
から制御信号Ｖを得て電圧制御発振器８へ供給す
る。 このように、位相差信号Vpのみならず、周波
数信号Vfをも得るようにし、これら位相差信号
Vpと周波数信号Vfとを用いて電圧制御発振器８
を制御するようにしている。 制御信号Ｖを得る具体的な例としては、周波数
信号Vfがあらかじめ定めた周波数比と大きくず
れている場合は、主に周波数信号Vfを用いてあ
らかじめ定められた周波数比に近づくように制御
電圧を発生し、周波数信号Vfがあらかじめ定め
た値に近い場合は、主に位相差信号Vpを用いて
一定の位相差となるように制御電圧を発生する制
御を行う。 電圧制御発振器８は制御電圧に応じた周波数の
クロツクを発生し、これを分周回路９、周波数カ
ウンター６に供給すると共に、Ａ／Ｄ変換器２へ
供給する。既述したように、分周回路９はクロツ
クを分周してデイジタルの同期信号を得て位相比
較回路５へ供給する。一方、Ａ／Ｄ変換器２は、
電圧制御発振器８から得られる位相同期したクロ
ツクを用いてＡ／Ｄ変換を行つてデイジタル化さ
れたテレビ信号を出力端子３に供給する。 第２図は、前述したような制御信号Ｖを得る場
合の制御回路７の具体的構成の一例を示すブロツ
ク図である。 この例では、周波数信号Vfと基準の周波数信
号Vfpが供給される減算器１０と、位相差信号Vp
と減算器１０からの出力が与えられる判定回路１
１とと、位相差信号Vp及び減算器１０の出力の
それぞれに判定回路１１で得られる所定の係数を
乗じた信号を取り出す乗算器１２，１３と、これ
ら乗算器１２，１３からの信号を加算して制御信
号Ｖとする加算器１４とを用いている。 第２図に示すように、位相差信号Vpは判定回
路１１と乗算器１２へ供給される。周波数信号
Vfは基準の周波数信号Vfpが減算器１０で減算さ
れ、周波数差信号V△fが得られ、乗算器１３と
判定回路１１へ供給される。この判定回路１１で
は位相差信号Vpと周波数差信号V△fとから位相
差信号の係数Kpと周波数信号の係数Kfを定め乗
算器１２及び１３へ供給する。乗算器１２及び１
３では各々の係数に応じて乗算を行つて加算器１
４へ供給し、加算器１４の出力には制御信号Ｖが
得られる。 判定回路１１の判定方法としては、例えば位相
差信号Vpと周波数差信号V△fの大小に応じて乗
算器１２及び１３の係数Kp及びKfを次の表１の
ように制御して出力する。
期してクロツクを発生する回路に関する。 〔従来の技術〕 テレビ信号の水平同期信号に位相同期したクロ
ツクを発生させる回路は、例えば、テレビ信号を
Ａ／Ｄ変換してデイジタル化するとき用いられる
標本化クロツクを得るような場合に使用される
が、従来、この種の位相同期発振回路は、テレビ
信号から分離された水平同期信号と発振クロツク
を分周して得られるデイジタルの同期信号の位相
差の信号のみを用いて電圧制御発振器（VCXO）
を制御して発振クロツクを得ていた。 〔発明が解決しようとする問題点〕 しかし、上述した従来の位相同期発振回路は、
単に位相差のみで電圧制御発振器（VCXO）を
制御しているので、水平同期信号が安定している
放送信号に合わせて電圧制御発振器（VCXO）
に水晶発振器を用いていると、水平同期信号が不
安定なVTR等の信号が入力された場合、位相差
の変動が大きすぎて、安定した発振周波数が得ら
れないという欠点がある。 本発明は、入力テレビ信号の水平同期信号に位
相同期したクロツクを得る場合、たとえ入力テレ
ビ信号がVTRからのもののようにジツタを有し
水平同期信号が不安定なものであつても、安定し
た周波数のクロツクが得られる位相同期発振回路
を提供することを目的とする。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は、テレビ
信号の水平同期信号に位相同期してクロツクを発
生する回路において、制御信号に応じた周波数の
クロツクを発生する電圧制御発振器と、テレビ信
号から分離された水平同期信号と、前記電圧制御
発振器の発振クロツクを分周して得られるデイジ
タルの同期信号の位相のずれを検出して位相差信
号を出力する手段と、前記電圧制御発振器の発振
周波数と水平同期信号との周波数比を検出して周
波数信号を出力する手段と、前記位相差信号と前
記周波数信号とから両者の信号の大小関係より
各々の制御利得を適応的に変えて加算し、前記電
圧制御発振器を制御する前記制御信号を発生する
手段とを備え、水平同期信号がジツタを有し不安
定なものであつても、水平同期信号に同期した標
本化クロツクを得るようにしたものである。 〔実施例〕 次に、本発明について図面を参照して説明す
る。 第１図は本発明の一実施例を示すブロツク図
で、テレビ信号の水平同期信号に位相同期して標
本化クロツクを発生する回路に適用した場合であ
る。 第１図において、１はテレビ信号が供給される
入力端子、２はＡ／Ｄ変換器、３はＡ／Ｄ変換に
よりデイジタル化されたテレビ信号を取り出す出
力端子であり、Ａ／Ｄ変換器２には、次のような
位相同期発振回路から得られるクロツクが標本化
クロツクとして与えられるようになつている。 Ａ／Ｄ変換器２へ入力テレビ信号の水平同期信
号に位相同期した標本化クロツクを供給する位相
同期発振回路は、第１図に示すように、テレビ信
号から水平同期信号を分離する同期分離回路４
と、位相比較回路５と、周波数カウンター６と、
制御回路７と、制御信号Ｖに応じてクロツクの周
波数を変化する電圧制御発振器８と、この電圧制
御発振器８からのクロツクを分周する分周回路９
から成つている。 位相比較回路５には、同期分離回路４の出力と
分周回路９の出力が供給されるようになつてお
り、この位相比較回路５はテレビ信号から分離さ
れた水平同期信号と、電圧制御発振器８の発振ク
ロツクを分周して得られるデイジタルの同期信号
の位相のずれを検出して位相差信号VPを出力す
る。 周波数カウンター６には、同期分離回路４で分
離された水平同期信号が供給されると共に、電圧
制御発振器８から発振クロツクが与えられ、電圧
制御発振器の発振周波数と水平同期信号との周波
数比を検出して周波数信号Vfを出力する。 制御回路７には、このような位相比較回路５か
らの位相差信号Vpと、周波数カウンター６から
の周波数信号Vfとが供給される。この制御回路
７は、供給された位相差信号Vpと周波数信号Vf
とから電圧制御発振器８を制御する制御信号Ｖを
発生し、これを電圧制御発振器８に供給するよう
になつている。 次に、動作について説明する。 入力端子１に入力されたテレビ信号は同期分離
回路４へ供給され、水平同期信号が分離される。
分離された水平同期信号は位相比較回路５と周波
数カウンター６へ供給される。位相比較回路５で
は水平同期信号と分周回路９から供給されるデイ
ジタルの同期信号との位相差を検出して位相差に
応じて位相差信号Vpを得て制御回路７へ供給す
る。周波数カウンター６は水平同期信号と標本化
クロツクとの周波数比を検出して周波数比に応じ
て周波数信号Vfを得て、制御回路７へ供給する。
制御回路７では位相差信号Vpと周波数信号Vfと
から制御信号Ｖを得て電圧制御発振器８へ供給す
る。 このように、位相差信号Vpのみならず、周波
数信号Vfをも得るようにし、これら位相差信号
Vpと周波数信号Vfとを用いて電圧制御発振器８
を制御するようにしている。 制御信号Ｖを得る具体的な例としては、周波数
信号Vfがあらかじめ定めた周波数比と大きくず
れている場合は、主に周波数信号Vfを用いてあ
らかじめ定められた周波数比に近づくように制御
電圧を発生し、周波数信号Vfがあらかじめ定め
た値に近い場合は、主に位相差信号Vpを用いて
一定の位相差となるように制御電圧を発生する制
御を行う。 電圧制御発振器８は制御電圧に応じた周波数の
クロツクを発生し、これを分周回路９、周波数カ
ウンター６に供給すると共に、Ａ／Ｄ変換器２へ
供給する。既述したように、分周回路９はクロツ
クを分周してデイジタルの同期信号を得て位相比
較回路５へ供給する。一方、Ａ／Ｄ変換器２は、
電圧制御発振器８から得られる位相同期したクロ
ツクを用いてＡ／Ｄ変換を行つてデイジタル化さ
れたテレビ信号を出力端子３に供給する。 第２図は、前述したような制御信号Ｖを得る場
合の制御回路７の具体的構成の一例を示すブロツ
ク図である。 この例では、周波数信号Vfと基準の周波数信
号Vfpが供給される減算器１０と、位相差信号Vp
と減算器１０からの出力が与えられる判定回路１
１とと、位相差信号Vp及び減算器１０の出力の
それぞれに判定回路１１で得られる所定の係数を
乗じた信号を取り出す乗算器１２，１３と、これ
ら乗算器１２，１３からの信号を加算して制御信
号Ｖとする加算器１４とを用いている。 第２図に示すように、位相差信号Vpは判定回
路１１と乗算器１２へ供給される。周波数信号
Vfは基準の周波数信号Vfpが減算器１０で減算さ
れ、周波数差信号V△fが得られ、乗算器１３と
判定回路１１へ供給される。この判定回路１１で
は位相差信号Vpと周波数差信号V△fとから位相
差信号の係数Kpと周波数信号の係数Kfを定め乗
算器１２及び１３へ供給する。乗算器１２及び１
３では各々の係数に応じて乗算を行つて加算器１
４へ供給し、加算器１４の出力には制御信号Ｖが
得られる。 判定回路１１の判定方法としては、例えば位相
差信号Vpと周波数差信号V△fの大小に応じて乗
算器１２及び１３の係数Kp及びKfを次の表１の
ように制御して出力する。
【表】
第３図は制御回路７の別な具体的構成例を示す
ブロツク図である。第３図の場合は、第２図の構
成において、更に位相差信号Vpのジツタ量を検
出するジツタ検出回路１５をもうけ、ジツタ量の
大小も判定の条件に含める構成となつている。ジ
ツタ量の検出方法としては、例えば分散や絶対値
の平均からジツタ量を求める。判定回路１１の判
定方法としては、例えば位相差信号Vpとそのジ
ツタ量及び周波数差信号V△fの大小に応じて乗
算器１２及び１３の係数Kp及びKfを次の表２の
ように制御して出力する。
ブロツク図である。第３図の場合は、第２図の構
成において、更に位相差信号Vpのジツタ量を検
出するジツタ検出回路１５をもうけ、ジツタ量の
大小も判定の条件に含める構成となつている。ジ
ツタ量の検出方法としては、例えば分散や絶対値
の平均からジツタ量を求める。判定回路１１の判
定方法としては、例えば位相差信号Vpとそのジ
ツタ量及び周波数差信号V△fの大小に応じて乗
算器１２及び１３の係数Kp及びKfを次の表２の
ように制御して出力する。
以上説明したように本発明は、位相比較によつ
て得られる位相差信号の他に、周波数比を検出し
て周波数信号を得る手段を設け、位相差信号と周
波数信号とを用いて電圧制御発振器を制御するこ
とにより、VTRからのテレビ信号のように水平
同期信号がジツタを有するテレビ信号の場合でも
安定した周波数のクロツクを発振できる効果があ
る。
て得られる位相差信号の他に、周波数比を検出し
て周波数信号を得る手段を設け、位相差信号と周
波数信号とを用いて電圧制御発振器を制御するこ
とにより、VTRからのテレビ信号のように水平
同期信号がジツタを有するテレビ信号の場合でも
安定した周波数のクロツクを発振できる効果があ
る。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の制御回路の具体的な構成例を示
すブロツク図、第３図は同じくその制御回路の他
の構成例を示すブロツク図である。 １…入力端子、２…Ａ／Ｄ変換器、３…出力端
子、４…同期分離回路、５…位相比較回路、６…
周波数カウンター、７…制御回路、８…電圧制御
発振器、９…分周回路、１０…減算器、１１…判
定回路、１２，１３…乗算器、１４…加算器、１
５…ジツタ検出回路。
第２図は第１図の制御回路の具体的な構成例を示
すブロツク図、第３図は同じくその制御回路の他
の構成例を示すブロツク図である。 １…入力端子、２…Ａ／Ｄ変換器、３…出力端
子、４…同期分離回路、５…位相比較回路、６…
周波数カウンター、７…制御回路、８…電圧制御
発振器、９…分周回路、１０…減算器、１１…判
定回路、１２，１３…乗算器、１４…加算器、１
５…ジツタ検出回路。
Claims (1)
- 【特許請求の範囲】 １ テレビ信号の水平同期信号に位相同期してク
ロツクを発生する回路において、 制御信号に応じた周波数のクロツクを発生する
電圧制御発振器と、 テレビ信号から分離された水平同期信号と、前
記電圧制御発振器の発振クロツクを分周して得ら
れるデイジタルの同期信号の位相のずれを検出し
て位相差信号を出力する手段と、 前記電圧制御発振器の発振周波数と水平同期信
号との周波数比を検出して周波数信号を出力する
手段と、 前記位相差信号と前記周波数信号とから両者の
信号の大小関係より各々の制御利得を適応的に変
えて加算し、前記電圧制御発振器を制御する前記
制御信号を発生する手段とを備え、 水平同期信号がジツタを有し不安定なものであ
つても、水平同期信号に同期した標本化クロツク
を得ることを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188563A JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188563A JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346073A JPS6346073A (ja) | 1988-02-26 |
| JPH0573311B2 true JPH0573311B2 (ja) | 1993-10-14 |
Family
ID=16225878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188563A Granted JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346073A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4504522B2 (ja) * | 1999-07-09 | 2010-07-14 | パナソニック株式会社 | 画質補正装置 |
| JP3665512B2 (ja) | 1999-07-12 | 2005-06-29 | 株式会社東芝 | 二値信号の比較装置及びこれを用いたｐｌｌ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223284A (ja) * | 1985-07-23 | 1987-01-31 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
-
1986
- 1986-08-13 JP JP61188563A patent/JPS6346073A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346073A (ja) | 1988-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579351A (en) | Jitter suppression circuit | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| US6522366B1 (en) | Dual-loop PLL circuit and chrominance demodulation circuit | |
| JPH0573311B2 (ja) | ||
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| US5631708A (en) | Automatic phase control apparatus | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JPS6291094A (ja) | デジタル色信号処理回路 | |
| JPS647556B2 (ja) | ||
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| KR0164554B1 (ko) | 수평동기신호를 이용한 비데오 동기신호 검출회로 | |
| JPH09200044A (ja) | 定常位相誤差低減方式 | |
| JPS644712B2 (ja) | ||
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JPH06101862B2 (ja) | Ａｆｃ装置 | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPH01181212A (ja) | くし形フイルタ | |
| JPH0767135A (ja) | ディジタルｙ／ｃ分離装置 | |
| JPH05153633A (ja) | アナログ／デイジタル変換装置 |