JPH0573333B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、シリコン（Si）基板上にこの基板
と格子定数が異なつた化合物半導体層、特に、
−族化合物半導体層をヘテロエピタキシヤル成
長させる方法に関する。

（従来の技術） 従来より、Si基板上にGaAs等の−族化合
物半導体層を成長させて、大型の良質のウエハを
製作する技術の開発が進められ、実用に供されて
いる。Si基板にこれら化合物半導体層をヘテロエ
ピタキシヤル成長させる方法として、例えば、文
献：「JAPANESE JOURNAL OF APPLIED
PHYSICS、Vol.23.No.11、（1984）pp.L843〜
L845」に開示されているような２段階成長法が
用いられている。先ず、この従来方法につき簡単
に説明する。

第２図は、この従来の２段階成長法を説明する
ための成長温度の説明図であり、横軸に時間及び
縦軸に温度（℃）をブロツトして示してある。ま
た、第３図は従来方法の説明に供するウエハ断面
図である。

第２図及び第３図に示すように、Si基板１０を
900℃程度の温度で熱処理した（第２図にＩで示
す。）後、第１段階では、400℃程度の低温で
GaAsの薄層すなわちバツフア層１２を第一層目
の成長層として成長させ（第２図にで示す。）、
続いて、第２段階でGaAs層１４を第二層目の成
長層として成長させる（第２図にで示す。）。こ
の第２段階での第二層目のGaAs層の成長（第２
図の）は、第１段階（第２図の）での第一層
目のGaAs層の成長を一旦停止させて、通常の
GaAsの成長温度である例えば700℃程度の温度
にまで昇温させてからこのGaAs層１４の成長を
再開する方法である。

この２段階成長法によれば、無極性結晶上への
有極性の結晶を成長させ、単一のドメインの成長
層を得ることが出来るものである。さらに、基板
と成長層との間に格子不整合があつても結晶の成
長が可能であり、従つて、上述した２段階成長法
はSi基板上にGaAs等の化合物半導体の格子不整
合を有する結晶を成長させるための有効な方法で
ある。

（発明が解決しようとする課題） ところで、このようにSi基板１０上に化合物半
導体成長層を形成して得られたウエハは、従来と
同様に、種々の電子デバイス素子が作り込まれる
わけであるが、そのためには当然ながら成長層の
表面は鏡面であることが望ましい。

しかしながら、この２段階成長法による場合に
は、この成長層の表面状態は低温で成長させた第
一層目の成長層（バツフア層）の膜厚及びこれに
続いて昇温して成長される第二層目と成長層の当
該成長温度によつて影響を受けるため、電子デバ
イス素子を作り込んだとき期待通りのよい特性が
得られるような成長層表面を必ずしも得ることが
出来ない。

特に、第一層目の膜厚が薄い場合に、続いて成
長させる第二層目の成長温度が高いと、単一のド
メインの成長層は得られたとしても、成長層の表
面は荒れた面となる傾向があつた。例えば、低温
成長で得られた薄い成長膜は第二層目の成長層の
成長温度まで昇温している間にアニールされてこ
の薄板を構成している原子が動きバツフア層とし
て働くわけであるが、第一層目の成長層の膜厚が
薄すぎると、アニール温度が高い場合には膜の凝
縮が起り成長層に凹凸が多く出来てしまう。ま
た、極端な場合には、Si表面が表われたりするこ
ともあるので、その上側の第二層目の成長層の表
面が荒れてしまう。

このような成長層の表面荒れの発生を防止する
ためは、第一層目の成長層を膜厚を厚くすればよ
い。しかし、膜厚が厚すぎると、アニールを行つ
ても原子の並び換えが充分でなくなるため、良好
なバツフア層とならない。

従つて、この２段階成長法による場合には、成
長層の表面を鏡面かほぼこれに近い良い面にする
ためには、第一層目の成長層の膜厚を100〜200Å
程度に精度良く制御することが必要であるが、こ
の制御が困難であつた。また、仮りに第一層の膜
厚を制御出来たとしても、第二層目の成長層の成
長温度が通常の成長温度よりも高い場合には、成
長表面の荒れを押えることは困難であつた。

この発明は上述した従来の課題に鑑み成された
ものであり、従つて、この発明の目的は、第一層
目の成長層の状態及びその後の成長層の成長温度
にかかわらず、成長層に電子デバイス素子を作り
込んだとき良好な特性が得られるような当該成長
層の良好な表面状態、すなわち、いわゆる鏡面を
再現性良く実現出来、しかも、実施が容易とな
る、化合物半導体層の成長方法を提供することに
ある。

（課題を解決するための手段） この目的の達成を図るため、この発明は、シリ
コン（Si）基板上に、あらかじめ選択された−
族化合物半導体からなる化合物半導体層をエピ
タキシヤル成長させるに当り、 900〜1000℃の範囲内の温度で、前記基板を熱
処理する工程と、 前記熱処理された基板上に、400〜450℃の範囲
内の温度で、200Å以下の厚さの前記化合物半導
体の第一バツフア層を成長させる工程と、 前記第一バツフア層上に、550〜600℃の範囲内
の温度で、前記化合物半導体の第二バツフア層を
成長させる工程と、 前記第二バツフア層上に、前記化合物半導体の
通常の成長温度で、前記化合物半導体層を成長さ
せる工程とを含むことを特徴とする。

（作用） この発明の構成によれば、２段階成長法を行う
に当り、Si基板の熱処理後、この基板上にこの熱
処理温度よりも充分低い第一温度で化合物半導体
の第一バツフア層を成長させる。続いて、この第
一バツフア層の成長を一旦停止させてこの化合物
半導体の通常の成長温度まで昇温させる途中の中
間の第二温度で第二バツフア層を成長させる。続
いて、この第二バツフア層の成長を一旦停止させ
てこの化合物半導体の通常の成長温度にまで昇温
させてこの温度で第二バツフア層上に化合物半導
体層を成長させる。この第二温度は、第一バツフ
ア層を構成する原子が充分に再配列して単一のド
メインとなる温度であつてしかも通常の成長温度
よりも低い温度とする。

この第二バツフア層を上述した第二温度で成長
させることによつて、第一バツフア層の膜厚にバ
ラツキがあつたとしても、その後に通常の成長温
度で成長される化合物半導体層の表面が良好な鏡
面又はこれに近い面となる。従つて、第一バツフ
ア層の成長条件を厳密に制御する必要はなくなり
その成長条件の範囲を広くとることが出来るので
この方法の実施が簡単かつ容易となる。

（実施例） 以下、図面を参照して、この発明の実施例を説
明する。

この実施例では、Si基板上に−族化合物半
導体のうち一例としてGaAs層をMOCVD法によ
つて成長させてウエハを得る場合につき説明す
る。

第１図はこの発明の化合物半導体層の成長方法
における成長温度の説明図であり、横軸に時間及
び縦軸に温度（℃）を取つて示してある。第４図
はこの発明の成長方法の説明に供するウエハの部
分的断面図である。尚、これら図は、この発明を
理解出来る程度に概略的に示してあるにすぎず、
また、断面を表わすハツチング等は省略して示し
てある。また、これら図において、第２図及び第
３図に示した構成成分等と同一の構成部分等に対
しては同一の符号を付して示し、その詳細な説明
は省略する。

また、以下説明する実施例は単なる好適例であ
るにすぎないため、数値的条件、その他の条件は
この実施例にあげた例にのみ限定されるものでな
いことを理解されたい。

先ず、Si基板１０を用意し、これを従来と同様
に、900〜1000℃程度の範囲内の好適な温度で加
熱処理を行つてその表面の清浄化を行う（第１図
にＩで示す。）。この実施例では、950℃で５分間
の加熱処理を行つた。

次に、この基板１０上に２段階成長法によつ
て、GaAs層を成長させる。そのため、第１段階
では、従来と同様に、温度を基板熱処理温度より
も充分に低い成長温度、すなわち、400〜450℃程
度の低温の第一温度にまで炉内の温度を低下させ
る。この実施例では、第一温度を400℃とした。
この低温度で原料ガスとして例えばトリメチルガ
リウム（Ga（CH₃）₃）及びアルシン（AsH₃）と、
キヤリアガスとして水素（H₂）ガスとを任意好
適な成長条件で流し、Si基板１０上に200Å以下
の膜厚、好ましくは、100〜200Å程度の膜厚の
GaAs層１２を成長させる（第１図にで示
す。）。このGaAs層は従来の第一層（第３図に１
２で示す層）に対応しており、第一バツフア層と
して機能する。尚、200Åより厚い膜とすると良
好なバツフア層として機能しなくなる恐れがあ
る。この実施例では、第一バツフア層の厚さを
150Åとした。

次に、この発明では第２段階のGaAs層の成長
を行う前に、第二バツフア層１６を成長させる。
この第二バツフア層１６の成長に当り、先ず、原
料ガス等の供給を止めて、第一バツフア層１２の
成長を一旦停止した後、この第一温度から徐々に
炉内の温度を、好ましくは550〜600℃程度の範囲
内の適当な第二温度に上昇させる。この実施例で
は、第二温度を600℃とした。この第二温度は
GaAsの通常の650〜750℃の成長温度よりも低い
温度であるが、この第二温度へ昇温することによ
つて、第一バツフア層１２を構成する原子の並び
換えが起つて原子が再配列して、単一のドメイン
となるので、第一バツフア層１２は有効なバツフ
ア層となる。尚、この程度の温度では、原子が動
くことによつて生ずる表面の凹凸はそれ程大きく
なく、従つて、この第一バツフア層１２の膜厚が
薄くても、下地のSi基板１０の表面が表われるよ
うなことがなくなる。

そして、この発明では、この第二温度で原料ガ
ス等の供給を再開して、第一バツフア層１２上に
GaAsの第二バツフア層１６を例えば1000〜5000
Åの膜厚に成長させる（第１図にで示す。）。こ
の実施例では、第二バツフア層の厚さを4000Åと
した。この第二バツフア層１６は、下地の第一バ
ツフア層１２に凹凸があつたとしても、凹凸は極
めて少なく、それ以上温度を上昇させてもこの第
二バツフア層１６の表面の平坦さに変化が生じな
い。

このような平坦性の良い第二バツフア層１６の
成長後、炉内温度を再び温度を昇温させてGaAs
の通常の成長温度である650〜750℃程度の範囲内
の適当な温度にする。この実施例では、この温度
を700℃とした。その温度で原料ガス等を流して、
従来と同様に、第二バツフア層１６上に、電子デ
バイス素子を作り込むためのGaAsの通常の成長
層１４（従来の第二層目の成長層に対応する。）
を適当な膜厚で成長させる（第１図にで示
す。）。この通常の成長層１４の表面と、従来の２
段階成長法により成長させたGaAs層の表面を、
干渉顕微鏡により写真投影して比較した。その結
果、この実施例の成長層１４は、従来のものに比
べ、表面の凹凸減少していることがわかつた。し
たがつて、この成長層１４に電子デバイス素子を
作り込んだとき、良好な特定を確保することが期
待できる。

尚、上述した実施例で特に言及しなかつた種々
の成長条件は設計に応じて任意好適な条件として
設定することが出来る。

この発明は上述した実施例にのみ限定されるも
のではなく、多くの変形又は変更をなし得ること
明らかである。例えば、GaA以外の−族化
合物半導体材料例えばInP、GaP、これらの混
晶、その他の材料を用いてもこの発明を適用する
ことが出来る。

また、この化合物半導体層の成長をMOCVD
法以外の方法で成長させる場合にも、この発明の
成長方法を適用して好適である。

（発明の効果） 上述した説明からも明らかなように、この発明
の化合物半導体層の成長方法によれば、第一層目
の第一バツフア層の他の、従来の第二層目に対応
する化合物半導体の成長層の成長をを行う前に、
この第一バツフア層と成長温度と化合物半導体層
の通常の成長温度と間の中間の温度で第一バツフ
ア層上に第二バツフア層を成長させるので、第一
バツフア層の膜厚のバラツキが大きくても、ま
た、その膜厚が薄くても、この第二バツフア層上
に成長させた常に成長層の表面は平坦となり、い
わゆる鏡面又はこれに近い面とすることが出来
る。

また、この発明によれば、このような良好な成
長層を得るためのバツフア層の成長条件の範囲が
広くなるので、この発明の成長方法は簡単かつ容
易である。

【図面の簡単な説明】

第１図はこの発明の化合物半導体層の成長方法
の説明に供する成長温度の説明図、第２図は従来
方法の説明に供する成長温度の説明図、第３図は
従来方法の説明に供するウエハ断面図、第４図は
この発明の化合物半導体層の成長方法の説明に供
するウエハ断面図である。 １０……Si基板、１２……第一バツフア層、１
４……通常の成長層、１６……第二バツフア層。

Claims (1)

1. 【特許請求の範囲】 １ シリコン（Si）基板上に、あらかじめ選択さ
   れた−族化合物半導体からなる化合物半導体
   層をエピタキシヤル成長させるに当り、 900〜1000℃の範囲内の温度で、前記基板を熱
   処理する工程と、 前記熱処理された基板上に、400〜450℃の範囲
   内の温度で、200Å以下の厚さの前記化合物半導
   体の第一バツフア層を成長させる工程と、 前記第一バツフア層上に、550〜600℃の範囲内
   の温度で、前記化合物半導体の第二バツフア層を
   成長させる工程と、 前記第二バツフア層上に、前記化合物半導体の
   通常の成長温度で、前記化合物半導体層を成長さ
   せる工程と を含むことを特徴とする化合物半導体層の成長方
   法。 ２ 前記−族化合物半導体をGaAsとし、前
   記通常の成長温度を650〜750℃の範囲内の温度と
   する請求項１記載の化合物半導体層の成長方法。