JPH0573356A

JPH0573356A - デバツグ支援方法

Info

Publication number: JPH0573356A
Application number: JP3258769A
Authority: JP
Inventors: Teruhiko Ohara; 輝彦大原; Kenji Katou; 研児加藤
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1991-09-11
Filing date: 1991-09-11
Publication date: 1993-03-26
Anticipated expiration: 2012-07-30
Also published as: JP2636101B2

Abstract

(57)【要約】【目的】処理を一時停止させ、プログラムのデバッグ
を行なう場合において、処理を一時停止するための例外
の発生頻度を抑え、デバッグ時のオーバヘッドを小さく
することのできるデバッグ支援方法を提供することを目
的とする。【構成】予め設定された特定のアドレスがアクセスさ
れたとき、アクセス対象となるデータの属性を判断す
る。この判断の結果、データの属性が予め設定された属
性の場合、処理を一時停止させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムの処理を一
時停止させてデバッグを行なうデバッグ支援方法に関す
る。

【０００２】

【従来の技術】プログラムの開発過程で、仕上り状況を
評価するため、デバッグと呼ばれる作業が実施される。
デバッグ作業の支援方法（デバッグ支援方法）として、
命令トレース、メモリアクセストレース、ウォッチポイ
ント機構による方法等が一般に知られている。命令トレ
ースのデバッグ支援方法（第１の方法）は、１命令毎に
処理を一時停止し、その時点の状態を調べるものであ
る。

【０００３】メモリアクセストレースのデバッグ支援方
法（第２の方法）は、メモリアクセスが発生するたびに
処理を一時停止し、その時点のアドレスとデータを調
べ、実際に処理を続行するか否かを決定するものであ
る。ウォッチポイント機構のデバッグ支援方法（第３の
方法）は、まず、メモリアクセスのウォッチポイント
（監視点）のアドレスを所定のレジスタ等に記憶させ
る。そして、このアドレスに対してメモリアクセスが生
じた場合、処理を一時停止してその時点の状態を調べた
り変更したりすることを可能としたものである。

【０００４】なお、処理の一時停止は、本来発生するこ
とのない割込み等の例外を発生させることにより実現す
る。例外が発生すると、中央処理装置は、例外が発生し
た命令に係る処理を一時停止して例外処理、即ちデバッ
グのためのプログラムを実行する。

【０００５】

【発明が解決しようとする課題】プログラムのデバッグ
を行なう際に、ある特定のデータのメモリトラフィッ
ク、即ち、ある特定のデータのメモリへの書込みもしく
はメモリからの読み出しが発生したとき、効率良くこの
アクセスを検出したい場合がある。具体的には、タグア
ーキテクチャを採用している中央処理装置において、特
定のタグ（属性）を持ったデータに対して行なった場
合、ループ制御に使用していた変数の値が、例えば零に
なった場合、そして、特定のアドレスの特定のビットフ
ィールドに対してアクセスを行なった場合を挙げること
ができる。これらの検出を行なう場合、先に説明した第
１の方法の場合、１命令を処理するたびに一時停止が生
じるので、オーバヘッドが大きい（処理の一時停止が多
い）といった問題が生じていた。

【０００６】第２の方法の場合、メモリアクセス毎に一
時停止が生じるので、やはりオーバヘッドが大きいとい
った問題が生じていた。そして第３の方法の場合、プロ
グラム中の変数が中央処理装置の汎用レジスタにのみ記
憶されている場合や、特定アドレスの特定ビットフィー
ルドに操作を行なう時に効率良くデバッグを行なえない
といった問題が生じていた。また、プログラムの稼働時
間に制限があるリアルタイムプログラムのデバッグを行
なう場合、オーバヘッドが大きいために何れの方法も適
さないという問題が生じていた。

【０００７】本発明は以上の点に着目してなされたもの
で、処理を一時停止させ、プログラムのデバッグを行な
う場合において、処理を一時停止するための例外の発生
頻度を抑え、デバッグ時のオーバヘッドを小さくするこ
とのできるデバッグ支援方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明のデバッグ支援方
法は、特定の記憶領域中に指定されたアドレスをアクセ
スした時に処理を一時停止させ、プログラムのデバッグ
を行なう場合において、予め設定された特定の前記アド
レスがアクセスされたとき、アクセス対象となるデータ
の属性を判断し、前記データの属性が予め設定された属
性の場合、前記処理を一時停止させる。

【０００９】

【作用】この方法は、予め設定された特定のアドレスが
アクセスされたとき、アクセス対象となるデータの属性
を判断する。この判断の結果、データの属性が予め設定
された属性の場合、処理を一時停止させる。

【００１０】

【実施例】図１に、本発明に係るデータ構造説明図を示
す。この実施例の場合、１単位（１語）のデータが４０
ビットから構成され、更に下位３２ビットが値部ＤＰ、
上位８ビットがタグ部ＴＰに割当てられたものとする。
そして、本発明に係る中央処理装置には、幅４０ビット
のデータを記憶する、３２本の汎用レジスタGR0 〜GR31
が設けられているものとする。各汎用レジスタの下位３
２ビットには、データＤＴの値部ＤＰの内容が、上位８
ビットにはタグ部ＴＰの内容が記憶されることになる。

【００１１】図２は、本発明に係る特殊レジスタの説明
図である。図は、本発明に係る中央処理装置に設けられ
る特殊レジスタを示したものである。監視データレジス
タWDR は、監視を行なうデータを指定する４０ビットの
レジスタであり、下位３２ビットにデータＤＴの値部Ｄ
Ｐを、上位８ビットにタグ部ＴＰを記憶する。

【００１２】監視データイネーブルレジスタWDERは、監
視を行なうデータ（監視データレジスタWDR に記憶され
たデータ）の内、監視対象として有効とするビットを指
定するもので、この監視データイネーブルレジスタWDER
に“１”がセットされたビットに対応する監視データレ
ジスタWDR上のビットのみが監視の対象となる。この監
視データイネーブルレジスタWDERも４０ビットのレジス
タであり、下位３２ビットがデータＤＴの値部ＤＰを監
視対象とするか否かを指定するために利用され、上位８
ビットがタグ部ＴＰを監視対象とするか否かを指定する
ために利用される。

【００１３】例えば、監視データイネーブルレジスタWD
ERの上位８ビットのみが“１”にセットされた場合、監
視データレジスタWDR の上位８ビットのみが監視対象と
するデータＤＴか否かの判定に利用されることになり、
監視データイネーブルレジスタWDERの下位３２ビットの
みが“１”にセットされた場合、WDR の下位３２ビット
のみが監視対象とするデータＤＴか否かの判定に利用さ
れる。メモリアドレスレジスタMAR は、中央処理装置
が、中央処理装置外部との間でデータ転送を行なう時、
アクセスアドレスを記憶する３２ビットのレジスタであ
る。

【００１４】監視領域上限レジスタWFURは、監視を行な
う領域（記憶領域）の上限アドレスを記憶する３２ビッ
トのレジスタである。監視領域下限レジスタWFLRは、監
視を行なう領域の下限を記憶する３２ビットのレジスタ
である。例外発生条件指定レジスタWECRは、例外を発生
する条件を記憶する３２ビットのレジスタで、下位５ビ
ットが利用される。

【００１５】ビット０は、内容が“１”の場合、ロード
命令（読み出し命令）を処理した時に例外を発生させ、
内容が“０”の場合、ロード命令を処理しても例外を発
生させない指定を意味する。ビット１は、内容が“１”
の場合、ストア命令（書込み命令）を処理した時に例外
を発生させ、内容が“０”の場合、ストア命令を処理し
ても例外を発生させない指定を意味する。ビット２は、
内容が“１”の場合、監視対象を汎用レジスタへの書き
戻しデータとし、内容が“０”の場合、監視対象をメモ
リ間転送データとする指定を意味する。ビット３は、内
容が“１”の場合、監視データ（監視データレジスタWD
R の内容）の指定を有効とし、内容が“０”の場合、監
視データの指定を無効とする指定を意味する。ビット４
は、内容が“１”の場合、領域指定（監視上限レジスタ
WFUR、監視下限レジスタWFLR）を有効とし、内容が
“０”の場合、領域指定を無効とする指定を意味する。

【００１６】ビット３，４は、ビット０，１に対する付
加条件である。例えば、ビット０，３，４に内容“１”
がセットされた場合に例外が発生する条件は、“ロード
命令を処理し”かつ“メモリ間転送データが監視データ
と一致し”かつ“指定された領域内へのアクセス”であ
った場合となる。図３は、中央処理装置におけるメモリ
アクセス命令の説明図である。メモリアクセスについて
は、２つの命令が定義されている。まず、（１）にはロ
ード命令の例を示している。これは、メモリアドレスレ
ジスタMAR で指定されるアドレスの内容を、汎用レジス
タGRi に格納する命令である。

【００１７】次に、（２）にストア命令の例を示してい
る。これは、汎用レジスタGRi の内容を、メモリアドレ
スレジスタMAR で指定されるアドレスを格納する命令で
ある。なお“ｉ”は、汎用レジスタを特定する数値０〜
３１が設定される。これらの特殊レジスタへの値の設定
は、中央処理装置の内部バスを介して実施される。

【００１８】図４に、本発明に係る監視データ処理回路
のブロック図を示す。図は、本発明に係る中央処理装置
の内部に設けられるもので、切換え器及び監視データレ
ジスタWDR の出力は、exclusive-ORゲート（EORG）２か
ら構成される一致比較器に入力している。EORG２の出力
及び監視データイネーブルレジスタWDERの出力は、アン
ドゲート（ANDG）３に入力している。ANDG３の出力は、
ゼロ検出器４に入力し、ゼロ検出器４からは監視データ
ディテクト信号（WDD ）が出力される。

【００１９】切換え器１は、入力するメモリ転送データ
及び汎用レジスタ書き戻しデータの何れかを、例外発生
情報指定レジスタWECRのビット２の値に対応して出力す
るものである。EORG２は、切換え器１の出力と、監視デ
ータレジスタWDR の内容をビット単位で比較するもので
ある。ANDG３は、EORG２の出力と監視データイネーブル
レジスタWDERの内容をビット単位で論理積を計算するも
のである。ゼロ検出器４は、ANDG３から出力されるビッ
トが全てゼロか否かを検出し、全てゼロであれば、WDD
を“１”に設定し、全てゼロでなければ、WDD を“０”
に設定するものである。

【００２０】図５に、監視領域処理回路のブロック図を
示す。比較器１１は、メモリアドレスレジスタMAR と監
視領域上限レジスタWFURの内容を比較し、WFUR≧MAR の
場合、上限信号UPPER を“１”に設定し、その他の場
合、上限信号UPPER を“０”に設定するものである。比
較器１２は、メモリアドレスレジスタMAR と監視領域下
限レジスタWFLRの内容を比較し、WFLR≦MAR の場合、下
限信号LOWER を“１”に設定し、その他の場合、下限信
号LOWER を“０”に設定するものである。

【００２１】図６に、命令解読回路のブロック図を示
す。処理中の命令を保持するコードレジスタCODEREG の
出力には、命令解読器２１が接続されている。命令解読
器２１は、コードレジスタCODEREG の内容を解読し、解
読結果がロード命令である場合、INST＿LOADを“１”に
設定し、その他の場合、INST＿LOADを“０”に設定す
る。また、解読結果がストア命令である場合、INST＿ST
ORを“１”に設定し、その他の場合、INST＿STORを
“０”に設定するものである。

【００２２】図７に、本発明に係る例外検出回路のブロ
ック図を示す。例外検出器３１には、先に説明したINST
＿LOAD，INST＿STOR，WDD ，UPPER ，LOWER が入力し、
更に、例外発生条件指定レジスタWECRが接続されてい
る。例外検出器３１は、入力する各種信号及び例外発生
条件指定レジスタWECRの内容に基づいて、出力信号EXP
を“１”もしくは“０”に設定するものである。出力信
号EXP は、例外を発生させる場合、“１”に設定され、
それ以外の場合、即ち、例外を発生させることなく処理
を継続させる場合、“０”に設定される。

【００２３】例外検出器３１の動作は、以下の４つに場
合分けすることができる。第１に、例外発生条件指定レ
ジスタWECRのビット３，４が共に“１”の場合、INST＿
LOAD＝“１”，WECRのビット０＝“１”，WDD ＝
“１”，UPPER ＝“１”，LOWER ＝“１”、もしくは、
INST＿STOR＝“１”，WECRのビット１＝“１”，WDD ＝
“１”，UPPER ＝“１”，LOWER＝“１”、の何れかの
条件が成立した場合に、出力信号EXP が“１”に設定さ
れる。

【００２４】第２に、例外発生条件指定レジスタWECRの
ビット３＝“１”，ビット４＝“０”の場合、INST＿LO
AD＝“１”，WECRのビット０＝“１”，WDD ＝“１”、
もしくは、INST＿STOR＝“１”，WECRのビット１＝
“１”，WDD ＝“１”、の何れかの条件が成立した場合
に、出力信号EXP が“１”に設定される。

【００２５】第３に、例外発生条件指定レジスタWECRの
ビット３＝“０”，ビット４＝“１”の場合、INST＿LO
AD＝“１”，WECRのビット０＝“１”，UPPER ＝
“１”，LOWER ＝“１”、もしくは、INST＿STOR＝
“１”，WECRのビット１＝“１”，UPPER ＝“１”，LO
WER ＝“１”、の何れかの条件が成立した場合に、出力
信号EXP が“１”に設定される。

【００２６】第４に、例外発生条件指定レジスタWECRの
ビット３，４が共に“０”の場合、INST＿LOAD＝
“１”，WECRのビット０＝“１”、もしくは、INST＿ST
OR＝“１”，WECRのビット１＝“１”、の何れかの場合
に、出力信号EXP が“１”に設定される。

【００２７】第１の場合は、監視データイネーブルレジ
スタWDERにより指定された、監視データレジスタWER の
ビットと、転送データが一致し、かつメモリアドレスレ
ジスタMAR の内容が監視領域上限レジスタWFURと監視領
域下限レジスタWFLRで特定される領域内であるロード命
令もしくはストア命令について条件が成立する。第２の
場合は、第１の場合の成立条件から、メモリアドレスレ
ジスタMAR の内容の領域に関する条件を削除した条件で
ある。

【００２８】第３の場合は、監視データレジスタWDR の
内容に関わらず、メモリアドレスレジスタMAR の内容が
監視領域上限レジスタWFURと監視領域下限レジスタWFLR
で特定される領域であるロード命令もしくはストア命令
について条件が成立する。そして、第４の場合は、単に
ロード命令もしくはストア命令が実行されることにより
条件が成立するものである。

【００２９】ところで、上記実施例においては、メモリ
に関するデータ転送を例を説明したが、例外発生条件指
定レジスタWECRのビット２＝“１”の場合、アドレスが
レジスタを特定するものに変更されることにより、その
まま４つの場合の条件成立を汎用レジスタのデータ書き
戻しにおいても実現することができる。

【００３０】

【発明の効果】以上説明したように、メモリのアクセス
もしくは汎用レジスタの更新を行なう場合、中央処理装
置が処理している命令の種類、アドレス、データの属性
の個々について例外検出、即ち処理の一時停止の条件を
設定でき、オーバヘッドの小さい効率の良いデバッグを
実現することができる。

【図面の簡単な説明】

【図１】本発明に係るデータ構造説明図である。

【図２】本発明に係る特殊レジスタの説明図である。

【図３】中央処理装置におけるメモリアクセス命令説明
図である。

【図４】本発明に係る監視データ処理回路のブロック図
である。

【図５】監視領域処理回路のブロック図である。

【図６】命令解読回路のブロック図である。

【図７】本発明に係る例外検出回路のブロック図であ
る。

【符号の説明】

１切換え器２ exclusive-ORゲート(EORG) ３アンドゲート（ANDG）４ゼロ検出器１１，１２比較器２１命令解読器３１例外検出器 WDR 監視データレジスタ WDER 監視データイネーブルレジスタ MAR メモリアドレスレジスタ WFUR 監視領域上限レジスタ WFLU 監視領域下限レジスタ WECR 例外発生条件指定レジスタ

Claims

【特許請求の範囲】

【請求項１】特定の記憶領域中に指定されたアドレス
をアクセスした時に処理を一時停止させ、プログラムの
デバッグを行なう場合において、予め設定された特定の前記アドレスがアクセスされたと
き、アクセス対象となるデータの属性を判断し、前記データの属性が予め設定された属性の場合、前記処理を一時停止させることを特徴とするデバッグ支
援方法。