JPH0573429A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPH0573429A JPH0573429A JP2400308A JP40030890A JPH0573429A JP H0573429 A JPH0573429 A JP H0573429A JP 2400308 A JP2400308 A JP 2400308A JP 40030890 A JP40030890 A JP 40030890A JP H0573429 A JPH0573429 A JP H0573429A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- address
- data
- write pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【構成】電源オン後、マルチプレクサ９，１０，１１は
メモリ５に入力されるアドレスとデータとライトパルス
とをデータ出力回路２とアドレス発生回路３とライトパ
ルス発生回路６とから受けとり、メモリ５の全セルに対
して書込み動作を行う。書込みが終了すると、マルチプ
レクサ９，１０，１１はメモリ５に供給されているアド
レスとデータとライトパルスをプロセッサ１から供給す
るように切替える。 【効果】メモリの全セルにデータを書込む動作を外部回
路で行うことにより、プログラムとの並列動作が可能と
なりメモリ診断の時間を短縮できる効果がある。
メモリ５に入力されるアドレスとデータとライトパルス
とをデータ出力回路２とアドレス発生回路３とライトパ
ルス発生回路６とから受けとり、メモリ５の全セルに対
して書込み動作を行う。書込みが終了すると、マルチプ
レクサ９，１０，１１はメモリ５に供給されているアド
レスとデータとライトパルスをプロセッサ１から供給す
るように切替える。 【効果】メモリの全セルにデータを書込む動作を外部回
路で行うことにより、プログラムとの並列動作が可能と
なりメモリ診断の時間を短縮できる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ診断方式に関す
る。
る。
【０００２】
【従来の技術】従来のメモリ診断方式は、プログラムに
よりメモリの全セルに任意の値を書込み、終了後に読み
出してアドレスごとに書き込んだ値と比較して診断する
ようになっていた。
よりメモリの全セルに任意の値を書込み、終了後に読み
出してアドレスごとに書き込んだ値と比較して診断する
ようになっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のメモリ
診断方式は、メモリの全セルにデータを書込み，読出し
比較するので、メモリ診断に時間がかかるという問題点
がある。
診断方式は、メモリの全セルにデータを書込み，読出し
比較するので、メモリ診断に時間がかかるという問題点
がある。
【０００４】
【課題を解決するための手段】本発明のメモリ診断方式
は、メモリにアドレスを与えるアドレス発生回路と、前
記メモリにデータを与えるデータ出力回路と、前記メモ
リにライトパルスを与えるライトパルス発生回路と、前
記メモリに入力される前記アドレス，データ，ライトパ
ルスを前記回路より受け取るかプロセッサより受け取る
かを切替える切替え回路とを有している。
は、メモリにアドレスを与えるアドレス発生回路と、前
記メモリにデータを与えるデータ出力回路と、前記メモ
リにライトパルスを与えるライトパルス発生回路と、前
記メモリに入力される前記アドレス，データ，ライトパ
ルスを前記回路より受け取るかプロセッサより受け取る
かを切替える切替え回路とを有している。
【０００５】
【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例のブロック図である。電源オン
後、マルチプレクサ９，１０，１１はメモリ５に入力さ
れるアドレスとデータとライトパルスとをデータ出力回
路２とアドレス発生回路３とライトパルス発生回路６と
から受けとり、メモリ５の全セルに対して書込み動作を
行う。書込みが終了すると、マルチプレクサ９，１０，
１１はメモリ５に供給されているアドレスとデータとラ
イトパルスをプロセッサ１から供給するように切替え
る。
１は、本発明の一実施例のブロック図である。電源オン
後、マルチプレクサ９，１０，１１はメモリ５に入力さ
れるアドレスとデータとライトパルスとをデータ出力回
路２とアドレス発生回路３とライトパルス発生回路６と
から受けとり、メモリ５の全セルに対して書込み動作を
行う。書込みが終了すると、マルチプレクサ９，１０，
１１はメモリ５に供給されているアドレスとデータとラ
イトパルスをプロセッサ１から供給するように切替え
る。
【０００６】図２は、メモリ診断間に行われるプロセッ
サ１での各Ｉ／Ｏの診断，初期設定の流れ図である。各
Ｉ／Ｏの診断，初期設定を行った後（ステップＳ１）、
全セルライト完になれば（ステップＳ２）、メモリを１
番値ずつリードし（ステップＳ３）、リードデータとラ
イトデータとが等しいかチェックする（ステップＳ
４）。
サ１での各Ｉ／Ｏの診断，初期設定の流れ図である。各
Ｉ／Ｏの診断，初期設定を行った後（ステップＳ１）、
全セルライト完になれば（ステップＳ２）、メモリを１
番値ずつリードし（ステップＳ３）、リードデータとラ
イトデータとが等しいかチェックする（ステップＳ
４）。
【０００７】
【発明の効果】以上説明したように本発明は、メモリの
全セルにデータを書込む動作を外部回路で行うことによ
り、プログラムとの並列動作が可能となりメモリ診断の
時間を短縮できる効果がある。
全セルにデータを書込む動作を外部回路で行うことによ
り、プログラムとの並列動作が可能となりメモリ診断の
時間を短縮できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１のプロセッサでの診断，初期設定の流れ図
である。
である。
１ プロセッサ ２ データ出力回路 ３ アドレス発生回路 ５ メモリ ６ ライトパルス発生回路 ９ マルチプレクサ １０ マルチプレクサ １１ マルチプレクサ
Claims (3)
- 【請求項１】 メモリにアドレスを与えるアドレス発生
回路と、前記メモリにデータを与えるデータ出力回路
と、前記メモリにライトパルスを与えるライトパルス発
生回路と、前記メモリに入力される前記アドレス，デー
タ，ライトパルスを前記回路より受け取るかプロセッサ
より受け取るかを切替える切替え回路とを有することを
特徴とするメモリ診断方式。 - 【請求項２】 前記ライトパルス発生回路が、前記切替
え回路へ切替え信号を出力し、前記切換え回路を切替え
ることを特徴とする請求項１記載のメモリ診断方式。 - 【請求項３】 前記切替え回路が、マルチプレクサであ
ることを特徴とする請求項１または２記載のメモリ診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400308A JPH0573429A (ja) | 1990-12-04 | 1990-12-04 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400308A JPH0573429A (ja) | 1990-12-04 | 1990-12-04 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573429A true JPH0573429A (ja) | 1993-03-26 |
Family
ID=18510220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2400308A Pending JPH0573429A (ja) | 1990-12-04 | 1990-12-04 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573429A (ja) |
-
1990
- 1990-12-04 JP JP2400308A patent/JPH0573429A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100622B2 (ja) | 同期型ダイナミックｒａｍ | |
| JPH0573429A (ja) | メモリ診断方式 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JP4327482B2 (ja) | 同期型半導体記憶装置 | |
| JPH04130943A (ja) | メモリ診断方式 | |
| JPH0391195A (ja) | メモリ回路 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH0810724B2 (ja) | ゲ−トアレイ及びメモリを有する半導体集積回路装置 | |
| JPH01140489A (ja) | 半導体記憶装置 | |
| JPH0612898A (ja) | 半導体メモリ用試験パターン発生器 | |
| JPH0498698A (ja) | 半導体メモリ用オンチップテスト方式 | |
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JP3380564B2 (ja) | 半導体記憶装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JP2659276B2 (ja) | 半導体記憶装置 | |
| JPH0447590A (ja) | メモリ内蔵型集積回路装置 | |
| JPH05158802A (ja) | メモリ回路制御方法およびメモリ制御回路 | |
| JPH0321936B2 (ja) | ||
| JPH0523449B2 (ja) | ||
| JPS63298450A (ja) | デ−タ処理装置 | |
| JPH02178745A (ja) | シングルチップマイクロコンピュータ | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPS6045827B2 (ja) | 試験パタ−ン発生器 | |
| JPH03177947A (ja) | メモリ装置の診断回路 | |
| JPH05100654A (ja) | キヤラクタジエネレータアクセス制御回路 |