JPH0523449B2 - - Google Patents
Info
- Publication number
- JPH0523449B2 JPH0523449B2 JP61137399A JP13739986A JPH0523449B2 JP H0523449 B2 JPH0523449 B2 JP H0523449B2 JP 61137399 A JP61137399 A JP 61137399A JP 13739986 A JP13739986 A JP 13739986A JP H0523449 B2 JPH0523449 B2 JP H0523449B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- data
- pattern data
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリIC診断回路に関し、特に大型
中央処理装置や磁気デイスクキヤツシユメモリ等
の大容量記憶回路のメモリICの良否を診断する
メモリIC診断回路に関する。
中央処理装置や磁気デイスクキヤツシユメモリ等
の大容量記憶回路のメモリICの良否を診断する
メモリIC診断回路に関する。
従来、この種のメモリIC診断回路は、マイク
ロプロセツサを使用し、マイクロプログラムによ
り所定の診断パターンデータを発生し、この診断
パターンデータをメモリICへ書込み、その後で
読出して書込み前の診断パターンデータと比較す
る構成になつていた。
ロプロセツサを使用し、マイクロプログラムによ
り所定の診断パターンデータを発生し、この診断
パターンデータをメモリICへ書込み、その後で
読出して書込み前の診断パターンデータと比較す
る構成になつていた。
〔発明が解決しようとする問題点〕
上述した従来のメモリIC診断回路は診断パタ
ーンデータの発生，読出し及びデータの比較等を
マイクロプロセツサを使用してマイクロプログラ
ムによつて行つているので、そのマイクロプログ
ラムの処理速度が遅い場合にはその診断時間が大
幅にかかるという欠点があり、又、マイクロプロ
グラムの処理速度を向上させて診断時間を短縮さ
せるためには使用するマイクロプロセツサが高価
になりすぎるという欠点があつた。
ーンデータの発生，読出し及びデータの比較等を
マイクロプロセツサを使用してマイクロプログラ
ムによつて行つているので、そのマイクロプログ
ラムの処理速度が遅い場合にはその診断時間が大
幅にかかるという欠点があり、又、マイクロプロ
グラムの処理速度を向上させて診断時間を短縮さ
せるためには使用するマイクロプロセツサが高価
になりすぎるという欠点があつた。
本発明の目的は、高価なマイクロプロセツサを
使用しないで診断時間を短縮することができるメ
モリIC診断回路を提供することにある。
使用しないで診断時間を短縮することができるメ
モリIC診断回路を提供することにある。
本発明のメモリIC診断回路は、少なくとも１
個のメモリICを備え、書込・読出信号の書込み
指示により診断パターンデータをこのメモリIC
に書込み、読出し指示によりこのメモリICに書
込まれた診断パターンデータを読出データとして
出力する記憶回路と、前記診断パターンデータを
記憶しておき、制御信号のデータ発生指示により
この診断パターンデータを出力し、データ比較指
示によりこの診断パターンデータと前記記憶回路
からの読出データとを比較し一致不一致信号を出
力するROM回路とを有している。
個のメモリICを備え、書込・読出信号の書込み
指示により診断パターンデータをこのメモリIC
に書込み、読出し指示によりこのメモリICに書
込まれた診断パターンデータを読出データとして
出力する記憶回路と、前記診断パターンデータを
記憶しておき、制御信号のデータ発生指示により
この診断パターンデータを出力し、データ比較指
示によりこの診断パターンデータと前記記憶回路
からの読出データとを比較し一致不一致信号を出
力するROM回路とを有している。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例を示すブロツク図で
ある。
ある。
この実施例は、入力切換信号ISにより入力デー
タを切換える入力データ切換回路１と、少なくと
も１個のメモリICを備え、書込・読出信号Ｗ／
Ｒにより入力データ切換回路１からのデータをこ
のメモリICに書込み、また、このメモリICに書
込まれたデータを読出データRDとして出力する
記憶回路２と、所定の診断パターンデータを記憶
しておき、制御信号RCの指示により、診断パタ
ーンデータTDを出力する一方、この診断パター
ンデータTDと記憶回路２からの読出データRD
とを比較し一致不一致信号TRを出力するROM
回路３と、入力切換信号IS，制御信号RC，書
込・読出信号Ｗ／Ｒ等を出力する制御回路４とを
有する構成となつている。
タを切換える入力データ切換回路１と、少なくと
も１個のメモリICを備え、書込・読出信号Ｗ／
Ｒにより入力データ切換回路１からのデータをこ
のメモリICに書込み、また、このメモリICに書
込まれたデータを読出データRDとして出力する
記憶回路２と、所定の診断パターンデータを記憶
しておき、制御信号RCの指示により、診断パタ
ーンデータTDを出力する一方、この診断パター
ンデータTDと記憶回路２からの読出データRD
とを比較し一致不一致信号TRを出力するROM
回路３と、入力切換信号IS，制御信号RC，書
込・読出信号Ｗ／Ｒ等を出力する制御回路４とを
有する構成となつている。
第１図において、モード選択信号MSが診断モ
ードでないときは、制御回路４は記憶回路２の入
力データを通常の入力データD1になるように入
力データ切換回路１に指示し、記憶回路２は通常
の入力データD1の書込み及び読出しを行う。
ードでないときは、制御回路４は記憶回路２の入
力データを通常の入力データD1になるように入
力データ切換回路１に指示し、記憶回路２は通常
の入力データD1の書込み及び読出しを行う。
診断モードがセツトされると、制御回路４は入
力データ切換回路１に対して記憶回路２への入力
データを診断パターンデータTDになるように指
示する。また、ROM回路３に対して制御信号RC
を送り、制御信号RCの情報がデータ発生指示の
ときには、診断パターンデータTDを発生し、入
力データ切換回路１を通して記憶回路２のメモリ
ICに診断パターンデータTDを書込む。診断パタ
ーンデータTD書込み後、書込・読出信号Ｗ／Ｒ
が読出し指示に変り、記憶回路２から書込まれた
診断パターンデータの読出しが行われ、これと同
時に制御回路４からの制御信号RCがデータ比較
指示に変り、書込む前の診断パターンデータTD
と読出しデータRDとの比較がROM回路３で行
われ、一致不一致信号TRが出力される。
力データ切換回路１に対して記憶回路２への入力
データを診断パターンデータTDになるように指
示する。また、ROM回路３に対して制御信号RC
を送り、制御信号RCの情報がデータ発生指示の
ときには、診断パターンデータTDを発生し、入
力データ切換回路１を通して記憶回路２のメモリ
ICに診断パターンデータTDを書込む。診断パタ
ーンデータTD書込み後、書込・読出信号Ｗ／Ｒ
が読出し指示に変り、記憶回路２から書込まれた
診断パターンデータの読出しが行われ、これと同
時に制御回路４からの制御信号RCがデータ比較
指示に変り、書込む前の診断パターンデータTD
と読出しデータRDとの比較がROM回路３で行
われ、一致不一致信号TRが出力される。
なお、上記診断は、記憶回路２のメモリIC全
部を１回で行うこともできるし、また、メモリ
IC1個づつを個々に行うこともできる。また、
ROM回路３に記憶される診断パターンデータ
TDは、パターンを変えた複数の診断パターンデ
ータとすることもでき、この場合には制御信号
RCにこれらの診断パターンデータのうちの何れ
を使用するかを選択する情報を盛込む必要があ
る。
部を１回で行うこともできるし、また、メモリ
IC1個づつを個々に行うこともできる。また、
ROM回路３に記憶される診断パターンデータ
TDは、パターンを変えた複数の診断パターンデ
ータとすることもでき、この場合には制御信号
RCにこれらの診断パターンデータのうちの何れ
を使用するかを選択する情報を盛込む必要があ
る。
以上説明したように本発明は、簡単なROM回
路に診断パターンデータを記憶させておき、この
診断パターンデータとこの診断パターンデータを
一旦メモリICに書込んでから読出したデータと
を比較する構成にすることにより、高価なマイク
ロプロセツサを使用しないでメモリICの診断時
間を短縮できる効果がある。
路に診断パターンデータを記憶させておき、この
診断パターンデータとこの診断パターンデータを
一旦メモリICに書込んでから読出したデータと
を比較する構成にすることにより、高価なマイク
ロプロセツサを使用しないでメモリICの診断時
間を短縮できる効果がある。
第１図は本発明の一実施例を示すブロツク図で
ある。 １…入力データ切換回路、２…記憶回路、３…
ROM回路、４…制御回路。
ある。 １…入力データ切換回路、２…記憶回路、３…
ROM回路、４…制御回路。
Claims (1)
- １ 少なくとも１個のメモリICを備え、書込・
読出信号の書込み指示により診断パターンデータ
をこのメモリICに書込み、読出し指示によりこ
のメモリICに書込まれた診断パターンデータを
読出データとして出力する記憶回路と、前記診断
パターンデータを記憶しておき、制御信号のデー
タ発生指示によりこの診断パターンデータを出力
し、データ比較指示によりこの診断パターンデー
タと前記記憶回路からの読出データとを比較し一
致不一致信号を出力するROM回路とを有するこ
とを特徴とするメモリIC診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137399A JPS62293452A (ja) | 1986-06-12 | 1986-06-12 | メモリｉｃ診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137399A JPS62293452A (ja) | 1986-06-12 | 1986-06-12 | メモリｉｃ診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293452A JPS62293452A (ja) | 1987-12-21 |
| JPH0523449B2 true JPH0523449B2 (ja) | 1993-04-02 |
Family
ID=15197745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137399A Granted JPS62293452A (ja) | 1986-06-12 | 1986-06-12 | メモリｉｃ診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293452A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258142A (ja) * | 1988-08-24 | 1990-02-27 | Fujitsu Ltd | 診断方式 |
| JP2544494B2 (ja) * | 1988-08-31 | 1996-10-16 | 富士通株式会社 | プログラマブル・ロジックアレイの論理規模拡張構成 |
-
1986
- 1986-06-12 JP JP61137399A patent/JPS62293452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293452A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523449B2 (ja) | ||
| JPS6325749A (ja) | 半導体記憶素子 | |
| JP2505571B2 (ja) | 記憶装置の診断方法 | |
| JPS5998263A (ja) | 磁気デイスク制御装置診断方式 | |
| JPS6349811B2 (ja) | ||
| JPH0238879A (ja) | 論理回路 | |
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPS6030872Y2 (ja) | 磁気バブル記憶装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS63177236A (ja) | デユアルメモリアクセス回路 | |
| JPH0217553A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH04130943A (ja) | メモリ診断方式 | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPS6020765B2 (ja) | 論理装置 | |
| JPS55108996A (en) | Memory test system | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPS6138509B2 (ja) | ||
| JPH0444770B2 (ja) | ||
| JPS6353576B2 (ja) | ||
| JPS62135945A (ja) | レジスタフアイル回路 | |
| JPH05158802A (ja) | メモリ回路制御方法およびメモリ制御回路 | |
| JPH05241911A (ja) | ハードウェア制御命令トレース回路 | |
| JPS5848875A (ja) | メモリの試験装置 | |
| JPS6228874B2 (ja) |