JPH0573461A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH0573461A JPH0573461A JP14512291A JP14512291A JPH0573461A JP H0573461 A JPH0573461 A JP H0573461A JP 14512291 A JP14512291 A JP 14512291A JP 14512291 A JP14512291 A JP 14512291A JP H0573461 A JPH0573461 A JP H0573461A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- prefetch
- data transfer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 108091006146 Channels Proteins 0.000 description 15
- 239000000872 buffer Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】
【目的】不要なデータの先取りをなくすることにより、
データ転送要求の競合頻度を低下させる。 【構成】メモリと入出力装置間のデータ転送制御を行う
上で認識している入出力装置接続構成情報４１を主記憶
上に持つ入出力処理装置において、各デバイスの種類を
識別するための識別番号を入出力装置接続構成情報毎に
有するデバイス識別テーブル４２と、識別番号に対応す
るデバイスにおいて規定されている各コマンドコードに
対しデータの先取りを行うか否かの情報を有するデータ
先取り制御テーブル１４と、データ先取り制御テーブル
の情報によりデータの先取りを実施するデータ転送回路
１５とを有し、デバイス識別テーブルとデータ先取り制
御テーブルにより、起動するデバイスに対するコマンド
がデータ転送を伴うかどうかを判定し、データの先取り
制御を行うことを特徴とする入出力処理装置。
データ転送要求の競合頻度を低下させる。 【構成】メモリと入出力装置間のデータ転送制御を行う
上で認識している入出力装置接続構成情報４１を主記憶
上に持つ入出力処理装置において、各デバイスの種類を
識別するための識別番号を入出力装置接続構成情報毎に
有するデバイス識別テーブル４２と、識別番号に対応す
るデバイスにおいて規定されている各コマンドコードに
対しデータの先取りを行うか否かの情報を有するデータ
先取り制御テーブル１４と、データ先取り制御テーブル
の情報によりデータの先取りを実施するデータ転送回路
１５とを有し、デバイス識別テーブルとデータ先取り制
御テーブルにより、起動するデバイスに対するコマンド
がデータ転送を伴うかどうかを判定し、データの先取り
制御を行うことを特徴とする入出力処理装置。
Description
【０００１】
【産業上の利用分野】本発明は入出力処理装置に関し、
特に大型計算機に使用される入出力処理装置のデータの
先取り制御に関する。
特に大型計算機に使用される入出力処理装置のデータの
先取り制御に関する。
【０００２】
【従来の技術】従来のこの種の入出力処理装置は、書込
み系の入出力動作の場合には、データ転送の効率を上げ
るため、データの先取りを実施してチャネルのデータバ
ッファに格納している。何故なら、磁気テープユニット
の“ＲＥＷＩＮＤ”を指示するコマンドの場合には、デ
ータ転送を伴わないためデータの先取りは不要である
が、同一のコマンドコードでも入出力装置の種類によっ
ては動作が異なる場合があり、その動作は入出力装置に
依存し、入出力処理装置ではデータ転送の伴うコマンド
かどうかを判定できないからである。
み系の入出力動作の場合には、データ転送の効率を上げ
るため、データの先取りを実施してチャネルのデータバ
ッファに格納している。何故なら、磁気テープユニット
の“ＲＥＷＩＮＤ”を指示するコマンドの場合には、デ
ータ転送を伴わないためデータの先取りは不要である
が、同一のコマンドコードでも入出力装置の種類によっ
ては動作が異なる場合があり、その動作は入出力装置に
依存し、入出力処理装置ではデータ転送の伴うコマンド
かどうかを判定できないからである。
【０００３】
【発明が解決しようとする課題】上述した従来の入出力
処理装置では、特にチャネルの数が多い場合、不要なデ
ータを先取りすることによるデータ転送要求の競合頻度
が増え、データ転送効率低下の原因となる欠点がある。
処理装置では、特にチャネルの数が多い場合、不要なデ
ータを先取りすることによるデータ転送要求の競合頻度
が増え、データ転送効率低下の原因となる欠点がある。
【０００４】
【課題を解決するための手段】本発明の装置は、メモリ
と入出力装置間のデータ転送制御を行う上で認識してい
る入出力装置接続構成情報を主記憶上に持つ入出力処理
装置において、各デバイスの種類を識別するための識別
番号を前記入出力装置接続構成情報毎に有するデバイス
識別テーブルと、前記識別番号に対応するデバイスにお
いて規定されている各コマンドコードに対しデータの先
取りを行うか否かの情報を有するデータ先取り制御テー
ブルと、前記データ先取り制御テーブルの情報によりデ
ータの先取りを実施するデータ転送回路とを有し、前記
デバイス識別テーブルとデータ先取り制御テーブルによ
り、起動するデバイスに対するコマンドがデータ転送を
伴うかどうかを判定し、データの先取り制御を行うこと
を特徴とする。
と入出力装置間のデータ転送制御を行う上で認識してい
る入出力装置接続構成情報を主記憶上に持つ入出力処理
装置において、各デバイスの種類を識別するための識別
番号を前記入出力装置接続構成情報毎に有するデバイス
識別テーブルと、前記識別番号に対応するデバイスにお
いて規定されている各コマンドコードに対しデータの先
取りを行うか否かの情報を有するデータ先取り制御テー
ブルと、前記データ先取り制御テーブルの情報によりデ
ータの先取りを実施するデータ転送回路とを有し、前記
デバイス識別テーブルとデータ先取り制御テーブルによ
り、起動するデバイスに対するコマンドがデータ転送を
伴うかどうかを判定し、データの先取り制御を行うこと
を特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例である。
【０００７】入出力装置接続構成４１は、チャネルバス
情報、入出力制御装置情報、デバイス識別テーブルから
成り、入出力処理装置がハードを制御する上で必要な情
報である。デバイス識別テーブル４２は、デバイスの種
類を番号に定義したデバイスの識別番号を格納する。
情報、入出力制御装置情報、デバイス識別テーブルから
成り、入出力処理装置がハードを制御する上で必要な情
報である。デバイス識別テーブル４２は、デバイスの種
類を番号に定義したデバイスの識別番号を格納する。
【０００８】マイクロプログラム制御回路１１は、チャ
ネルの状態管理、チャネルの起動制御やチャネルプログ
ラムの記述に従い、チャネルのデータ転送を制御する。
レジスタ１２はチャネルコマンド語を受け取り、レジス
タ１３はデバイス識別番号を受け取る。
ネルの状態管理、チャネルの起動制御やチャネルプログ
ラムの記述に従い、チャネルのデータ転送を制御する。
レジスタ１２はチャネルコマンド語を受け取り、レジス
タ１３はデバイス識別番号を受け取る。
【０００９】データ先取り制御テーブル１４は図３に示
すように、コマンドコードに対するデバイスの機種によ
ってデータの先取りを行うか否かの情報を初期設定によ
って格納する。データ転送回路１５をマイクロプログラ
ム制御回路１１の指示に従い、チャネル１６１〜１６ｎ
を制御して入出力装置と主記憶との間でデータ転送を実
施する。
すように、コマンドコードに対するデバイスの機種によ
ってデータの先取りを行うか否かの情報を初期設定によ
って格納する。データ転送回路１５をマイクロプログラ
ム制御回路１１の指示に従い、チャネル１６１〜１６ｎ
を制御して入出力装置と主記憶との間でデータ転送を実
施する。
【００１０】チャネル１６１〜１６ｎは、データバッフ
ァ１７１〜１７ｎを備え、マイクロプログラム制御回路
１１およびデータ転送回路１５の指示により、入出力装
置との間のプロトコルの管理、データ転送の実施を制御
する。
ァ１７１〜１７ｎを備え、マイクロプログラム制御回路
１１およびデータ転送回路１５の指示により、入出力装
置との間のプロトコルの管理、データ転送の実施を制御
する。
【００１１】次に以上の構成を持つ本実施例の動作につ
いて説明する。
いて説明する。
【００１２】演算処理装置２が入出力処理装置１に起動
をかけると、マイクロプログラム制御装置１１は、主記
憶装置４に格納されているチャネルプログラムと、デバ
イス識別テーブル４２から、起動をかける入出力装置に
対応するデバイス識別番号を読み出し、チャネルコマン
ド語はレジスタ１２に格納し、デバイス識別番号はレジ
スタ１３に格納する。
をかけると、マイクロプログラム制御装置１１は、主記
憶装置４に格納されているチャネルプログラムと、デバ
イス識別テーブル４２から、起動をかける入出力装置に
対応するデバイス識別番号を読み出し、チャネルコマン
ド語はレジスタ１２に格納し、デバイス識別番号はレジ
スタ１３に格納する。
【００１３】次に、マイクロプログラム制御回路１１は
レジスタ１２に格納したチャネルプログラムをデータ転
送回路１５を経て、起動する入出力装置に対応したチャ
ネル１６１〜１６ｎに送出する。
レジスタ１２に格納したチャネルプログラムをデータ転
送回路１５を経て、起動する入出力装置に対応したチャ
ネル１６１〜１６ｎに送出する。
【００１４】入出力動作を指示するチャネルは、チャネ
ルコマンド語を解読し、指定された入出力装置を起動す
る。また、チャネルプログラムのコマンドとレジスタ１
２に格納したデバイス識別番号を基にしてデータ先取り
制御テーブル１４を読み出してデータ転送回路１５に送
出する。
ルコマンド語を解読し、指定された入出力装置を起動す
る。また、チャネルプログラムのコマンドとレジスタ１
２に格納したデバイス識別番号を基にしてデータ先取り
制御テーブル１４を読み出してデータ転送回路１５に送
出する。
【００１５】データ転送回路１５は、チャネルプログラ
ムのコマンドが書込み系で、しかも、読み出したデータ
先取り制御テーブル１４の情報がデータ先取り許可なら
ば、バイトカウント値により主記憶装置４からデータを
先取りしてチャネル１６１〜１６ｎのデータバッファ１
７１〜１７ｎに格納する。データ先取り禁止ならば、デ
ータの先取りは実施しない。
ムのコマンドが書込み系で、しかも、読み出したデータ
先取り制御テーブル１４の情報がデータ先取り許可なら
ば、バイトカウント値により主記憶装置４からデータを
先取りしてチャネル１６１〜１６ｎのデータバッファ１
７１〜１７ｎに格納する。データ先取り禁止ならば、デ
ータの先取りは実施しない。
【００１６】
【発明の効果】以上説明したように本発明は、デバイス
の種類によってデータの先取りを行うか否かの情報を持
つことにより、必要としないデータの先取りをなくする
ため、データ転送要求の競合頻度を低減させ、データ転
送の効率を上げる効果がある。
の種類によってデータの先取りを行うか否かの情報を持
つことにより、必要としないデータの先取りをなくする
ため、データ転送要求の競合頻度を低減させ、データ転
送の効率を上げる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１で示すデータ先取り制御テーブル１４の一
例である。
例である。
１ 入出力処理装置 ２ 演算処理装置 ３ システム制御装置 ４ 主記憶装置 ４１ 入出力装置接続構成情報 ４２ デバイス識別テーブル １１ マイクロプログラム制御回路 １２ レジスタ １３ レジスタ １４ データ先取り制御テーブル １５ データ転送回路 １６１〜１６ｎ チャネル １７１〜１７ｎ データバッファ
Claims (1)
- 【請求項１】 メモリと入出力装置間のデータ転送制御
を行う上で認識している入出力装置接続構成情報を主記
憶上に持つ入出力処理装置において、 各デバイスの種類を識別するための識別番号を前記入出
力装置接続構成情報毎に有するデバイス識別テーブル
と、 前記識別番号に対応するデバイスにおいて規定されてい
る各コマンドコードに対しデータの先取りを行うか否か
の情報を有するデータ先取り制御テーブルと、 前記データ先取り制御テーブルの情報によりデータの先
取りを実施するデータ転送回路とを有し、 前記デバイス識別テーブルとデータ先取り制御テーブル
により、起動するデバイスに対するコマンドがデータ転
送を伴うかどうかを判定し、データの先取り制御を行う
ことを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14512291A JPH0573461A (ja) | 1991-06-18 | 1991-06-18 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14512291A JPH0573461A (ja) | 1991-06-18 | 1991-06-18 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573461A true JPH0573461A (ja) | 1993-03-26 |
Family
ID=15377910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14512291A Pending JPH0573461A (ja) | 1991-06-18 | 1991-06-18 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573461A (ja) |
-
1991
- 1991-06-18 JP JP14512291A patent/JPH0573461A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7047401B2 (en) | Handling interrupts during multiple access program instructions | |
| KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| US5483566A (en) | Method and apparatus for modifying the contents of a register via a command bit | |
| US5671424A (en) | Immediate system management interrupt source with associated reason register | |
| JPH0573461A (ja) | 入出力処理装置 | |
| JPH05265947A (ja) | Ｓｃｓｉコントローラ | |
| JPH04312158A (ja) | 入出力処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JPS6125168B2 (ja) | ||
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JP2711159B2 (ja) | プロセッサ動作状態調整方法 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0652086A (ja) | チャネルコマンド先取り制御方式 | |
| JPS63303432A (ja) | 分岐ヒストリテーブル書込制御方式 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH05314049A (ja) | チャネル装置 | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPH11282787A (ja) | 入出力制御装置 | |
| JPS6292038A (ja) | ヒストリメモリ記録制御方式 |