JPH0574769A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0574769A JPH0574769A JP23419291A JP23419291A JPH0574769A JP H0574769 A JPH0574769 A JP H0574769A JP 23419291 A JP23419291 A JP 23419291A JP 23419291 A JP23419291 A JP 23419291A JP H0574769 A JPH0574769 A JP H0574769A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- pattern
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線構造の半導体装置において、配線領域
と配線領域外とで表面高さの差が生ずることを防止し、
高精度のパターンを得る。 【構成】半導体基板１上に層間絶縁膜をはさんで形成さ
れた複数の配線層３，５，７と、配線領域外に形成され
た配線幅測定用パターン７Ａと、そのパターンの下に形
成された複数の高さ調節膜３Ａ，５Ａとから構成され
る。
と配線領域外とで表面高さの差が生ずることを防止し、
高精度のパターンを得る。 【構成】半導体基板１上に層間絶縁膜をはさんで形成さ
れた複数の配線層３，５，７と、配線領域外に形成され
た配線幅測定用パターン７Ａと、そのパターンの下に形
成された複数の高さ調節膜３Ａ，５Ａとから構成され
る。
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造を持つ半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】従来、多層配線構造を持つ半導体装置に
おいて、素子間を接続している配線領域では、下層配線
の上にくる上層の配線のステップカバレッジを良好にす
るため、下層の配線を形成後層間絶縁膜を形成する際
に、絶縁膜が配線の上では本来の厚さを持ち、配線の無
い部分では配線の厚さ分厚くなるようにすることによっ
て、絶縁膜の表面が平坦になるようにしている。
おいて、素子間を接続している配線領域では、下層配線
の上にくる上層の配線のステップカバレッジを良好にす
るため、下層の配線を形成後層間絶縁膜を形成する際
に、絶縁膜が配線の上では本来の厚さを持ち、配線の無
い部分では配線の厚さ分厚くなるようにすることによっ
て、絶縁膜の表面が平坦になるようにしている。
【０００３】例えば、図３に示すように、半導体基板１
上に第１の絶縁膜２が設けられ、その上に第１の配線層
からなる第１の配線３が形成されている場合、第２の絶
縁膜４０として、気相成長により被着した絶縁膜４１と
シリコン系有機化合物等をアルコール溶媒に溶かしたも
のを塗布して熱処理し配線上に形成された厚さ分をエッ
チバックして除去する事によって形成した絶縁膜４２と
気相成長により被着した絶縁膜４３とを設けることによ
り、配線３の間にのみ絶縁膜４２を残して第２の絶縁膜
４０の表面が平坦になるようにしている。
上に第１の絶縁膜２が設けられ、その上に第１の配線層
からなる第１の配線３が形成されている場合、第２の絶
縁膜４０として、気相成長により被着した絶縁膜４１と
シリコン系有機化合物等をアルコール溶媒に溶かしたも
のを塗布して熱処理し配線上に形成された厚さ分をエッ
チバックして除去する事によって形成した絶縁膜４２と
気相成長により被着した絶縁膜４３とを設けることによ
り、配線３の間にのみ絶縁膜４２を残して第２の絶縁膜
４０の表面が平坦になるようにしている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置では、絶縁膜４２は塗布により形成されるため、配
線３が密で間隔が狭い領域では配線３の間で厚く形成さ
れ平坦に寄与するが、配線３がないかあるいは間隔が広
い領域では、絶縁膜４２は配線３の上と同じぐらいの厚
さでしか形成されないので、配線３の上の絶縁膜４２を
エッチバックにより除去する時に同様に除去される。す
なわち素子間を接続している配線領域のように配線が密
で配線間隔が一定になるようにしている領域では、その
多層配線構造の厚さは積層された配線と気相成長により
形成された層間絶縁膜との厚さの和になっているが、配
線領域外では気相成長により形成された層間絶縁膜の厚
さの和にほぼ等しい。従って配線領域と配線領域外では
表面の高さは異っている。
装置では、絶縁膜４２は塗布により形成されるため、配
線３が密で間隔が狭い領域では配線３の間で厚く形成さ
れ平坦に寄与するが、配線３がないかあるいは間隔が広
い領域では、絶縁膜４２は配線３の上と同じぐらいの厚
さでしか形成されないので、配線３の上の絶縁膜４２を
エッチバックにより除去する時に同様に除去される。す
なわち素子間を接続している配線領域のように配線が密
で配線間隔が一定になるようにしている領域では、その
多層配線構造の厚さは積層された配線と気相成長により
形成された層間絶縁膜との厚さの和になっているが、配
線領域外では気相成長により形成された層間絶縁膜の厚
さの和にほぼ等しい。従って配線領域と配線領域外では
表面の高さは異っている。
【０００５】この状態で、配線領域外に２層目以降の配
線層または層間絶縁膜の開口部よりなる非素子パター
ン、例えば配線幅測定用パターンや目合せ用パターンを
配線領域でのパターン形成と同時に形成しようとする場
合に、レジストを塗布しパターンをマスクから縮小投影
露光してレジストをパターニングする時、レジストの表
面の高さも配線領域と配線領域外で異なっているので、
配線領域に焦点を合わせると配線領域外に形成される非
素子パターンは露光装置の焦点深度範囲からはずれ、精
度が悪くなるか全く形成できなくなり、半導体装置の信
頼性及び歩留りが低下すると言う問題点がある。
線層または層間絶縁膜の開口部よりなる非素子パター
ン、例えば配線幅測定用パターンや目合せ用パターンを
配線領域でのパターン形成と同時に形成しようとする場
合に、レジストを塗布しパターンをマスクから縮小投影
露光してレジストをパターニングする時、レジストの表
面の高さも配線領域と配線領域外で異なっているので、
配線領域に焦点を合わせると配線領域外に形成される非
素子パターンは露光装置の焦点深度範囲からはずれ、精
度が悪くなるか全く形成できなくなり、半導体装置の信
頼性及び歩留りが低下すると言う問題点がある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の配線領域に層間絶縁膜を介して形成され
た複数の配線と、配線領域外の前記半導体基板上に形成
され前記配線領域の上層の配線または上層の層間絶縁膜
と同一層からなり素子の接続に関係しない非素子パター
ンと、この非素子パターンの下に形成された高さ調節用
膜とを含むものである。
半導体基板上の配線領域に層間絶縁膜を介して形成され
た複数の配線と、配線領域外の前記半導体基板上に形成
され前記配線領域の上層の配線または上層の層間絶縁膜
と同一層からなり素子の接続に関係しない非素子パター
ンと、この非素子パターンの下に形成された高さ調節用
膜とを含むものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の断面図である。
る。図１は本発明の第１の実施例の断面図である。
【０００８】図１において素子が形成された半導体基板
１上には、厚さ０．７μｍの酸化シリコン膜や窒化シリ
コン膜等からなる第１の絶縁膜２が設けられている。そ
して配線領域ではその上にそれぞれ厚さ０．８μｍの第
１の配線層による第１の配線３、第２の絶縁膜４、第２
の配線層による第２の配線５、第３の絶縁膜６、第３の
配線層による第３の配線７が順次積層されて形成されて
いる。従って配線領域における半導体基板から第３の配
線迄の厚さは３．９μｍとなる。
１上には、厚さ０．７μｍの酸化シリコン膜や窒化シリ
コン膜等からなる第１の絶縁膜２が設けられている。そ
して配線領域ではその上にそれぞれ厚さ０．８μｍの第
１の配線層による第１の配線３、第２の絶縁膜４、第２
の配線層による第２の配線５、第３の絶縁膜６、第３の
配線層による第３の配線７が順次積層されて形成されて
いる。従って配線領域における半導体基板から第３の配
線迄の厚さは３．９μｍとなる。
【０００９】一方配線領域外でパターンの無いところで
の厚さは層間絶縁膜のみの２．３μｍの厚さとなる。し
かし配線領域外で、第３の配線層による第３の配線７と
同時に形成される第３の配線７の線幅測定用パターン７
Ａが設けられている所には、その下に第１の配線３と同
時に形成される第１の高さ調節膜３Ａおよび第２の配線
５と同時に形成される第２の高さ調節膜５Ａを設けてい
るので、第３の配線７と線幅測定用パターン７Ａの高さ
は同じとなる。従って線幅測定用パターン７Ａを形成す
る場合、レジストを塗布しパターンをマスクから縮小投
影露光してレジストをパターニングする際、露光装置の
焦点深度範囲からはずれることがないため、第３の配線
と同じ精度のパターンを得ることができる。この際、高
さ調節膜は配線と同等の線幅と間隔で分割して設けても
良い。
の厚さは層間絶縁膜のみの２．３μｍの厚さとなる。し
かし配線領域外で、第３の配線層による第３の配線７と
同時に形成される第３の配線７の線幅測定用パターン７
Ａが設けられている所には、その下に第１の配線３と同
時に形成される第１の高さ調節膜３Ａおよび第２の配線
５と同時に形成される第２の高さ調節膜５Ａを設けてい
るので、第３の配線７と線幅測定用パターン７Ａの高さ
は同じとなる。従って線幅測定用パターン７Ａを形成す
る場合、レジストを塗布しパターンをマスクから縮小投
影露光してレジストをパターニングする際、露光装置の
焦点深度範囲からはずれることがないため、第３の配線
と同じ精度のパターンを得ることができる。この際、高
さ調節膜は配線と同等の線幅と間隔で分割して設けても
良い。
【００１０】図２は本発明の第２の実施例の断面図であ
る。
る。
【００１１】この第２の実施例において半導体基板１，
第１の絶縁膜２，第１の配線層による第１の配線３，第
２の絶縁膜４，第２の配線層による第２の配線５，第３
の絶縁膜６，第３の配線層による第３の配線７は第１の
実施例と同じである。そして配線領域外のスクライブ領
域１２には、第３の配線７の位置合わせを行うための第
３の絶縁膜６に設けられた溝による目合せ用パターン１
１が設けられている。そしてその下には、第１の配線３
及び第２の配線５を合わせたとほぼ同じ厚さの高さ調節
膜１８が設けられている。従って第１の実施例と同様
に、第３の絶縁膜６の表面高さは、内部配線領域と目合
せパターン１１を設ける領域で同等となり、目合わせパ
ターン１１を第３の絶縁膜の開口部１１Ａと同等の精度
で形成できるので第３の配線７の位置合わせを精度良く
行うことができる。なおこの高さ調節膜はアルミニウム
等の金属や窒化膜等の絶縁膜で形成することができる。
第１の絶縁膜２，第１の配線層による第１の配線３，第
２の絶縁膜４，第２の配線層による第２の配線５，第３
の絶縁膜６，第３の配線層による第３の配線７は第１の
実施例と同じである。そして配線領域外のスクライブ領
域１２には、第３の配線７の位置合わせを行うための第
３の絶縁膜６に設けられた溝による目合せ用パターン１
１が設けられている。そしてその下には、第１の配線３
及び第２の配線５を合わせたとほぼ同じ厚さの高さ調節
膜１８が設けられている。従って第１の実施例と同様
に、第３の絶縁膜６の表面高さは、内部配線領域と目合
せパターン１１を設ける領域で同等となり、目合わせパ
ターン１１を第３の絶縁膜の開口部１１Ａと同等の精度
で形成できるので第３の配線７の位置合わせを精度良く
行うことができる。なおこの高さ調節膜はアルミニウム
等の金属や窒化膜等の絶縁膜で形成することができる。
【００１２】
【発明の効果】以上説明したように本発明は、素子間を
接続している配線領域の他に形成された素子間の接続に
は関わっていない配線層または絶縁膜の開口部よりなる
非素子パターンを形成する領域の下に、素子間を接続し
ている配線層とほぼ等しい膜厚を持つ高さ調整膜を設け
ているので、パターンを形成する領域の高さはほぼ等し
くなるため、配線領域外でも配線領域と同等の精度の非
素子パターンが得られる。従って半導体装置の信頼性及
び歩留りは向上したものとなる。
接続している配線領域の他に形成された素子間の接続に
は関わっていない配線層または絶縁膜の開口部よりなる
非素子パターンを形成する領域の下に、素子間を接続し
ている配線層とほぼ等しい膜厚を持つ高さ調整膜を設け
ているので、パターンを形成する領域の高さはほぼ等し
くなるため、配線領域外でも配線領域と同等の精度の非
素子パターンが得られる。従って半導体装置の信頼性及
び歩留りは向上したものとなる。
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第２の実施例の断面図。
【図３】従来の半導体装置の断面図。
１ 半導体基板 ２ 第１の絶縁膜 ３ 第１の配線 ３Ａ 第１の高さ調節膜 ４，４０ 第２の絶縁膜 ５ 第２の配線 ５Ａ 第２の高さ調節膜 ６ 第３の絶縁膜 ７ 第３の配線 ７Ａ 配線幅測定用パターン １１ 目合わせ用パターン １１Ａ 開口部 １２ スクライブ領域 ４１，４２，４３ 絶縁膜
Claims (3)
- 【請求項１】 半導体基板上の配線領域に層間絶縁膜を
介して形成された複数の配線と、配線領域外の前記半導
体基板上に形成され前記配線領域の上層の配線または上
層の層間絶縁膜と同一層からなり素子の接続に関係しな
い非素子パターンと、この非素子パターンの下に形成さ
れた高さ調節用膜とを含むことを特徴とする半導体装
置。 - 【請求項２】 高さ調節用膜は上層の配線下の配線また
は上層の層間絶縁膜下の配線と同一層で形成されている
請求項１記載の半導体装置。 - 【請求項３】 非素子パターンはスクライブ領域に形成
されている請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23419291A JPH0574769A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23419291A JPH0574769A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574769A true JPH0574769A (ja) | 1993-03-26 |
Family
ID=16967128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23419291A Pending JPH0574769A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574769A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997796A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 半導体装置の製造方法 |
| JP2009027028A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011035413A (ja) * | 1997-03-31 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路装置 |
-
1991
- 1991-09-13 JP JP23419291A patent/JPH0574769A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997796A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 半導体装置の製造方法 |
| JP2011035413A (ja) * | 1997-03-31 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路装置 |
| JP2009027028A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9773739B2 (en) | Mark structure and fabrication method thereof | |
| CN112201572B (zh) | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 | |
| JPS6130059A (ja) | 半導体装置の製造方法 | |
| JP2001358048A (ja) | 半導体装置及びその製造方法 | |
| US20080157384A1 (en) | Alignment Key of Semiconductor Device and Method of Manufacturing the Same | |
| EP0230648A2 (en) | Method of forming an alignment mark | |
| JP2723559B2 (ja) | 半導体集積回路装置 | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JP3966679B2 (ja) | 半導体装置の製造方法 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| US6586325B2 (en) | Process for making an electronic device having a multilevel structure | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPH0372653A (ja) | 半導体装置 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JPH07135162A (ja) | 半導体装置の製造方法 |