JPH0574798A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0574798A JPH0574798A JP3232617A JP23261791A JPH0574798A JP H0574798 A JPH0574798 A JP H0574798A JP 3232617 A JP3232617 A JP 3232617A JP 23261791 A JP23261791 A JP 23261791A JP H0574798 A JPH0574798 A JP H0574798A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- emitter
- transistor
- resistor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】トランジスタのエミッタまたはソース端子に直
列に抵抗を内蔵することによりバイアス構成時の部品点
数削減，実装スペースの削減ができるようにしている。 【構成】絶縁膜上に形成された多結晶シリコンにより、
エミッタまたはソース抵抗を一体形成している。 【効果】エミッタ抵抗または、ソース抵抗を内蔵するこ
とにより、使用部品点数削減及びそれによるコスト低
減，また実装スペースの削減ができる。
列に抵抗を内蔵することによりバイアス構成時の部品点
数削減，実装スペースの削減ができるようにしている。 【構成】絶縁膜上に形成された多結晶シリコンにより、
エミッタまたはソース抵抗を一体形成している。 【効果】エミッタ抵抗または、ソース抵抗を内蔵するこ
とにより、使用部品点数削減及びそれによるコスト低
減，また実装スペースの削減ができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にトランジスタ等のディスクリート素子において、エミ
ッタ抵抗またはソース抵抗を一体形成した半導体装置に
関する。
にトランジスタ等のディスクリート素子において、エミ
ッタ抵抗またはソース抵抗を一体形成した半導体装置に
関する。
【０００２】
【従来の技術】従来、図４に示すような代表的なバイア
ス回路を例にとった場合、単体トランジスタ１８と単体
抵抗Ｒ１，１７ａ，単体抵抗Ｒ２，１７ｂ，単体抵抗Ｒ
ｃ，１７ｃ，単体抵抗ＲＥ，１７ｅは、それぞれディス
クリート素子により構成されている。
ス回路を例にとった場合、単体トランジスタ１８と単体
抵抗Ｒ１，１７ａ，単体抵抗Ｒ２，１７ｂ，単体抵抗Ｒ
ｃ，１７ｃ，単体抵抗ＲＥ，１７ｅは、それぞれディス
クリート素子により構成されている。
【０００３】また、従来のトランジスタとしては、抵抗
内蔵トランジスタがあるが、図５に示す等価回路とな
り、図４に示すようなバイアス回路には使用できず、ス
イッチィング用途となっている。
内蔵トランジスタがあるが、図５に示す等価回路とな
り、図４に示すようなバイアス回路には使用できず、ス
イッチィング用途となっている。
【０００４】
【発明が解決しようとする課題】この従来の抵抗内蔵ト
ランジスタでは、スイッチング用途のみとなり、バイア
ス回路には使用できずバイアス回路ではディスクリート
のトランジスタ及び抵抗により達成する必要があるた
め、回路構成時に部品点数が多くなり、実装スペースも
大になるという問題点があった。
ランジスタでは、スイッチング用途のみとなり、バイア
ス回路には使用できずバイアス回路ではディスクリート
のトランジスタ及び抵抗により達成する必要があるた
め、回路構成時に部品点数が多くなり、実装スペースも
大になるという問題点があった。
【０００５】
【課題を解決するための手段】本発明は、ディスクリー
ト半導体素子自体に一体形成されたエミッタ抵抗または
ソース抵抗を有して構成されバイアス回路として用いる
半導体装置である。
ト半導体素子自体に一体形成されたエミッタ抵抗または
ソース抵抗を有して構成されバイアス回路として用いる
半導体装置である。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のエミッタ抵抗Ｒを内蔵し
たトランジスタの等価回路であり、図２（Ａ），（Ｂ）
は図１の等価回路で示すトランジスタを形成するための
断面構造説明図およびその上面からのパターン説明図で
ある。エミッタ引出し電極６は、抵抗形成用多結晶シリ
コン５に接続され、図１に示す抵抗ＲＥとなっている。
抵抗値は、抵抗形成用多結晶シリコン５の幅Ｗと多結晶
シリコンコンタクト孔１０ａ，１０ｂ間の距離Ｌ，及び
層抵抗ρｓによって決まり、ＲＥ＝ρS ×Ｌ／Ｗとな
る。従って、ρS ，Ｗ，Ｌの３つをそれぞれ変えること
によって、所望の抵抗値を得ることができる。但し、電
流値の小さいベース電流が流れる図４のＲ１，Ｒ２と違
いＲＥには大電流が流れるため、電流密度を考慮し抵抗
形成用多結晶シリコン５の幅Ｗを決定する必要がある。
また、抵抗形成用多結晶シリコン５の一端にエミッタ電
極パッド７を形成している。
る。図１は本発明の一実施例のエミッタ抵抗Ｒを内蔵し
たトランジスタの等価回路であり、図２（Ａ），（Ｂ）
は図１の等価回路で示すトランジスタを形成するための
断面構造説明図およびその上面からのパターン説明図で
ある。エミッタ引出し電極６は、抵抗形成用多結晶シリ
コン５に接続され、図１に示す抵抗ＲＥとなっている。
抵抗値は、抵抗形成用多結晶シリコン５の幅Ｗと多結晶
シリコンコンタクト孔１０ａ，１０ｂ間の距離Ｌ，及び
層抵抗ρｓによって決まり、ＲＥ＝ρS ×Ｌ／Ｗとな
る。従って、ρS ，Ｗ，Ｌの３つをそれぞれ変えること
によって、所望の抵抗値を得ることができる。但し、電
流値の小さいベース電流が流れる図４のＲ１，Ｒ２と違
いＲＥには大電流が流れるため、電流密度を考慮し抵抗
形成用多結晶シリコン５の幅Ｗを決定する必要がある。
また、抵抗形成用多結晶シリコン５の一端にエミッタ電
極パッド７を形成している。
【０００７】図３（Ａ），（Ｂ）は、本発明の他の実施
例の断面構造説明図と、その上面視パターンの説明図で
ある。この第２の実施例では、電極２層プロセスを適用
している。
例の断面構造説明図と、その上面視パターンの説明図で
ある。この第２の実施例では、電極２層プロセスを適用
している。
【０００８】第１層ベース電極１６及び第１層エミッタ
電極１２により、トランジスタの能動領域を形成してい
る。抵抗形成用多結晶シリコン５は、層間絶縁膜１５の
上に形成している。エミッタ電流の流れるＲＥは、流れ
る電流が大きいため、電流密度を考慮し、抵抗形成用多
結晶シリコン５の面積が大きくなっても、抵抗形成用多
結晶シリコン５の下に第１層電極によりトランジスタの
能動領域が形成でき、特性の良いトランジスタを作るこ
とができる。図３（Ｂ）では、抵抗形成用多結晶シリコ
ン５は、図２（Ａ）と全く同一であるが第１層電極によ
り通称くし型と呼ぶ電極パターンとすることができ、特
性の向上ができる。
電極１２により、トランジスタの能動領域を形成してい
る。抵抗形成用多結晶シリコン５は、層間絶縁膜１５の
上に形成している。エミッタ電流の流れるＲＥは、流れ
る電流が大きいため、電流密度を考慮し、抵抗形成用多
結晶シリコン５の面積が大きくなっても、抵抗形成用多
結晶シリコン５の下に第１層電極によりトランジスタの
能動領域が形成でき、特性の良いトランジスタを作るこ
とができる。図３（Ｂ）では、抵抗形成用多結晶シリコ
ン５は、図２（Ａ）と全く同一であるが第１層電極によ
り通称くし型と呼ぶ電極パターンとすることができ、特
性の向上ができる。
【０００９】
【発明の効果】以上説明したように本発明は、トランジ
スタ等のディスクリート素子自体にエミッタ抵抗，また
はソース抵抗を内蔵することにより、回路構成時に実装
部品点数を低減でき、また実装スペースも小さくできる
効果がある。
スタ等のディスクリート素子自体にエミッタ抵抗，また
はソース抵抗を内蔵することにより、回路構成時に実装
部品点数を低減でき、また実装スペースも小さくできる
効果がある。
【図１】本発明の等価回路図。
【図２】（Ａ），（Ｂ）は図１に示した等価回路図の一
実施例の断面構造説明図及びその上面視パターン説明
図。
実施例の断面構造説明図及びその上面視パターン説明
図。
【図３】（Ａ），（Ｂ）は本発明の他の実施例の断面構
造説明図及びその上面視パターン説明図。
造説明図及びその上面視パターン説明図。
【図４】従来の半導体装置の一例の回路構成図。
【図５】従来の半導体装置である。
１ 半導体基板 ２ ベース拡散層 ３ エミッタ拡散層 ４ 絶縁膜 ５ 抵抗形成用多結晶シリコン ６ エミッタ引出し電極 ７ エミッタ電極パッド ８ ベース電極 ９ 表面保護膜 １０ 多結晶シリコンコンタクト孔 １１ 第２層ベース電極 １２ 第１層エミッタ電極 １３ 第２層エミッタ引出し電極 １４ 第２層エミッタ電極パッド １５ 層間絶縁膜 １６ 第１層ベース電極 １７ 単体抵抗 １８ 単体トランジスタ
Claims (3)
- 【請求項１】 トランジスタが設けられた半導体基板の
主面上の絶縁膜の上に該トランジスタに接続するエミッ
タ抵抗またはソース抵抗を設け該抵抗を含めてディスク
リート半導体素子としたことを特徴とする半導体装置。 - 【請求項２】 前記抵抗は多結晶シリコン抵抗である請
求項１の半導体装置。 - 【請求項３】 前記ディスクリート半導体素子をバイア
ス回路に用いる請求項１または請求項２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232617A JPH0574798A (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232617A JPH0574798A (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574798A true JPH0574798A (ja) | 1993-03-26 |
Family
ID=16942138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232617A Pending JPH0574798A (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334888A (ja) * | 2001-05-08 | 2002-11-22 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158355A (ja) * | 1985-12-31 | 1987-07-14 | Rohm Co Ltd | トランジスタ装置の製造方法 |
-
1991
- 1991-09-12 JP JP3232617A patent/JPH0574798A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158355A (ja) * | 1985-12-31 | 1987-07-14 | Rohm Co Ltd | トランジスタ装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334888A (ja) * | 2001-05-08 | 2002-11-22 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268589A (en) | Semiconductor chip having at least one electrical resistor means | |
| US4890191A (en) | Integrated circuits | |
| JPH07114210B2 (ja) | 半導体装置の製造方法 | |
| US7485933B2 (en) | Semiconductor integrated circuit device having polycrystalline silicon resistor circuit | |
| JPH0574798A (ja) | 半導体装置 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JPS6159535B2 (ja) | ||
| JP4951851B2 (ja) | 半導体装置 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPS63229735A (ja) | 半導体装置 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 | |
| JP3934752B2 (ja) | 半導体装置 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JPH0645620A (ja) | 半導体装置 | |
| JPH104100A (ja) | 電子部品 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS62134961A (ja) | 半導体集積回路装置 | |
| KR20020021389A (ko) | 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| JPH0283977A (ja) | 半導体装置 | |
| EP0537782A1 (en) | Semicustom-made integrated circuit device with resistors over transistor array | |
| JPH07211867A (ja) | 抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980602 |