JPS62158355A - トランジスタ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、汎用的な回路ユニットを構成する半導体装
置の製造方法に係り、特に、能動素子に対する抵抗素子
、キャパシタなどの受動素子やその他の付随的な素子の
形成に関する。

〔従来の技術〕

従来、増幅回路や駆動回路など、各種の電子回路の構成
部品には、 （ａ）トランジスタや抵抗などの各種の素子について独
立した個別部品を用いる場合、 （ｂｌ半導体基板に素子分離技術を用いてトランジスタ
や抵抗などの各種の素子を集積化したＩＣを用いる場合
などがある。

（ａ）では、電子回路が少量生産品の場合、（ｂ）のＩ
Ｃの場合に比較して個別部品をその機能ごとに所望のも
のを選択して接続できるなどの便利さがあり、価格的に
も経済的であるが、プリント配線基板に各部品を取り付
けたり、半田付けなどの実装作業を各部品ごとに行う必
要がある。

また、（ｂｌでは、電子回路が多量生産品に関するもの
の場合には、製造コストが低減できる利点があるが、実
装される素子の特性や素子数の増加によって、高度な分
離技術が必要となり、製造工程が複雑化するとともに、
ＩＣは各素子を一定の目的や特定の機能を得るために形
成されていて、それ自体が個性化されているので、トラ
ンジスタや抵抗などの個別部品のように、汎用的に種々
の電子回路に適用することができない。

このため、トランジスタや抵抗素子などと同様に汎用的
に用いることができる単位回路を構成する回路ユニット
が提案されており、たとえば、実願昭５７−９７１６９
号「トランジスタ装置」、実願昭６０−１００６１８号
「半導体装置」などがそれである。

このような半導体装置は、個別部品のトランジスタとほ
ぼ同様に形成されたパッケージ内に、トランジスタに対
して付随的な抵抗素子やキャパシタなどの受動素子をト
ランジスタと共通の半導体基板に一体的に設置したもの
を封入したものであり、各種の電子回路に対して汎用的
に使用できるものである。そして、このような装置にお
いて、トランジスタの特性や付属素子の定格値などを任
意に設定した数種の回路ユニットを構成すれば、得よう
とする電子回路の特性や機能などに応じて所望のものを
選択することができ、単体のトランジスタ、抵抗、キャ
パシタなどと同様に用いることができる。

第３図は、従来の回路ユニットを構成する半導体装置の
レイアウト、第４図は、その等価回路をそれぞれ示す。

この半導体装置は、半導体基板２をコレクタに設定し、
その表面層に選択的にベース領域４、エミッタ領域６を
形成して能動素子としてのトランジスタ８を構成すると
ともに、抵抗素子１０．１２を形成したものである。そ
して、ベース領域４にはベース電極１４、また、エミッ
タ領域６にはエミッタ電極１６がそれぞれ形成され、ベ
ース電極１４は抵抗素子１０．１２の接続点に延長され
て電気的に接続され、同様に、エミッタ電極１６もその
一部が延長されて抵抗素子１２の一端に電気的に接続さ
れている。また、抵抗素子１０の端部には電極１８が形
成されており、半導体基板２には、第４図に示すように
、トランジスタ８のコレクタ電極２０が形成されている
。なお、第４図において、２１は回路ユニットを表わす
。

そして、第５図は、この半導体装置の製造工程を示して
おり、第５図のＡに示すように、たとえば、半導体基板
２に一定の範囲で選択的に不純物の拡散などによって基
板２とは反対導電型のベース領域４が形成された後、ベ
ース領域４内の表面層にエミッタ領域６が形成される。

そして、半導体基板２の表面を酸化膜２２で覆った後、
多結晶シリコンなどによって抵抗素子１０．１２が形成
される。

次に、第５図のＢに示すように、ベース領域４およびエ
ミッタ領域６の表面の酸化膜２２に選択的に開口２４．
２６を形成した後、第５図のＣに示すように、各開口２
４．２６に対して電極１４．１６．１８を設置し、この
場合、ベース領域４と抵抗素子１０との間をその電極１
４の一部によって電気的に接続する。

次に、第５図のＤに示すように、電極１４．１６．１８
の表面を覆う保護膜２７で覆った後、電極１６上に選択
的にワイヤボンディング用の開口２８を形成するととも
に、第５図のＥに示すように、電極１８上にワイヤボン
ディング用の開口３０を形成する。

〔発明が解決しようとする問題点〕

ところで、このような回路ユニットを構成する半導体装
置では、能動素子としてのトランジスタ８に対して付随
的な抵抗素子１０．１２などの受動素子は、トランジス
タ８のベース領域４などの機能エリヤとは別のエリヤに
設置している。このため、半導体基板２には、トランジ
スタ８に対する付随的な素子を形成するための面積が必
要であり、付随的な素子の増加に伴って、半導体基板２
に面積の大きいものを使用しなければならず、また、ト
ランジスタ８が大容量の場合、付随的な素子を設置する
ことが制限されるなどの不都合があった。

そこで、この発明は、半導体基板の面積の縮小を図った
半導体装置の製造方法の提供を目的とする。

〔問題点を解決するための手段〕

この発明の半導体装置の製造方法は、第１図および第２
図に示すように、基板（半導体基板２）の表面層に能動
素子（トランジスタ８）を形成し、この能動素子の上面
部に絶縁手段（保護膜３２）を介在させて能動素子に付
随する素子（抵抗素子１０．１２など）を形成し、この
素子と前記能動素子とを接続して回路ユニット２１を形
成する。

〔作　　　用〕

この発明の半導体装置の製造方法では、能動素子の上面
部に能動素子に対する付随的な素子を設。

置するため、付随的な素子を能動素子の機能エリヤとは
別のエリヤに設置した場合に比較して基板面積の縮小が
図れる。

そして、この発明の半導体装置の製造方法において、能
動素子は、たとえば、半導体基板の表面層にベース領域
を形成し、かつ、このベース領域の内部にエミッタ領域
を形成することによって得られるトランジスタとし、前
記ベース領域の表面に絶縁層を介して付随的な素子とし
て抵抗素子やキャパシタを形成し、この素子を前記ベー
ス領域またはエミッタ領域と電気的に接続して回路ユニ
ットを形成する。このようにすれば、トランジスタのベ
ース領域上に付随的な素子を設置するので、ベース領域
の占める面積を持って半導体基板の大きさを決定でき、
その小型化を図ることができる。

この場合、基板面積に対してベース領域を大きく取るこ
とができ、基板面積を共通にした場合、回路ユニット上
のトランジスタの大容量化が可能である。

〔実　施　例〕

以下、この発明の実施例を図面を参照して説明する。

第１図は、この発明の半導体装置の製造方法の実施例を
示す。

第１図のＡに示すように、能動素子を形成するための基
板として設置されたＰ型またはＮ型の半導体基板２の表
面層に半導体基板２とは反対導電型（Ｎ型またはＰ型）
のベース領域４を不純物の拡散などによって形成し、こ
のベース領域４の表面層の一部に選択的にベース領域４
とは反対導電型のエミッタ領域６を形成する。この場合
、ベース領域４、エミッタ領域６および半導体基板２を
コレクタとしてトランジスタ８が構成される。

そして、半導体基板２の表面を覆う酸化膜２２を形成し
た後、ベース領域４およびエミッタ領域６を覆う酸化膜
２２には、選択的に開口２４．２６を形成した後、各開
口２４、倉６に対して電極１４．１６を設置するととも
に、酸化膜２２の表面にも電極１８番設置する。

次に、第１図のＢに示すように、電極１４．１６．１８
および酸化膜２２の表面を覆う絶縁層としての保護膜３
２を設置した後、その保護膜３２に選択的にワイヤボン
ディングのための開口３４．３６．３８を形成する。

そして、第１図のＣに示すように、ベース領域４の上面
部に対して、保護膜３２上にポリシリコンなどによって
付随的な素子として抵抗素子１０．１２を形成する。

第２図は、このような製造工程によって形成された回路
ユニット２１を構成する半導体装置を示す。

第２図に示すように、半導体基板２の表面層に、ベース
領域４が形成され、そのベース領域４に対してエミッタ
領域６が形成されている。そして、第４図に示した回路
ユニット２１を構成するための抵抗素子１０．１２が形
成され、これら抵抗素子１０．１２はベース領域４上の
トランジスタ８の機能エリヤに設置されている。したが
って、この半導体装置は、抵抗素子１０．１２の設置位
置が改善された回路ユニット２１を構成している。

このように、トランジスタ８の領域上に抵抗素子１０．
１２を設置すれば、半導体基板２上にトランジスタ８の
形成エリヤとは別に、抵抗素子１０．１２の形成エリヤ
を設定しないので、その分だけ半導体基板２の面積の縮
小が図られる。

なお、実施例では、半導体基板を用いた半導体装置につ
いて説明したが、この発明は、半絶縁性基板を用いた半
導体装置についても同様に適用できる。

また、トランジスタなどの能動素子に対する付随的な素
子として抵抗素子を例に取ったが、付随的な素子として
は、抵抗素子の他にキャパシタなどの受動素子やトラン
ジスタなどの能動素子を設置してもよい。

〔発明の効果〕

以上説明したように、この発明によれば、基板に形成さ
れた能動素子の領域上に絶縁手段を介して能動素子に付
随する素子を形成するので、その素子を形成するために
能動素子の形成エリヤとは別のエリヤを取る必要がなく
、基板面積の縮小化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の実施例を示
す図、第２図はこの発明の半導体装置の製造方法によっ
て製造された回路ユニットとしての半導体装置、第３図
は従来の半導体装置のレイアウトを示す平面図、第４図
は第２図および第３図に示した半導体装置の等価回路を
示す回路図、第５図は従来の半導体装置の製造方法を示
す図である。 ２・・・半導体基板、４・・・ベース領域、６・・・エ
ミッタ領域、８・・・能動素子としてのトランジスタ、
１０，１２・・・付随的な素子としての抵抗素子、２１
・・・回路ユニット、３２・・・絶縁手段としての保護
膜。 第１図 第２図 ＶＩ３図 第４図 （ｍ　　　　　　Ｃ） Ｑ　　　　　　　　　ＬＬｉ

Claims (1)

【特許請求の範囲】
1. 基板の表面層に能動素子を形成し、この能動素子の上面
   部に絶縁手段を介在させて能動素子に付随する素子を形
   成し、この素子と前記能動素子とを接続して回路ユニッ
   トを形成することを特徴とする半導体装置の製造方法。