JPH0645620A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 小型化された半導体装置を提供する。 【構成】 同じ半導体基板１１上に能動素子を形成する
ために設けたポリシリコン層によって、ｐ型ポリシリコ
ン領域１４とｎ型ポリシリコン領域１５を交互に配列し
た下部ポリシリコン層１３を上面に絶縁膜１６を設けて
形成し、さらに絶縁膜１６上にｐ型ポリシリコン領域２
０とｎ型ポリシリコン領域２１を交互に配列した上部ポ
リシリコン層１９が設けている。そして絶縁膜１９に開
口部１７を設けて両ポリシリコン層１３，１９の同導電
型部分を導通させることで、ポリシリコンダイオードを
形成する。これにより小さい占有面積のままでＰＮ接合
部の面積が増加し、順方向抵抗分が減じてポリシリコン
ダイオードの特性が改善され、半導体装置の小型化が実
現される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板上に半導体
能動素子を形成するために成層されたポリシリコン層に
よって、例えばポリシリコンダイオードや容量素子等を
設けるようにした半導体装置に関する。

【０００２】

【従来の技術】従来、半導体基板上に絶縁層を介してポ
リシリコン層を設け、このポリシリコン層によって、相
補形ＭＯＳトランジスタあるいはバイポーラ・相補形Ｍ
ＯＳトランジスタ等の能動素子を形成するようにした半
導体装置がある。

【０００３】このような半導体装置で、例えば相補形Ｍ
ＯＳトランジスタを形成する過程で設けられる同じポリ
シリコン層によって、同時にポリシリコンダイオードや
コンデンサを形成するようにしたものがある。このよう
なものの従来技術を、以下図１２乃至図１４を参照して
説明する。図１２は要部断面図であり、図１３は要部平
面図であり、図１４は図１３に対応する特性図であり、
図１５は図１３に対比して示す他の従来例の要部平面図
であり、図１６は図１５に対応する特性図である。

【０００４】図１２及び図１３において、１は半導体基
板であり、２は半導体基板１の上面を熱酸化させて形成
した絶縁層である。３は絶縁層２の上面に成層されたポ
リシリコン層で、このポリシリコン層３にｐ型ポリシリ
コン領域４とｎ型ポリシリコン領域５が、交互に配列す
るように不純物が拡散されて形成されている。

【０００５】６はポリシリコン層３の上面に積層された
層間絶縁膜であり、この層間絶縁膜６に形成されたスル
ーホールを介してｐ型ポリシリコン領域４及びｎ型ポリ
シリコン領域５と電極７，８とがそれぞれ導通してい
る。そしてポリシリコン層３の隣接するｐ型ポリシリコ
ン領域４とｎ型ポリシリコン領域５の間のＰＮ接合によ
ってポリシリコンダイオードが形成される。

【０００６】しかし、このように構成されたものではポ
リシリコンダイオードに流す電流をより大きなものにし
ようとした場合、ＰＮ接合部の順方向の抵抗分によって
図１４に横軸に電圧、縦軸に電流を取って示すような傾
斜の緩い曲線Ｘの特性しか得ることができない。

【０００７】このため、図１５に示すようにポリシリコ
ンダイオードを形成するためのポリシリコン層３′の面
積を大きくし、ＰＮ接合部の面積を大きくして図１６に
横軸に電圧、縦軸に電流を取って示すような急傾斜の曲
線Ｙの特性とすることが考えられる。なお７′，８′は
図１３の電極７，８に対応する電極である。

【０００８】しかしながら、ポリシリコン層３′の面積
を大きくすることは、ＰＮ接合部の順方向の抵抗分が小
さくなり特性が改善されるものの、半導体装置の小型高
集積化の方向に逆行するものとなってしまう。

【０００９】さらに、ポリシリコン層３の層厚を厚くす
ることで、半導体基板１上に占める面積を減らしながら
同じくＰＮ接合部の面積を大きくすることができ、順方
向の抵抗分が小さくなり特性が改善されたものとなる。

【００１０】しかし、同じ半導体基板１上に形成される
図示しない相補形ＭＯＳトランジスタのゲートを同じポ
リシリコン層３を用いて形成すると、ポリシリコン層３
が厚いために相補形ＭＯＳトランジスタの適正な特性が
得られなくなる。このためポリシリコン層の層厚を厚く
し、これを共用することもできない。

【００１１】また、半導体基板１上に形成された絶縁層
２をポリシリコン層３との間に介在させ、この絶縁層２
を極間の誘電体層とし、半導体基板１と電極７，８をそ
れぞれ両極部とするようにしてコンデンサが形成され
る。

【００１２】しかし、このように構成したコンデンサで
は、寄生容量の問題から所望の適正容量を有するコンデ
ンサを形成することが困難で、半導体装置の良好な動作
を実現することができなかった。

【００１３】

【発明が解決しようとする課題】上記のように半導体基
板上に能動素子を形成するために設けられたポリシリコ
ン層によって、同時にポリシリコンダイオードやコンデ
ンサを形成した場合、従来、ポリシリコンダイオードで
はそのＰＮ接合部の順方向特性を改善しようと抵抗分を
小さくしようとすると、占有面積が大きくなり半導体装
置の小型化ができないとか、ポリシリコン層を共用する
ことができない等の問題があり、コンデンサを形成する
場合には、寄生容量による問題があった。このような状
況に鑑みて本発明はなされたもので、その目的とすると
ころは上述の問題が改善されると共に小型化を容易に実
現できる半導体装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けられた絶縁層と、この絶縁層上に少
なくとも１つ積層されたｐ型ポリシリコン領域とｎ型ポ
リシリコン領域とが面方向に交互に配列するように形成
された下部ポリシリコン層及びこの下部ポリシリコン層
の上面に成層された絶縁膜を有する重層部と、この重層
部の絶縁膜の上面に成層された前記下部ポリシリコン層
のｐ型ポリシリコン領域及びｎ型ポリシリコン領域の上
方に対応して交互に配列されたｐ型ポリシリコン領域と
ｎ型ポリシリコン領域とを有する上部ポリシリコン層と
を備えてなることを特徴とするものであり、また、重層
部の絶縁膜がｐ型ポリシリコン領域とｎ型ポリシリコン
領域の配列方向に交差する方向に開口するように形成さ
れた開口部を有し、該開口部によって絶縁膜を介して隣
接するポリシリコン層のそれぞれ対応する同導電型のｐ
型ポリシリコン領域及びｎ型ポリシリコン領域同志が導
通していると共に、上部ポリシリコン層の各ｐ型ポリシ
リコン領域とｎ型ポリシリコン領域のそれぞれに電極が
設けられていることを特徴とするものであり、さらに、
半導体基板上に設けられた絶縁層と、この絶縁層上に成
層されたｐ型ポリシリコン領域とｎ型ポリシリコン領域
とが面方向に交互に配列するように形成された下部ポリ
シリコン層と、この下部ポリシリコン層の上面の少なく
とも一部に形成された絶縁膜と、この絶縁膜の上面に積
層された下部ポリシリコン層のｐ型ポリシリコン領域及
びｎ型ポリシリコン領域の上方に逆対応するように交互
に配列されたｎ型ポリシリコン領域及びｐ型ポリシリコ
ン領域とを有する上部ポリシリコン層と、この上部ポリ
シリコン層のｎ型ポリシリコン領域及びｐ型ポリシリコ
ン領域さらに下部ポリシリコン層のｐ型ポリシリコン領
域及びｎ型ポリシリコン領域にそれぞれ設けられた電極
とを有して構成されたコンデンサを備えたことを特徴と
するものである。

【００１５】

【作用】上記のように構成された半導体装置は、同じ半
導体基板上に能動素子を形成するために設けたポリシリ
コン層によって、少なくとも一層のｐ型ポリシリコン領
域とｎ型ポリシリコン領域を交互に配列した下部ポリシ
リコン層を上面に絶縁膜を設けて形成し、さらに絶縁膜
上にｐ型ポリシリコン領域とｎ型ポリシリコン領域を交
互に配列した上部ポリシリコン層が設けている。そして
ポリシリコンダイオードを形成する際には絶縁膜を開口
し、下部ポリシリコン層と上部ポリシリコン層の同導電
型部分を導通させ、ＰＮ接合部の面積を増加させて順方
向抵抗分を減じることで小さい占有面積で特性を改善し
たものとする。一方、コンデンサを形成する際には、絶
縁膜を介して下部ポリシリコン層と上部ポリシリコン層
の異なる導電型部分を対向させ、下部ポリシリコン層と
上部ポリシリコン層の各ポリシリコン領域を電極部分と
し、絶縁膜を誘電体層として、半導体基板から浮かした
状態で形成でき、安定した静電容量が得られる。そし
て、半導体装置の小型化が容易に実現できる。

【００１６】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１７】先ず、第１の実施例を図１乃至図９により
説明する。本実施例は半導体基板に、例えば相補形ＭＯ
Ｓトランジスタを形成すると共にポリシリコンダイオー
ドを形成するもので、その要部のポリシリコンダイオー
ド部分について説明する。

【００１８】図１は第１の工程の断面図であり、図２は
第２の工程の断面図であり、図３は図２におけるＡ−Ａ
矢方向視の断面図であり、図４は第３の工程の断面図で
あり、図５は図４におけるＢ−Ｂ矢方向視の断面図であ
り、図６は図４におけるＣ−Ｃ矢方向視の断面図であ
り、図７は第４の工程の断面図であり、図８は本実施例
の要部断面図であり、図９は図８におけるＤ−Ｄ矢方向
視の断面図である。

【００１９】すなわち、図１に示す第１の工程におい
て、シリコン（Ｓｉ）の半導体基板１１を高温度の酸化
雰囲気中にさらし、半導体基板１１上に熱酸化による酸
化シリコン（ＳｉＯ₂ ）の絶縁層１２を形成する。さら
に形成された絶縁層１２の上面に公知のＣＶＤ法（化学
気相成長法）によって所定厚さのポリシリコンを成層
し、成層されたポリシリコンをフォトリソグラフィ技術
及びドライエッチング法によって所定形状に成形して下
部ポリシリコン層１３を形成する。

【００２０】次ぎに、図２及び図３に示す第２の工程に
おいて、下部ポリシリコン層１３の全面に亘り、ドーズ
量が１．０〜２．０×１０¹¹ｃｍ⁻² 程度のボロン（Ｂ
ｒ）を注入し、さらに熱拡散を行うことによって下部ポ
リシリコン層１３をシート抵抗ρ_ｓが数ＭΩ／□のｐ型
ポリシリコンとなるようにする。

【００２１】また、全体がｐ型ポリシリコンとなった下
部ポリシリコン層１３にｐ型ポリシリコン領域１４とｎ
型ポリシリコン領域１５が面方向に平行して交互に配列
されるように、それぞれ下部ポリシリコン層１３の上面
にスリット状の開口部を有するマスクを形成しながらド
ーズ量が２．０×１０¹⁵ｃｍ⁻² 程度のボロン及びひ素
（Ａｓ）を注入し、酸素（Ｏ₂ ）ガス雰囲気中で熱拡散
を行う。

【００２２】これにより、ｐ型ポリシリコン領域１４と
ｎ型ポリシリコン領域１５が交互に形成された下部ポリ
シリコン層１３上に、熱酸化による膜厚が０．０５μｍ
程度の絶縁膜１６が形成される。そして絶縁膜１６に、
交互に配列されたｐ型ポリシリコン領域１４とｎ型ポリ
シリコン領域１５に直交する方向に開口した開口部１７
を、従来より用いられているフォトリソグラフィ技術及
びエッチング法によって形成する。このようにして下部
ポリシリコン層１３と絶縁膜１６による重層部１８が形
成される。

【００２３】続いて、図４乃至図６に示す第３の工程に
おいて、開口部１７を含め絶縁膜１６上面に公知のＣＶ
Ｄ法によって所定厚さのポリシリコンを成層し、成層さ
れたポリシリコンをフォトリソグラフィ技術及びドライ
エッチング法によって下部ポリシリコン層１３と略同形
状に成形して上部ポリシリコン層１９を形成する。

【００２４】そして下部ポリシリコン層１３と同じ様
に、全面に亘り、ドーズ量が１．０〜２．０×１０¹¹ｃ
ｍ⁻² 程度のボロンを注入し、さらに熱拡散を行うこと
によって下部ポリシリコン層１３をシート抵抗ρ_ｓが数
ＭΩ／□のｐ型ポリシリコンとなるようにする。

【００２５】また、全体がｐ型ポリシリコンとなった上
部ポリシリコン層１９にｐ型ポリシリコン領域２０とｎ
型ポリシリコン領域２１が、下部ポリシリコン層１３に
おけると同様に、面方向に平行して交互に配列されるよ
うに、それぞれ上部ポリシリコン層１９の上面にスリッ
ト状の開口部を有するマスクを形成しながらドーズ量が
２．０×１０¹⁵ｃｍ⁻² 程度のボロン及びひ素を注入し
拡散させる。

【００２６】この時、開口部１７によって上部ポリシリ
コン層１９のｐ型ポリシリコン領域２０とｎ型ポリシリ
コン領域２１が、それぞれ対応する下部ポリシリコン層
１３のｐ型ポリシリコン領域１４とｎ型ポリシリコン領
域１５とが、導通した状態になる。

【００２７】次いで、図７に示す第４の工程において、
上部ポリシリコン層１９のｐ型ポリシリコン領域２０と
ｎ型ポリシリコン領域２１の上面に、シリコン酸化膜を
公知のＣＶＤ法によって積層して層間絶縁膜２２を形成
する。

【００２８】この後、層間絶縁膜２２にフォトリソグラ
フィ技術及びエッチング法によって、上部ポリシリコン
層１９のｐ型ポリシリコン領域２０及びｎ型ポリシリコ
ン領域２１の上面の一部を、それぞれ独立に露出させて
スルーホール２３を形成する。そしてスルーホール２３
に選択的に金属層を成長させて埋め込んだ後、さらにそ
の上にアルミニウム（Ａｌ）膜をスパッタ法により形成
し、形成されたアルミニウム膜をフォトリソグラフィ技
術及びＲＩＥ（反応性イオネッチング）によってパター
ニングしてアノード電極２４及びカソード電極２５を交
互に形成する。

【００２９】このようにして各アノード電極２４及びカ
ソード電極２５間にＰＮ接合部が設けられ、ポリシリコ
ンダイオードが形成される。

【００３０】上記のように構成した本実施例によれば、
上部ポリシリコン層１９のｐ型ポリシリコン領域２０及
びｎ型ポリシリコン領域２１と、下部ポリシリコン層１
３のｐ型ポリシリコン領域１４及びｎ型ポリシリコン領
域１５とが、開口部１７においてそれぞれ対応する領域
同志が導通したものとなる。

【００３１】これにより下部ポリシリコン層１３と上部
ポリシリコン層１９の半導体基板１１上で占める面積を
増大させることなく、ｐ型ポリシリコン領域１４，２０
とｎ型ポリシリコン領域１５，２１とのＰＮ接合部の面
積は大きなものとなる。そして隣接するアノード電極２
４とカソード電極２５の間で形成されるポリシリコンダ
イオードの順方向の抵抗分が小さくなる。

【００３２】また、下部ポリシリコン層１３及び上部ポ
リシリコン層１９は、特に層厚を厚くしなくてもよいの
で、同じ半導体基板１１上に形成される図示しない相補
形ＭＯＳトランジスタのゲートと、同じポリシリコン層
によって形成でき、相補形ＭＯＳトランジスタの適正な
特性を得つつ、ポリシリコンダイオードの特性の改善が
でき、半導体装置の小型高集積化が実現できる。

【００３３】なお上述のものではポリシリコンダイオー
ドを、下部ポリシリコン層１３の上に絶縁膜１６を成層
した１つの重層部１８の上に、上部ポリシリコン層１９
を設けるようにしているが、さらに重層部を各ポリシリ
コン層の厚さや所望される特性等に応じて複数設けて形
成してもよい。

【００３４】次ぎに、第２の実施例を図１０及び図１１
により説明する。本実施例は半導体基板に、例えば相補
形ＭＯＳトランジスタを形成すると共にコンデンサを形
成するもので、その要部のコンデンサ部分について説明
する。図１０は要部断面図であり、図１１は図１０にお
けるＥ−Ｅ矢方向視の断面図である。

【００３５】すなわち、図１０及び図１１において、２
６は下部ポリシリコン層で、これは半導体基板１１の上
面に設けられた絶縁層１２上に公知のＣＶＤ法によって
ポリシリコンを積層し、これを所定形状に成形し、さら
に不純物注入、熱拡散によって全体をｐ型ポリシリコン
とした後、ｐ型ポリシリコン領域２７及びｎ型ポリシリ
コン領域２８が面方向に平行して交互に配列されるよう
に、第１の実施例と同様にして形成される。

【００３６】そして、下部ポリシリコン層２６の上面に
は、両ポリシリコン領域２７，２８を形成する時の熱酸
化による絶縁膜２９が成層され、これにより重層部３０
が形成される。

【００３７】また、絶縁膜２９の上には、下部ポリシリ
コン層２６を形成したと同様にして下部ポリシリコン層
２６のｐ型ポリシリコン領域２７及びｎ型ポリシリコン
領域２８と平行に、各ポリシリコン領域２７，２８に逆
対応した異なる導電型のｎ型ポリシリコン領域３１及び
ｐ型ポリシリコン領域３２が交互に配列された上部ポリ
シリコン層３３が積層されている。そして上部ポリシリ
コン層３１は、絶縁膜２９を間に介して下部ポリシリコ
ン層２６の上方と一部が重なる形状に成形されている。

【００３８】さらに、上部ポリシリコン層３３のｎ型ポ
リシリコン領域３１及びｐ型ポリシリコン領域３２の上
面及び上部ポリシリコン層３３が積層されていない絶縁
膜２９の上面には、ＣＶＤ法によってシリコン酸化膜を
積層してなる層間絶縁膜３４が形成されている。

【００３９】そして、フォトリソグラフィ技術及びエッ
チング法によって、上部ポリシリコン層３３のｎ型ポリ
シリコン領域３１及びｐ型ポリシリコン領域３２の上面
の層間絶縁膜３４の一部が除去され、各ポリシリコン領
域３１，３２の一部が独立に露出したスルーホール３５
が形成され、また絶縁膜２９の上面の層間絶縁膜３４の
一部が絶縁膜２９と共に除去され、下部ポリシリコン層
２６の各ポリシリコン領域２７，２８の一部が独立に露
出したスルーホール３６が形成される。

【００４０】この後、スルーホール３５，３６に選択的
に金属層を成長させて埋め込んだ後、さらにその上にア
ルミニウム膜をスパッタ法により形成し、形成されたア
ルミニウム膜をフォトリソグラフィ技術及びＲＩＥによ
ってパターニングして、交互に上部ポリシリコン層３３
側の電極３７，３８及び下部ポリシリコン層２６側の電
極３９，４０が形成される。

【００４１】このようにして上部ポリシリコン層３３側
の電極３７，３８と、下部ポリシリコン層２６側の電極
３９，４０との間に、絶縁膜２９を挟むようにしてコン
デンサが形成される。

【００４２】以上のように構成された本実施例によれ
ば、厚さが制御された絶縁膜２９を誘電体層とし、上部
ポリシリコン層３３側の電極３７，３８と下部ポリシリ
コン層２６側の電極３９，４０を適宜選択することによ
って、半導体基板１１から絶縁され安定した所要とする
静電容量を有するコンデンサが得られる。

【００４３】また、下部ポリシリコン層２６及び上部ポ
リシリコン層３３は、同じ半導体基板１１上に形成され
る図示しない相補形ＭＯＳトランジスタやポリシリコン
ダイオード等と、同じポリシリコン層によって形成で
き、半導体装置の小型高集積化が実現できる。

【００４４】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。

【００４５】

【発明の効果】以上の説明から明らかなように、本発明
は、同じ半導体基板上に能動素子を形成するためのポリ
シリコン層によって、同時にポリシリコンダイオードや
コンデンサを形成するようにした場合においても、特性
が改善されたポリシリコンダイオードが小さい占有面積
で形成でき、また半導体基板から絶縁され安定した静電
容量を有するコンデンサが形成できると共に、小型化を
容易に実現できる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の第１の工程の断面図で
ある。

【図２】上記実施例における第２の工程の断面図であ
る。

【図３】図２におけるＡ−Ａ矢方向視の断面図である。

【図４】上記実施例における第３の工程の断面図であ
る。

【図５】図４におけるＢ−Ｂ矢方向視の断面図である。

【図６】図４におけるＣ−Ｃ矢方向視の断面図である。

【図７】上記実施例における第４の工程の断面図であ
る。

【図８】上記実施例の要部断面図である。

【図９】図８におけるＤ−Ｄ矢方向視の断面図である。

【図１０】本発明の第２の実施例の要部断面図である。

【図１１】図１０におけるＥ−Ｅ矢方向視の断面図であ
る。

【図１２】従来例の要部断面図である。

【図１３】上記における要部平面図である。

【図１４】図１３に対応する特性図である。

【図１５】図１３に対比して示す他の従来例の要部平面
図である。

【図１６】図１５に対応する特性図である。

【符号の説明】

１１…半導体基板 １２…絶縁層 １３…下部ポリシリコン層 １４，２０…ｐ型ポリシリコン領域 １５，２１…ｎ型ポリシリコン領域 １６…絶縁膜 １７…開口部 １８…重層部 １９…上部ポリシリコン層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に設けられた絶縁層と、こ
   の絶縁層上に少なくとも１つ積層されたｐ型ポリシリコ
   ン領域とｎ型ポリシリコン領域とが面方向に交互に配列
   するように形成された下部ポリシリコン層及びこの下部
   ポリシリコン層の上面に成層された絶縁膜を有する重層
   部と、この重層部の前記絶縁膜の上面に成層された前記
   下部ポリシリコン層の前記ｐ型ポリシリコン領域及びｎ
   型ポリシリコン領域の上方に対応して交互に配列された
   ｐ型ポリシリコン領域とｎ型ポリシリコン領域とを有す
   る上部ポリシリコン層とを備えてなることを特徴とする
   半導体装置。
2. 【請求項２】 重層部の絶縁膜がｐ型ポリシリコン領域
   とｎ型ポリシリコン領域の配列方向に交差する方向に開
   口するように形成された開口部を有し、該開口部によっ
   て前記絶縁膜を介して隣接するポリシリコン層のそれぞ
   れ対応する同導電型のｐ型ポリシリコン領域及びｎ型ポ
   リシリコン領域同志が導通していると共に、上部ポリシ
   リコン層の各ｐ型ポリシリコン領域とｎ型ポリシリコン
   領域のそれぞれに電極が設けられていることを特徴とす
   る請求項１記載の半導体装置。
3. 【請求項３】 半導体基板上に設けられた絶縁層と、こ
   の絶縁層上に成層されたｐ型ポリシリコン領域とｎ型ポ
   リシリコン領域とが面方向に交互に配列するように形成
   された下部ポリシリコン層と、この下部ポリシリコン層
   の上面の少なくとも一部に形成された絶縁膜と、この絶
   縁膜の上面に積層された前記下部ポリシリコン層の前記
   ｐ型ポリシリコン領域及びｎ型ポリシリコン領域の上方
   に逆対応するように交互に配列されたｎ型ポリシリコン
   領域及びｐ型ポリシリコン領域とを有する上部ポリシリ
   コン層と、この上部ポリシリコン層の前記ｎ型ポリシリ
   コン領域及びｐ型ポリシリコン領域さらに前記下部ポリ
   シリコン層の前記ｐ型ポリシリコン領域及びｎ型ポリシ
   リコン領域にそれぞれ設けられた電極とを有して構成さ
   れたコンデンサを備えたことを特徴とする半導体装置。